CN115188814A - 一种rc-jgbt器件及其制作方法 - Google Patents

一种rc-jgbt器件及其制作方法 Download PDF

Info

Publication number
CN115188814A
CN115188814A CN202211081098.9A CN202211081098A CN115188814A CN 115188814 A CN115188814 A CN 115188814A CN 202211081098 A CN202211081098 A CN 202211081098A CN 115188814 A CN115188814 A CN 115188814A
Authority
CN
China
Prior art keywords
type
region
emitter
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211081098.9A
Other languages
English (en)
Other versions
CN115188814B (zh
Inventor
陈显平
钱靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd, Shenzhen Pingchuang Semiconductor Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202211081098.9A priority Critical patent/CN115188814B/zh
Publication of CN115188814A publication Critical patent/CN115188814A/zh
Application granted granted Critical
Publication of CN115188814B publication Critical patent/CN115188814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请提供了一种RC‑JGBT器件及其制作方法。该器件采用半超结结构，集成反向续流二极管，沟槽型栅极结构，垂直沟道，器件的击穿电压更高，接近理想SiC材料极限的超低导通电阻，具有超高的反向恢复能力，开关速度快，器件元胞尺寸更小，设计灵活，大规模量产可以显著降低制作成本。

Description

一种RC-JGBT器件及其制作方法
技术领域
本申请涉及JGBT器件技术领域，具体涉及一种RC-JGBT器件及其制作方法。
背景技术
由于硅（Silicon, Si）材料的禁带宽度较窄，对高温高压等环境的承受能力较差，传统的Si功率器件已经无法满足航空航天、轨道交通、新能源等先进领域对器件性能的要求。本发明中使用的第三代半导体材料碳化硅（Silicon Carbide, SiC）具有宽禁带、高临界电场、高电子饱和速度和高热导率等优点，使得SiC成为用于制作耐高温高压的大功率器件的理想材料。
常见的功率器件如肖特基二极管（Schottky Barrier Diod, SBD）、金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field Effect Transistor, MOSFET）、结型场效应晶体管（Junction Field Effect Transistor, JFET）、绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor, IGBT）均已有了相应的商业化的SiC基产品。但是，SiC MOSFET由于SiC/SiO2界面缺陷密度过高，比Si/SiO2界面高出约2-3个数量级，导致其栅极氧化层可靠性低，并且降低了沟道电子迁移率，严重影响了器件的开关速度和耐压等级。SiC IGBT是MOSFET和BJT的结合，虽然由于集电极空穴的注入导致其导通电阻相较于MOSFET明显降低，但器件前级的MOSFET的栅极氧化层可靠性低，导致器件提前击穿的问题依然存在。并且，SiC IGBT没有反向续流的能力，超高的反向恢复电荷会导致器件的拖尾电流很大，大大降低了开关速度，限制了SiC IGBT在高频中的应用。
发明内容
为了解决上述技术问题，本发明旨在提供一种SiC Semi-SuperJunction RC-JGBT器件及其制作方法。该器件采用半超结结构，集成反向续流二极管，沟槽型栅极结构，垂直沟道，器件的击穿电压更高，接近理想SiC材料极限的超低导通电阻，具有超高的反向恢复能力，开关速度快，器件元胞尺寸更小，设计灵活，大规模量产可以显著降低制作成本。本申请所采用的技术方案如下：
一种RC-JGBT器件，该器件的元胞结构从下到上依次为集电极Collector、P+型衬底层、设置在所述P+型衬底层中间的N+型掺杂区、N型底部辅助层N-BAL、N柱区N-pillar、设置于所述N柱区N-pillar两侧的P柱区P-pillar、N-型漂移区、设置于所述N-型漂移区两侧的P+型掺杂区、设置于两侧的P+型掺杂区之上的栅极Gate，设置于N-型漂移区上方的N+型发射极区、设置于N+型发射极区上方的发射极Emitter。
进一步的，在器件栅极加负电压，P+型掺杂区向N-型沟道区耗尽，且耗尽层随着负压绝对值升高而变宽。
进一步的，当耗尽层足够宽以至于扩张并完全占据N-型沟道区时，垂直沟道被夹断。
进一步的，集电极到发射极之间没有电流流过，所述器件处于关断状态。
进一步的，在器件栅极不加电压或加正电压时，P+型掺杂区不形成展宽的耗尽层。
进一步的，电流从器件的集电极流向发射极，所述器件处于导通状态。
进一步的，当电流很小时，电流从衬底N+型掺杂区流向发射极，器件处于单极电子导通状态。
进一步的，当电流慢慢变大后，衬底P+型掺杂区开始向漂移区中注入空穴，电流同时从衬底P+型和N+型掺杂区流向发射极，器件处于双极型导通状态。
进一步的，该器件采用半超结结构，集成反向续流二极管、沟槽型栅极结构以及垂直沟道。
一种用于制作上述RC-JGBT器件的方法，该方法包括如下步骤：
步骤1、选定待加工芯片的SiC P+型衬底；
步骤2、在SiC P+型衬底上通过异质外延生长形成N型底部辅助层N-BAL；
步骤3、将芯片翻转，在SiC P+型衬底上通过干法刻蚀并同质外延形成N+型掺杂区；
步骤4、将芯片翻转，在N型底部辅助层上通过同质外延生长形成N柱区N-pillar；
步骤5、在N柱区N-pillar两侧通过干法刻蚀并异质外延生长形成P柱区P-pillar；
步骤6、在N柱区N-pillar顶部通过同质外延生长形成N-型漂移区；
步骤7、在N-型漂移区两侧通过干法刻蚀形成栅极Gate的沟槽；
步骤8、在栅极Gate的沟槽中通过Al离子垂直注入和侧向注入形成P+型参杂区；
步骤9、在N-漂移区顶部通过N离子垂直注入形成N+型发射极区；
步骤10、分别在栅极Gate的沟槽、顶部N+型发射极区、底部P+型衬底层淀积Al金属形成栅极Gate、发射极Emitter、集电极Collector。
通过本申请实施例，可以获得如下技术效果：
（1）本发明不需要生长栅极氧化层，提高了器件的可靠性；本发明是一种新型的功率器件，首次将SiC JFET和SiC BJT组合形成SiC JGBT，器件的开关速度更快；本发明引入半超结结构，形成SiC Semi-SuperJunction JGBT器件，可以最大限度发挥SiC材料的极限，增大击穿电压的同时大大降低导通电阻，并且相对于全超结结构，提高了器件反向恢复的软度因子，降低了反向恢复电荷；
（2）本发明集成了反向续流二极管，形成SiC Semi-SuperJunction RC-JGBT器件，提高了器件的反向恢复能力，降低了拖尾电流，提高了开关速度，并且降低了器件应用成本以及提高了器件应用的可靠性与稳定性；本发明是沟槽型结构，器件的元胞尺寸更小，设计更加灵活，制作成本更低。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1 为SiC Semi-SuperJunction RC-JGBT器件元胞结构示意图；
图2为本发明制作方法的流程示意图；
图3（a）至图3（j）为本发明方法各步骤中间产物的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。
图1 为SiC Semi-SuperJunction RC-JGBT器件元胞结构示意图。该器件的元胞结构从下到上依次为集电极Collector、P+型衬底层、设置在所述P+型衬底层中间的N+型掺杂区、N型底部辅助层N-BAL、N柱区N-pillar、设置于所述N柱区N-pillar两侧的P柱区P-pillar、N-型漂移区、设置于所述N-型漂移区两侧的P+型掺杂区、设置于两侧的P+型掺杂区之上的栅极Gate，设置于N-型漂移区上方的N+型发射极区、设置于N+型发射极区上方的发射极Emitter。
该RC-JGBT器件的工作原理如下：在器件栅极加负电压，P+型掺杂区向N-型沟道区耗尽，且耗尽层随着负压绝对值升高而变宽。当耗尽层足够宽以至于扩张并完全占据N-型沟道区时，垂直沟道被夹断。此时，SiC Semi-SuperJunction RC-JGBT的集电极到发射极之间几乎没有电流流过，器件处于关断状态。在器件栅极不加电压或加正电压时，P+型掺杂区不形成展宽的耗尽层。因此，电流从集电极流向发射极，器件处于导通状态。当电流很小时，电流从衬底N+型掺杂区流向发射极，器件处于单极电子导通状态；当电流慢慢变大后，衬底P+型掺杂区开始向漂移区中注入空穴，电流同时从衬底P+型和N+型掺杂区流向发射极，器件处于双极型导通状态。
图2为本发明制作方法的流程示意图，图3（a）至图3（j）为本发明方法各步骤中间产物的结构示意图。该方法包括如下步骤：
步骤1、选定待加工芯片的SiC P+型衬底；如图3（a）所示；
步骤2、在SiC P+型衬底上通过异质外延生长形成N型底部辅助层N-BAL；如图3（b）所示；
步骤3、将芯片翻转，在SiC P+型衬底上通过干法刻蚀并同质外延形成N+型掺杂区；如图3（c）所示；
步骤4、将芯片翻转，在N型底部辅助层上通过同质外延生长形成N柱区N-pillar；如图3（d）所示；
步骤5、在N柱区N-pillar两侧通过干法刻蚀并异质外延生长形成P柱区P-pillar；如图3（e）所示；
步骤6、在N柱区N-pillar顶部通过同质外延生长形成N-型漂移区；如图3（f）所示；
步骤7、在N-型漂移区两侧通过干法刻蚀形成栅极Gate的沟槽；如图3（g）所示；
步骤8、在栅极Gate的沟槽中通过Al离子垂直注入和侧向注入形成P+型参杂区；如图3（h）所示；
步骤9、在N-漂移区顶部通过N离子垂直注入形成N+型发射极区；如图3（i）。
步骤10、分别在栅极Gate的沟槽、顶部N+型发射极区、底部P+型衬底层淀积Al金属形成栅极Gate、发射极Emitter、集电极Collector；如图3（j）所示。
上述技术方案，通过采用半超结结构，集成反向续流二极管，沟槽型栅极结构，垂直沟道，器件的击穿电压更高，接近理想SiC材料极限的超低导通电阻，具有超高的反向恢复能力，开关速度快，器件元胞尺寸更小，设计灵活，大规模量产可以显著降低制作成本。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式作出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种RC-JGBT器件，其特征在于，该器件的元胞结构从下到上依次为集电极Collector、P+型衬底层、设置在所述P+型衬底层中间的N+型掺杂区、N型底部辅助层N-BAL、N柱区N-pillar、设置于所述N柱区N-pillar两侧的P柱区P-pillar、N-型漂移区、设置于所述N-型漂移区两侧的P+型掺杂区、设置于两侧的P+型掺杂区之上的栅极Gate，设置于N-型漂移区上方的N+型发射极区、设置于N+型发射极区上方的发射极Emitter。
2.根据权利要求1所述的器件，其特征在于，在器件栅极加负电压，P+型掺杂区向N-型沟道区耗尽，且耗尽层随着负压绝对值升高而变宽。
3.根据权利要求2所述的器件，其特征在于，当耗尽层足够宽以至于扩张并完全占据N-型沟道区时，垂直沟道被夹断。
4.根据权利要求3所述的器件，其特征在于，集电极到发射极之间没有电流流过，所述器件处于关断状态。
5.根据权利要求1所述的器件，其特征在于，在器件栅极不加电压或加正电压时，P+型掺杂区不形成展宽的耗尽层。
6.根据权利要求1所述的器件，其特征在于，电流从器件的集电极流向发射极，所述器件处于导通状态。
7.根据权利要求1所述的器件，其特征在于，当电流很小时，电流从衬底N+型掺杂区流向发射极，器件处于单极电子导通状态。
8.根据权利要求1所述的器件，其特征在于，当电流慢慢变大后，衬底P+型掺杂区开始向漂移区中注入空穴，电流同时从衬底P+型和N+型掺杂区流向发射极，器件处于双极型导通状态。
9.根据权利要求1所述的器件，其特征在于，该器件采用半超结结构，集成反向续流二极管、沟槽型栅极结构以及垂直沟道。
10.一种用于制作如权利要求1至9之一所述RC-JGBT器件的方法，其特征在于，该方法包括如下步骤：
步骤1、选定待加工芯片的SiC P+型衬底；
步骤2、在SiC P+型衬底上通过异质外延生长形成N型底部辅助层N-BAL；
步骤3、将芯片翻转，在SiC P+型衬底上通过干法刻蚀并同质外延形成N+型掺杂区；
步骤4、将芯片翻转，在N型底部辅助层上通过同质外延生长形成N柱区N-pillar；
步骤5、在N柱区N-pillar两侧通过干法刻蚀并异质外延生长形成P柱区P-pillar；
步骤6、在N柱区N-pillar顶部通过同质外延生长形成N-型漂移区；
步骤7、在N-型漂移区两侧通过干法刻蚀形成栅极Gate的沟槽；
步骤8、在栅极Gate的沟槽中通过Al离子垂直注入和侧向注入形成P+型参杂区；
步骤9、在N-漂移区顶部通过N离子垂直注入形成N+型发射极区；
步骤10、分别在栅极Gate的沟槽、顶部N+型发射极区、底部P+型衬底层淀积Al金属形成栅极Gate、发射极Emitter、集电极Collector。
CN202211081098.9A 2022-09-06 2022-09-06 一种rc-jgbt器件及其制作方法 Active CN115188814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211081098.9A CN115188814B (zh) 2022-09-06 2022-09-06 一种rc-jgbt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211081098.9A CN115188814B (zh) 2022-09-06 2022-09-06 一种rc-jgbt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN115188814A true CN115188814A (zh) 2022-10-14
CN115188814B CN115188814B (zh) 2023-01-20

Family

ID=83524066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211081098.9A Active CN115188814B (zh) 2022-09-06 2022-09-06 一种rc-jgbt器件及其制作方法

Country Status (1)

Country Link
CN (1) CN115188814B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241286A (zh) * 2022-09-21 2022-10-25 深圳平创半导体有限公司 一种SiC半超结结型栅双极型晶体管器件及其制作方法
CN116544273A (zh) * 2023-07-07 2023-08-04 深圳平创半导体有限公司 逆导-结型栅双极型晶体管器件及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201210369D0 (en) * 2010-04-07 2012-07-25 Ge Aviat Systems Ltd Power switches for aircraft
US20120211833A1 (en) * 2011-02-17 2012-08-23 Fuji Electric Co., Ltd. Super-junction semiconductor device
CN112599588A (zh) * 2020-12-15 2021-04-02 陈小建 SiC半导体器件及其制备方法
CN113964196A (zh) * 2021-10-20 2022-01-21 重庆平创半导体研究院有限责任公司 一种耗尽型功率半导体结构、串联结构和加工工艺
CN113990757A (zh) * 2021-10-27 2022-01-28 电子科技大学 一种mos器件结构及制造方法
US20220109061A1 (en) * 2020-10-01 2022-04-07 Mitsubishi Electric Corporation Semiconductor device
CN114613861A (zh) * 2022-05-16 2022-06-10 深圳平创半导体有限公司 沟槽型SiC JFET器件及其制备方法
CN114937689A (zh) * 2022-06-06 2022-08-23 电子科技大学 一种平面型SiC IGBT及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201210369D0 (en) * 2010-04-07 2012-07-25 Ge Aviat Systems Ltd Power switches for aircraft
US20120211833A1 (en) * 2011-02-17 2012-08-23 Fuji Electric Co., Ltd. Super-junction semiconductor device
US20220109061A1 (en) * 2020-10-01 2022-04-07 Mitsubishi Electric Corporation Semiconductor device
CN112599588A (zh) * 2020-12-15 2021-04-02 陈小建 SiC半导体器件及其制备方法
CN113964196A (zh) * 2021-10-20 2022-01-21 重庆平创半导体研究院有限责任公司 一种耗尽型功率半导体结构、串联结构和加工工艺
CN113990757A (zh) * 2021-10-27 2022-01-28 电子科技大学 一种mos器件结构及制造方法
CN114613861A (zh) * 2022-05-16 2022-06-10 深圳平创半导体有限公司 沟槽型SiC JFET器件及其制备方法
CN114937689A (zh) * 2022-06-06 2022-08-23 电子科技大学 一种平面型SiC IGBT及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241286A (zh) * 2022-09-21 2022-10-25 深圳平创半导体有限公司 一种SiC半超结结型栅双极型晶体管器件及其制作方法
CN116544273A (zh) * 2023-07-07 2023-08-04 深圳平创半导体有限公司 逆导-结型栅双极型晶体管器件及其制作方法

Also Published As

Publication number Publication date
CN115188814B (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
CN115188814B (zh) 一种rc-jgbt器件及其制作方法
CN102782845B (zh) 半导体装置
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN114122139A (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
CN115241286B (zh) 一种SiC半超结结型栅双极型晶体管器件及其制作方法
CN105742346A (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN106067480A (zh) 一种双通道rc‑ligbt器件及其制备方法
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN113130627A (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
CN112687744B (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN109166916B (zh) 一种绝缘栅双极型晶体管及其制备方法
CN115881797A (zh) 一种碳化硅器件及其制备方法
CN112420694A (zh) 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
CN115799344A (zh) 一种碳化硅jfet元胞结构及其制作方法
CN109192771A (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN117497579B (zh) 碳化硅igbt的结构、制造方法及电子设备
CN117476774B (zh) 垂直型碳化硅晶体管的结构、制造方法及电子设备
CN117497600B (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
CN110473917A (zh) 一种横向igbt及其制作方法
CN112687743B (zh) 沟槽型碳化硅逆阻mosfet器件及其制备方法
CN107134488B (zh) 一种载流子存储增强的绝缘栅双极型晶体管
CN117497601A (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
CN116544273A (zh) 逆导-结型栅双极型晶体管器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant