CN106067480A - 一种双通道rc‑ligbt器件及其制备方法 - Google Patents
一种双通道rc‑ligbt器件及其制备方法 Download PDFInfo
- Publication number
- CN106067480A CN106067480A CN201610592595.3A CN201610592595A CN106067480A CN 106067480 A CN106067480 A CN 106067480A CN 201610592595 A CN201610592595 A CN 201610592595A CN 106067480 A CN106067480 A CN 106067480A
- Authority
- CN
- China
- Prior art keywords
- type
- metal
- zone
- ligbt
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims description 116
- 239000002184 metal Substances 0.000 claims description 116
- 230000005684 electric field Effects 0.000 claims description 51
- 238000001259 photo etching Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000002131 composite material Substances 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
一种双通道RC‑LIGBT器件及其制备方法。本发明属于功率半导体集成电路领域，具体涉及横向逆导型绝缘栅双极型晶体管(Reverse Conducting‑LIGBT，RC‑LIGBT)及其制备方法；用于抑制传统RC‑LIGBT器件的负阻(snapback)现象，同时改善反向二极管特性，提高器件的稳定性和可靠性。本发明RC‑LIGBT器件通过在器件集电极端引入复合结构形成具有双通道的单向导电通路，在正向LIGBT工作模式下完全屏蔽了N型集电区对导通特性的影响，完全消除了负阻(snapback)现象，并具有与传统LIGBT相同的低导通压降，提高了器件的稳定性和可靠性；同时在反向二极管续流工作模式下在集电极端提供了两条续流通道，优化了其续流能力，具有小的导通压降。
Description
技术领域
本发明属于功率半导体集成电路领域，涉及横向绝缘栅双极型晶体管(LateralInsulated Gate Bipolar Transistor，LIGBT)，具体涉及横向逆导型绝缘栅双极型晶体管(Reverse Cond ucting-LIGBT，RC-LIGBT)及其制备方法。
背景技术
横向绝缘栅双极型晶体管(LIGBT)是功率集成电路中的新型器件，它既有LDMOSFET易于驱动，控制简单，易集成的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代功率半导体集成电路的核心器件之一。文献(Shigeki T.,Akio N.,Youichi A.,Satoshi S.and Norihito T.Carrier-Storage Effect and Extraction-Enhanced Lateral I GBT(E2LIGBT):A Super-High Speed and Low On-state VoltageLIGBT Superior to LDM OSFET.Proceedings of 2012International Symposium onPower Semiconductor Devices&ICs,2012,pp.393-396)指出，相同电流能力下，LIGBT所需面积仅为传统LDMOS的八分之一，该特性大幅降低了功率芯片的面积，提高了芯片成品率，降低了生产成本。因而，目前基于LIGBT的功率半导体集成电路被广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。
从LIGBT器件发明以来，人们一直致力于改善LIGBT器件的性能，经过不断的发展，器件性能得到了稳步的提升。在功率集成电路系统中，LIGBT器件通常需要配合续流二极管(Free Wheeling Diode)使用以确保系统的安全稳定。因此在传统功率集成电路中，通常会将FWD与LIGBT反向并联。然而，该FWD不仅占用了芯片面积，增加了成本，此外额外所需的金属布线增大了芯片内部连线的寄生效应。
为了使得LIGBT具有反向续流的能力，传统上如图1所示，在LIGBT器件的P型集电区8处额外引入一个与金属集电极13接触的N+集电区9，器件中P型基区4、N型漂移区3、N型电场截止区7、N+集电区9形成了寄生二极管结构，在续流模式下该寄生二极管导通电流。但N+集电区9的引入也给器件的正向导通特性造成了不利影响，这是因为器件结构中的MOS沟道区、漂移区3和N+集电区9形成了寄生的LDMOS结构，在小电流条件下，从沟道注入N型漂移区3的电子直接从N+集电区9流出，此时电压主要降落在器件的N型漂移区3中，导致P型集电区8与N型电场截止区7形成的PN结无法开启，漂移区中无法形成电导调制效应，导致器件呈现出LDMOS特性。只有当电子电流增大到一定程度，P型集电区8与N型电场截止区7形成的PN结上压降超过结开启电压时，P型集电区8开始向N型漂移区3中注入空穴，此时随着电流的提高，由于电导调制效应，器件的正向压降会迅速下降，使得器件电流-电压曲线呈现出负阻(snapback)现象。在低温条件下，P型集电区8与N型电场截止区7形成的PN结的导通压降增大，需要在更大的电流条件下才能将其导通，导致负阻现象更加明显，甚至导致器件中P型集电区8与N型电场截止区7形成的PN结无法正常开启，这严重影响了LIGBT器件的稳定性和可靠性。
发明内容
本发明的目的在于提供一种双通道RC-LIGBT器件及其制备方法，用于抑制和消除传统RC-LIGBT器件的负阻(snapback)现象，同时改善反向二极管特性，提高器件的稳定性和可靠性。本发明RC-LIGBT器件通过在器件集电极端引入复合结构形成具有双通道的单向导电通路，在正向LIGBT工作模式下完全屏蔽了N型集电区对导通特性的影响，完全消除了负阻(snapback)现象，并具有与传统LIGBT相同的低导通压降，提高了器件的稳定性和可靠性；同时在反向二极管续流工作模式下在集电极端提供了两条续流通道，优化了其续流能力，具有小的导通压降。
为实现上述目的，本发明采用的技术方案为：
一种双通道RC-LIGBT器件，其元胞结构包括衬底1、位于衬底1上的氧化硅介质层2、位于氧化硅介质层2上的N型漂移区3、位于N型漂移区3上的发射极结构、栅极结构、集电极结构以及介质层14；所述发射极结构由P型基区4、N+源区5、P+接触区6和金属发射极12构成，其中，P型基区4设置于N型漂移区3中并位于其顶部一侧，P+接触区6和N+源区5彼此独立地设置于P型基区4中、且P+接触区6和N+源区5的正面均与金属发射极12相接触；所述栅极结构位于所述发射极结构的侧面，由栅介质10和多晶硅栅电极11组成，其中，栅介质10的背面与N+源区5、P型基区4和N型漂移区3相接触、正面与多晶硅栅电极11相接触，所述栅极结构与金属发射极12之间间隔介质层14；
其特征在于，所述集电极结构由N型电场截止区7、P型集电区8、N+集电区9、金属集电极13、P型阱区15、介质槽16、欧姆接触金属17和肖特基接触金属18构成，其中，N型电场截止区7设置于N型漂移区3中并位于其顶部另一侧，所述P型阱区15设置于N型电场截止区7中，所述P型集电区8和N+集电区9彼此独立设置于P型阱区15中，N+集电区9和P型阱区15与N型电场截止区7之间设置介质槽16；所述金属集电极13与P型集电区8正面相接触、且与N+集电区9正面部分接触，所述欧姆接触金属17和肖特基接触金属18并排设置于金属集电极13的侧面，所述肖特基接触金属18与N+集电区9相接触并形成肖特基接触、所述欧姆接触金属17与N型电场截止区7相接触并形成欧姆接触、且欧姆接触金属17和肖特基接触金属18于介质槽16正面相短接；所述肖特基接触金属18与金属集电极13之间间隔介质层14，所述集电极结构与栅极结构之间间隔介质层14。
进一步的，所述介质槽16的深度大于P型阱区15的厚度、小于N型电场截止区7的厚度；所述P型集电区8和N+集电区9的厚度小于P型阱区15的厚度。
更进一步的，所述栅极结构为平面栅结构或槽栅结构；所述双通道RC-IGBT器件的半导体材料采用Si、SiC、GaAs或者GaN制作；所述金属电极或连接金属采用铝、铜或者其它金属或合金，肖特基接触金属18和金属发射极12、金属集电极13、欧姆接触金属17所用金属可以相同，也可以不同；所述介质槽16中填充的介质为SiO2,HfO2,Al2O3,Si3N4等高k介质材料。
上述双通道RC-LIGBT的制备方法，包括以下步骤：
第一步：选取绝缘体上硅(SOI)材料，其中硅衬底厚度为300～600微米，掺杂浓度为1014～1015个/cm3、位于衬底上的氧化硅介质层厚度为0.5～3微米、位于氧化硅介质层上的N型漂移区的厚度为5～20微米，掺杂浓度为1014～1015个/cm3；
第二步：光刻，在硅片表面预设区域通过离子注入N型杂质并退火制作RC-LIGBT的N型电场截止区，形成的N型电场截止区的厚度为2～5微米；
第三步：硅片表面热氧化并淀积栅电极材料，光刻、刻蚀部分栅电极材料和栅氧化层形成栅介质层和栅电极；
第四步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P型基区和P型阱区，形成的P型基区和P型阱区的厚度分别为2～2.5微米和1～1.5微米；
第五步：光刻，在硅片表面预设区域通过离子注入N型杂质制作RC-LIGBT的N+源区和N+集电区，形成的N+源区和N+集电区的厚度为0.2～0.5微米；
第六步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P+接触区和P型集电区，形成的P+接触区6和P型集电区8的厚度为0.2～1微米；
第七步：光刻，刻蚀并填充介质形成介质槽，形成的介质槽的深度小于N型电场截止区的深度，介质槽的深度大于P型阱区的深度0.1～0.2微米，介质槽的宽度为0.01～0.1微米；
第八步：淀积并光刻、刻蚀介质层形成介质层；
第九步：淀积并光刻、刻蚀金属在器件表面的适当位置形成金属发射极、金属集电极、欧姆接触金属和肖特基接触金属；
即制备得双通道RC-LIGBT。
需要说明的是，在第一步材料的选取过程中除了SOI材料外，还可以选取P型衬底上具有N型漂移区的外延材料；在第四步P型基区4和P型阱区15的形成中，在第五步N+源区5和N+集电区9的形成中，在第六步P+接触区6和P型集电区8的形成中以及在第九步金属发射极12、金属集电极13、欧姆接触金属17和肖特基接触金属18的形成中各区的形成可单步完成，也可分多步分别完成。
另外，为了简化描述，上述器件结构和制备方法是以n沟道RC-LIGBT器件为例来说明，但本发明同样适用于p沟道RC-LIGBT器件的制备；且上述RC-LIGBT的制备方法中的工艺步骤和工艺条件可根据实际需要进行设定。
本发明在传统RC-LIGBT器件结构的基础上，在集电极端引入了P型阱区15、介质槽16、欧姆接触金属17和肖特基接触金属18，所述P型阱区15和介质槽16将集电极结构中的N+集电区9包围。在正向偏置状态下，栅电极为高电位，器件表面MOS沟道开启，由于集电极为高电位，P型阱区15与N+集电区9所形成的PN结处于反偏状态，虽然N型电场截止区7与N+集电区9通过欧姆接触金属17和肖特基接触金属18相连，但肖特基接触金属18与N+集电区9形成的肖特基结处于反偏状态，肖特基势垒阻挡电子通过金属从N型电场截止区7流到N+集电区9，因此从沟道流入N型漂移区3的电子无法从N+集电区9流出。当集电极电压较小时，集电极电压主要降落在P型阱区15与N型电场截止区7形成的PN结上，器件未开启；随着集电极电压的增加，当降落在P型阱区15与N型电场截止区7形成的PN结上的压降超过该结的开启电压(约0.7V)时，P型集电区8通过P型阱区15开始向N型漂移区3中注入空穴，形成电导调制，器件开启。在上述器件的开启过程中，P型阱区15和介质槽16完全屏蔽了N型集电区9对导通特性的影响，完全消除了负阻(snapback)现象的产生，提高了器件的稳定性和可靠性，并具有与传统LIGBT相同的低导通压降。当器件处于续流二极管状态时，器件的发射极为高电位，集电极为零电位。此时，N型集电区9和P型阱区15与集电极13等电位为零电位，当发射极12的电位增加超过由P-body区4和N型漂移区3形成的PN结的开启电压后，N型电场截止区7的电位增加，介质槽16两边N型电场截止区7和P型阱区15之间形成的电位差产生的电场使P型阱区15靠近介质槽16的侧壁形成电子的积累，进而形成反型，从而形成电子的导电通道，此时器件进入二极管续流导通模式，电流从左侧发射极端的PN结流入经P型阱区15靠近介质槽16侧壁形成的电子通道和集电极端的N型集电区9流出。当发射极12的电位继续增加，当发射极和集电极的电位差超过肖特基金属18和N型集电区9形成的肖特基结的开启电压以及由P-body区4和N型漂移区3形成的PN结的开启电压之和后，集电极端除上述通道开启外，由肖特基金属18和N型集电区9形成的肖特基结也开启，此时一部分电流在集电极端通过由N型漂移区3、N型电场截止区7、欧姆接触金属17、肖特基接触金属18、N型集电区9的电流通路流出，集电极端为双导电通道导通，即电流从左侧PN结流入后在集电极端经P型阱区15靠近介质槽16侧壁形成的电子通道和肖特基结两条通道流出器件，其等效电路如图5所示。通过调整介质槽16的宽度和材料以及P型阱区15的浓度和深度，使P型阱区15靠近介质槽16的侧壁开始反型形成电子通道时介质槽16两边N型电场截止区7和P型阱区15之间的电位差介于0～0.1V，可获得低的二极管导通压降；通过选择合适的肖特基金属18，可得到～0.3V甚至更低的肖特基开启电压，进一步降低二极管的导通压降并获得优异的二极管导通特性。因此，在续流二极管的工作模式下，本发明在器件集电极端有两条导电通路，具有更低的导通压降，更优的二极管导通特性。特别地，在正向IGBT导通模式下用于续流二极管的集电极端的两条通路均是阻断的。
本发明的有益效果表现在：
本发明结构在传统的RC-LIGBT器件结构的基础上，在集电极端引入了P型阱区15、介质槽16、欧姆接触金属17和肖特基接触金属18，所述P型阱区15和介质槽16将集电极结构中的N+集电区9包围。在正向IGBT导通模式下，P型阱区15和介质槽16完全屏蔽了N型集电区9对导通特性的影响，并且肖特基接触金属18与N+集电区9形成的肖特基结处于反偏状态，肖特基势垒阻挡电子通过欧姆接触金属17和肖特基接触金属18从N型电场截止区7流到N+集电区9，因而完全消除了负阻(snapback)现象的产生，提高了器件的稳定性和可靠性，并具有与传统LIGBT相同的低导通压降。在续流二极管的工作模式下，电流从发射极侧PN结流入后在集电极端经P型阱区15靠近介质槽16侧壁形成的电子通道和肖特基结两条通道流出器件，在集电极端有两条导电通路，续流能力更强，具有更低的导通压降，更优的二极管导通特性。本发明适用于功率集成电路领域。
附图说明
图1是传统的RC-LIGBT器件元胞结构示意图。
图2是本发明实施例1提供的双通道RC-LIGBT器件元胞结构示意图。
图3是本发明实施例2提供的双通道RC-LIGBT器件元胞结构示意图。
图1～3中，1为衬底，2为SOI隔离氧化层，3为N型漂移区，4为P型基区，5为N+源区，6为发射极P+接触区，7为N型电场截止区，8为P型集电区，9为N+集电区，10为栅介质层，11为栅电极，12为发射极金属，13为集电极金属，14为隔离介质层，15为P型阱区，16为介质槽，17为欧姆接触金属，18为肖特基接触金属。
图4是本发明提供的双通道RC-LIGBT器件工艺制作流程示意图。
图5是本发明提供的双通道RC-LIGBT器件在续流二极管的工作模式下的等效电路图。
具体实施方式
以下结合附图，对本发明的原理和特性做进一步的说明，所举实例只用于解释本发明，并非用于限定本发明的范围。
实施例1
本实施例提供一种400V电压等级的双通道RC-LIGBT器件，其元胞结构如图2所示，包括衬底1、位于衬底1上的氧化硅介质层2、位于氧化硅介质层2上的N型漂移区3、位于N型漂移区3上的发射极结构、栅极结构、集电极结构以及介质层14；所述发射极结构由P型基区4、N+源区5、P+接触区6和金属发射极12构成，其中，P型基区4设置于N型漂移区3中并位于其顶部左侧，P+接触区6和N+源区5彼此独立地设置于P型基区4中、且P+接触区6和N+源区5的正面均与金属发射极12相接触；所述栅极结构位于所述发射极结构的右侧，由栅介质10和多晶硅栅电极11组成，其中，栅介质10的背面与N+源区5、P型基区4和N型漂移区3相接触、正面与多晶硅栅电极11相接触，所述栅极结构与金属发射极12之间间隔介质层14；所述集电极结构由N型电场截止区7、P型集电区8、N+集电区9、金属集电极13、P型阱区15、介质槽16、欧姆接触金属17和肖特基接触金属18构成，其中，N型电场截止区7设置于N型漂移区3中并位于其顶部右侧，所述P型阱区15设置于N型电场截止区7中、且位于其顶部右侧，所述P型集电区8和N+集电区9彼此独立设置于P型阱区15中、P型集电区8位于右侧、N+集电区9位于左侧，N+集电区9和P型阱区15与N型电场截止区7之间设置介质槽16；所述金属集电极13与P型集电区8正面相接触、且与N+集电区9正面部分接触，所述欧姆接触金属17和肖特基接触金属18并排设置于金属集电极13的左侧，所述肖特基接触金属18与N+集电区9相接触并形成肖特基接触、所述欧姆接触金属17与N型电场截止区7相接触并形成欧姆接触、且欧姆接触金属17和肖特基接触金属18于介质槽16正面相短接；所述肖特基接触金属18与金属集电极13之间间隔介质层14，所述集电极结构与栅极结构之间间隔介质层14。
所述P型阱区15的厚度为0.5～1.5微米，介质槽16的深度大于P型阱区15的深度0.1～0.2微米，介质槽16的宽度为0.01～0.1微米，P型集电区8和N+集电区9的厚度比P型阱区15的厚度小0.3～0.5微米；P型阱区15和P型基区4，N+集电区9和N+源区5，P型集电区8和P+接触区6的浓度可以相同也可以不同；通过调整介质槽16的宽度和材料以及P型阱区15的浓度和深度，使P型阱区15靠近介质槽16的侧壁开始反型形成电子通道时介质槽16两边N型电场截止区7和P型阱区15之间的电位差介于0～0.1V；通过选择合适的肖特基金属18，如Ni，可得到～0.3V甚至更低的肖特基开启电压。
实施例2
本实施例提供一种400V电压等级的双通道RC-LIGBT器件，其元胞结构如图3所示，包括衬底1、位于衬底1上的氧化硅介质层2、位于氧化硅介质层2上的N型漂移区3、位于N型漂移区3上的发射极结构、栅极结构、集电极结构以及介质层14；所述发射极结构由P型基区4、N+源区5、P+接触区6和金属发射极12构成，其中，P型基区4设置于N型漂移区3中并位于其顶部左侧，P+接触区6和N+源区5彼此独立地设置于P型基区4中、且P+接触区6和N+源区5的正面均与金属发射极12相接触；所述栅极结构位于所述发射极结构的右侧，由栅介质10和多晶硅栅电极11组成，其中，栅介质10的背面与N+源区5、P型基区4和N型漂移区3相接触、正面与多晶硅栅电极11相接触，所述栅极结构与金属发射极12之间间隔介质层14；所述集电极结构由N型电场截止区7、P型集电区8、N+集电区9、金属集电极13、P型阱区15、介质槽16、欧姆接触金属17和肖特基接触金属18构成，其中，N型电场截止区7设置于N型漂移区3中并位于其顶部右侧，所述P型阱区15被包围于N型电场截止区7中，所述P型集电区8和N+集电区9彼此独立设置于P型阱区15中、P型集电区8位于左侧、N+集电区9位于右侧，N+集电区9和P型阱区15与N型电场截止区7之间设置介质槽16；所述金属集电极13与P型集电区8正面相接触、且与N+集电区9正面部分接触，所述欧姆接触金属17和肖特基接触金属18并排设置于金属集电极13的右侧，所述肖特基接触金属18与N+集电区9相接触并形成肖特基接触、所述欧姆接触金属17与N型电场截止区7相接触并形成欧姆接触、且欧姆接触金属17和肖特基接触金属18于介质槽16正面相短接；所述肖特基接触金属18与金属集电极13之间间隔介质层14，所述集电极结构与栅极结构之间间隔介质层14。
所述P型阱区15的厚度为0.5～1.5微米，介质槽16的深度大于P型阱区15的深度0.1～0.2微米，介质槽16的宽度为0.01～0.1微米，P型集电区8和N+集电区9的厚度比P型阱区15的厚度小0.3～0.5微米；P型阱区15和P型基区4，N+集电区9和N+源区5，P型集电区8和P+接触区6的浓度可以相同也可以不同；通过调整介质槽16的宽度和材料以及P型阱区15的浓度和深度，使P型阱区15靠近介质槽16的侧壁开始反型形成电子通道时介质槽16两边N型电场截止区7和P型阱区15之间的电位差介于0～0.1V；通过选择合适的肖特基金属18，如Ni，可得到～0.3V甚至更低的肖特基开启电压。
上述400V电压等级的RC-LIGBT的制备方法，如图4所示，具体包括以下步骤：
第一步：选取绝缘体上硅(SOI)材料，其中衬底厚度为500微米，掺杂浓度为1×1015个/cm3、位于衬底上的氧化硅介质层厚度为2微米、位于氧化硅介质层上的N型漂移区的厚度为10微米，掺杂浓度为1×1015个/cm3；
第二步：光刻，在硅片表面部分区域通过离子注入N型杂质并退火制作RC-LIGBT的N型电场截止区7，形成的N型电场截止区的厚度为4微米，离子注入能量为120keV，注入剂量为5×1013个/cm2，退火温度为1100℃，退火时间为30分钟；
第三步：硅片表面热氧化并淀积多晶硅栅电极材料，光刻、刻蚀部分栅电极材料和栅氧化层形成栅介质层10和栅电极11，形成的栅氧化层厚度为0.1微米；
第四步：在硅片表面部分区域通过离子注入P型杂质并退火制作RC-LIGBT的P型基区4和P型阱区15，形成的P型基区4和P型阱区15的厚度分别为2.5微米和1微米；离子注入能量为80keV，注入剂量为6×1013个/cm2，退火温度为1050℃，退火时间为30分钟，形成的P型基区4距离N型电场截止区7为40～45微米；
第五步：光刻，在硅片表面部分区域通过离子注入N型杂质制作RC-LIGBT的N+源区5和N+集电区9，形成的N+源区5和N+集电区9的厚度为0.5微米，离子注入能量为60keV，注入剂量为1×1014个/cm2；
第六步：光刻，在硅片表面部分区域通过离子注入P型杂质并退火制作RC-LIGBT的P+接触区6和P型集电区8，形成的P+接触区6和P型集电区8的厚度为0.5微米；离子注入能量为60keV，注入剂量为6×1013个/cm2，退火温度为1000℃，退火时间为15分钟；
第七步：光刻，刻蚀并填充介质形成介质槽16，介质槽16的深度为1.1～1.2微米，介质槽16的宽度为0.01～0.02微米，介质槽16的侧壁一边与N型电场截止区7相接触，一边与N+集电区9和P型阱区15的侧壁相接触；
第八步：淀积并光刻、刻蚀介质层形成介质层14；
第九步：淀积并光刻、刻蚀金属在器件表面的适当位置形成金属发射极12、金属集电极13、欧姆接触金属17和肖特基接触金属18，其中N型电场截止区7靠近介质槽16的上表面与欧姆接触金属17相接触并形成欧姆接触，N+集电区9靠近介质槽16的上表面与肖特基接触金属18相接触并形成肖特基接触，欧姆接触金属17和肖特基接触金属18在介质槽16上表面相短接。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (6)
1.一种双通道RC-LIGBT器件，其元胞结构包括衬底(1)、位于衬底(1)上的氧化硅介质层(2)、位于氧化硅介质层(2)上的N型漂移区(3)、位于N型漂移区(3)上的发射极结构、栅极结构、集电极结构以及介质层(14)；所述发射极结构由P型基区(4)、N+源区(5)、P+接触区(6)和金属发射极(12)构成，其中，P型基区(4)设置于N型漂移区(3)中并位于其顶部一侧，P+接触区(6)和N+源区(5)彼此独立地设置于P型基区(4)中、且P+接触区(6)和N+源区(5)的正面均与金属发射极(12)相接触；所述栅极结构位于所述发射极结构的侧面，由栅介质(10)和多晶硅栅电极(11)组成，其中，栅介质(10)的背面与N+源区(5)、P型基区(4)和N型漂移区(3)相接触、正面与多晶硅栅电极(11)相接触，所述栅极结构与金属发射极(12)之间间隔介质层(14)；
其特征在于，所述集电极结构由N型电场截止区(7)、P型集电区(8)、N+集电区(9)、金属集电极(13)、P型阱区(15)、介质槽(16)、欧姆接触金属(17)和肖特基接触金属(18)构成，其中，N型电场截止区(7)设置于N型漂移区(3)中并位于其顶部另一侧，所述P型阱区(15)设置于N型电场截止区(7)中，所述P型集电区(8)和N+集电区(9)彼此独立设置于P型阱区(15)中，N+集电区(9)和P型阱区(15)与N型电场截止区(7)之间设置介质槽(16)；所述金属集电极(13)与P型集电区(8)正面相接触、且与N+集电区(9)正面部分接触，所述欧姆接触金属(17)和肖特基接触金属(18)并排设置于金属集电极(13)的侧面，所述肖特基接触金属(18)与N+集电区(9)相接触并形成肖特基接触、所述欧姆接触金属(17)与N型电场截止区(7)相接触并形成欧姆接触、且欧姆接触金属(17)和肖特基接触金属(18)于介质槽(16)正面相短接；所述肖特基接触金属(18)与金属集电极(13)之间间隔介质层(14)，所述集电极结构与栅极结构之间间隔介质层(14)。
2.按权利要求1所述双通道RC-LIGBT器件，其特征在于，所述介质槽(16)的深度大于P型阱区(15)的厚度、小于N型电场截止区(7)的厚度；所述P型集电区(8)和N+集电区(9)的厚度小于P型阱区(15)的厚度。
3.按权利要求1所述双通道RC-LIGBT器件，其特征在于，所述栅极结构为平面栅结构或槽栅结构。
4.按权利要求1所述双通道RC-LIGBT器件，其特征在于，所述双通道RC-LIGBT器件的半导体材料采用Si、SiC、GaAs或者GaN制作。
5.按权利要求1所述双通道RC-LIGBT器件，其特征在于，所述介质槽16中填充的介质为SiO2、HfO2、Al2O3或者Si3N4。
6.按权利要求1所述双通道RC-LIGBT器件的制备方法，包括以下步骤：
第一步：选取绝缘体上硅(SOI)材料，其中硅衬底厚度为300～600微米，掺杂浓度为1014～1015个/cm3、位于衬底上的氧化硅介质层厚度为0.5～3微米、位于氧化硅介质层上的N型漂移区的厚度为5～20微米，掺杂浓度为1014～1015个/cm3；
第二步：光刻，在硅片表面预设区域通过离子注入N型杂质并退火制作RC-LIGBT的N型电场截止区，形成的N型电场截止区的厚度为2～5微米；
第三步：硅片表面热氧化并淀积栅电极材料，光刻、刻蚀部分栅电极材料和栅氧化层形成栅介质层和栅电极；
第四步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P型基区和P型阱区，形成的P型基区和P型阱区的厚度分别为2～2.5微米和1～1.5微米；
第五步：光刻，在硅片表面预设区域通过离子注入N型杂质制作RC-LIGBT的N+源区和N+集电区，形成的N+源区和N+集电区的厚度为0.2～0.5微米；
第六步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P+接触区和P型集电区，形成的P+接触区和P型集电区的厚度为0.2～1微米；
第七步：光刻，刻蚀并填充介质形成介质槽，形成的介质槽的深度小于N型电场截止区的深度，介质槽的深度大于P型阱区的深度0.1～0.2微米，介质槽的宽度为0.01～0.1微米；
第八步：淀积并光刻、刻蚀介质层形成介质层；
第九步：淀积并光刻、刻蚀金属在器件表面的适当位置形成金属发射极、金属集电极、欧姆接触金属和肖特基接触金属；
即制备得双通道RC-LIGBT。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610592595.3A CN106067480B (zh) | 2016-07-26 | 2016-07-26 | 一种双通道rc-ligbt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610592595.3A CN106067480B (zh) | 2016-07-26 | 2016-07-26 | 一种双通道rc-ligbt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106067480A true CN106067480A (zh) | 2016-11-02 |
| CN106067480B CN106067480B (zh) | 2018-12-18 |
Family
ID=57207234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610592595.3A Expired - Fee Related CN106067480B (zh) | 2016-07-26 | 2016-07-26 | 一种双通道rc-ligbt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106067480B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107248532A (zh) * | 2017-06-08 | 2017-10-13 | 电子科技大学 | 一种超结dmos器件 |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN107785414A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
| CN107808899A (zh) * | 2017-10-27 | 2018-03-16 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
| CN111261698A (zh) * | 2020-02-14 | 2020-06-09 | 电子科技大学 | 一种消除电压折回现象的rc-ligbt器件 |
| CN111403385A (zh) * | 2020-03-02 | 2020-07-10 | 电子科技大学 | 一种具有内嵌肖特基二极管的rc-ligbt器件 |
| CN112466935A (zh) * | 2020-12-15 | 2021-03-09 | 重庆邮电大学 | 一种具有集电极多晶硅电子通道的rc-igbt器件 |
| CN113270475A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN113270476A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法 |
| CN115346934A (zh) * | 2022-08-25 | 2022-11-15 | 深圳市威兆半导体股份有限公司 | 一种绝缘栅双极型晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413824A (zh) * | 2013-07-17 | 2013-11-27 | 电子科技大学 | 一种rc-ligbt器件及其制作方法 |
| CN105185826A (zh) * | 2015-08-10 | 2015-12-23 | 电子科技大学 | 一种横向rc-igbt器件 |
| US20160065202A1 (en) * | 2013-06-24 | 2016-03-03 | Ideal Power Inc. | Bidirectional Two-Base Bipolar Junction Transitor Operation, Circuits, and Systems with Double Base Short at Initial Turn-Off |
| US20160172453A1 (en) * | 2014-12-12 | 2016-06-16 | Toyota Jidosha Kabushiki Kaisha | Reverse conducting insulated gate bipolar transistor |
-
2016
- 2016-07-26 CN CN201610592595.3A patent/CN106067480B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160065202A1 (en) * | 2013-06-24 | 2016-03-03 | Ideal Power Inc. | Bidirectional Two-Base Bipolar Junction Transitor Operation, Circuits, and Systems with Double Base Short at Initial Turn-Off |
| CN103413824A (zh) * | 2013-07-17 | 2013-11-27 | 电子科技大学 | 一种rc-ligbt器件及其制作方法 |
| US20160172453A1 (en) * | 2014-12-12 | 2016-06-16 | Toyota Jidosha Kabushiki Kaisha | Reverse conducting insulated gate bipolar transistor |
| CN105185826A (zh) * | 2015-08-10 | 2015-12-23 | 电子科技大学 | 一种横向rc-igbt器件 |
Non-Patent Citations (1)
| Title |
|---|
| 张金平，ETAL: "绝缘栅双极型晶体管的研究进展", 《中国电子科学研究院学报》 * |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107248532B (zh) * | 2017-06-08 | 2020-01-17 | 电子科技大学 | 一种超结dmos器件 |
| CN107248532A (zh) * | 2017-06-08 | 2017-10-13 | 电子科技大学 | 一种超结dmos器件 |
| CN107785414B (zh) * | 2017-10-27 | 2020-10-02 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
| CN107785414A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
| CN107808899B (zh) * | 2017-10-27 | 2020-05-01 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN107808899A (zh) * | 2017-10-27 | 2018-03-16 | 电子科技大学 | 具有混合导电模式的横向功率器件及其制备方法 |
| CN107785415B (zh) * | 2017-10-27 | 2021-03-16 | 电子科技大学 | 一种soi-rc-ligbt器件及其制备方法 |
| CN111261698B (zh) * | 2020-02-14 | 2021-08-06 | 电子科技大学 | 一种消除电压折回现象的rc-ligbt器件 |
| CN111261698A (zh) * | 2020-02-14 | 2020-06-09 | 电子科技大学 | 一种消除电压折回现象的rc-ligbt器件 |
| CN111403385A (zh) * | 2020-03-02 | 2020-07-10 | 电子科技大学 | 一种具有内嵌肖特基二极管的rc-ligbt器件 |
| CN112466935A (zh) * | 2020-12-15 | 2021-03-09 | 重庆邮电大学 | 一种具有集电极多晶硅电子通道的rc-igbt器件 |
| CN112466935B (zh) * | 2020-12-15 | 2023-03-14 | 重庆邮电大学 | 一种具有集电极多晶硅电子通道的rc-igbt器件 |
| CN113270475A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN113270476A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法 |
| CN113270475B (zh) * | 2021-04-08 | 2023-03-14 | 西安电子科技大学 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN115346934A (zh) * | 2022-08-25 | 2022-11-15 | 深圳市威兆半导体股份有限公司 | 一种绝缘栅双极型晶体管 |
| CN115346934B (zh) * | 2022-08-25 | 2023-04-28 | 深圳市威兆半导体股份有限公司 | 一种绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106067480B (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106067480B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
| CN106847891B (zh) | 一种通过mosfet控制结终端集成体二极管的rc-igbt器件 | |
| CN105322002B (zh) | 反向传导igbt | |
| CN106098762B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN106098764B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN115188814B (zh) | 一种rc-jgbt器件及其制作方法 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 | |
| CN106067481B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN101452952A (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
| CN103872097B (zh) | 功率半导体设备及其制造方法 | |
| CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 | |
| CN107516679B (zh) | 一种深槽超结dmos器件 | |
| CN106206291B (zh) | 一种rc-ligbt器件及其制备方法 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN110473905A (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181218 Termination date: 20210726 |