CN106098763B - 一种rc-ligbt器件及其制备方法 - Google Patents
一种rc-ligbt器件及其制备方法 Download PDFInfo
- Publication number
- CN106098763B CN106098763B CN201610594302.5A CN201610594302A CN106098763B CN 106098763 B CN106098763 B CN 106098763B CN 201610594302 A CN201610594302 A CN 201610594302A CN 106098763 B CN106098763 B CN 106098763B
- Authority
- CN
- China
- Prior art keywords
- type
- zone
- ligbt
- region
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 74
- 230000005684 electric field Effects 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 238000001259 photo etching Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于功率半导体集成电路领域，具体提供横向逆导型绝缘栅双极型晶体管(Reverse Conducting‑LIGBT，RC‑LIGBT)及其制备方法，用于抑制传统RC‑LIGBT器件的负阻(snapback)现象，同时改善反向二极管特性，提高器件的稳定性和可靠性。本发明RC‑LIGBT器件通过在器件集电极端引入的复合结构，在正向LIGBT工作模式下完全屏蔽了N型集电区对导通特性的影响，完全消除了负阻(snapback)现象，并具有与传统LIGBT相同的低导通压降，提高了器件的稳定性和可靠性；同时在反向二极管续流工作模式下在集电极端提供了低阻的续流通道，优化了其续流能力，具有小的导通压降。
Description
技术领域
本发明属于功率半导体集成电路领域，涉及横向绝缘栅双极型晶体管(LateralInsulated Gate Bipolar Transistor，LIGBT)，具体涉及横向逆导型绝缘栅双极型晶体管(Reverse Cond ucting-LIGBT，RC-LIGBT)及其制备方法。
背景技术
横向绝缘栅双极型晶体管(LIGBT)是功率集成电路中的新型器件，它既有LDMOSFET易于驱动，控制简单，易集成的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代功率半导体集成电路的核心器件之一。文献(Shigeki T.,Akio N.,Youichi A.,Satoshi S.and Norihito T.Carrier-Storage Effect and Extraction-Enhanced Lateral I GBT(E2LIGBT):A Super-High Speed and Low On-state VoltageLIGBT Superior to LDM OSFET.Proceedings of 2012International Symposium onPower Semiconductor Devices&ICs,2012,pp.393-396)指出，相同电流能力下，LIGBT所需面积仅为传统LDMOS的八分之一，该特性大幅降低了功率芯片的面积，提高了芯片成品率，降低了生产成本。因而，目前基于LIGBT的功率半导体集成电路被广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。
从LIGBT器件发明以来，人们一直致力于改善LIGBT器件的性能，经过不断的发展，器件性能得到了稳步的提升。在功率集成电路系统中，LIGBT器件通常需要配合续流二极管(Free Wheeling Diode)使用以确保系统的安全稳定。因此在传统功率集成电路中，通常会将FWD与LIGBT反向并联。然而，该FWD不仅占用了芯片面积，增加了成本，此外额外所需的金属布线增大了芯片内部连线的寄生效应。
为了使得LIGBT具有反向续流的能力，传统上如图1所示，在LIGBT器件的P型集电区8处额外引入一个与金属集电极13接触的N+集电区9，器件中P型基区4、N型漂移区3、N型电场截止区7、N+集电区9形成了寄生二极管结构，在续流模式下该寄生二极管导通电流。但N+集电区9的引入也给器件的正向导通特性造成了不利影响，这是因为器件结构中的MOS沟道区、漂移区3和N+集电区9形成了寄生的LDMOS结构，在小电流条件下，从沟道注入N型漂移区3的电子直接从N+集电区9流出，此时电压主要降落在器件的N型漂移区3中，导致P型集电区8与N型电场截止区7形成的PN结无法开启，漂移区中无法形成电导调制效应，导致器件呈现出LDMOS特性。只有当电子电流增大到一定程度，P型集电区8与N型电场截止区7形成的PN结上压降超过结开启电压时，P型集电区8开始向N型漂移区3中注入空穴，此时随着电流的提高，由于电导调制效应，器件的正向压降会迅速下降，使得器件电流-电压曲线呈现出负阻(snapback)现象。在低温条件下，P型集电区8与N型电场截止区7形成的PN结的导通压降增大，需要在更大的电流条件下才能将其导通，导致负阻现象更加明显，甚至导致器件中P型集电区8与N型电场截止区7形成的PN结无法正常开启，这严重影响了LIGBT器件的稳定性和可靠性。
发明内容
本发明的目的在于提供一种能完全消除负阻效应的RC-LIGBT器件及其制备方法，用于抑制传统RC-LIGBT器件的负阻(snapback)现象，同时改善反向二极管特性，提高器件的稳定性和可靠性。本发明RC-LIGBT器件通过在器件集电极端引入的复合结构，在正向LIGBT工作模式下完全屏蔽了N型集电区对导通特性的影响，完全消除了负阻(snapback)现象，并具有与传统LIGBT相同的低导通压降，提高了器件的稳定性和可靠性；同时在反向二极管续流工作模式下在集电极端提供了低阻的续流通道，优化了其续流能力，具有小的导通压降。
为实现上述目的，本发明采用的技术方案为：
一种RC-LIGBT器件，其元胞结构包括衬底1、位于衬底1上的氧化硅介质层2、位于氧化硅介质层2上的N型漂移区3、位于N型漂移区3上的发射极结构、栅极结构、集电极结构以及第一介质层14；所述发射极结构由P型基区4、N+源区5、P+接触区6和金属发射极12构成，其中，P型基区4设置于N型漂移区3中并位于其顶部一侧，P+接触区6和N+源区5彼此独立地设置于P型基区4中、且P+接触区6和N+源区5的正面均与金属发射极12相接触；所述栅极结构位于所述发射极结构的侧面，由栅介质10和多晶硅栅电极11组成，其中，栅介质10的背面与N+源区5、P型基区4和N型漂移区3相接触、正面与多晶硅栅电极11相接触，所述栅极结构与金属发射极12之间间隔第一介质层14；
其特征在于，所述集电极结构由N型电场截止区7、P型集电区8、N+集电区9、金属集电极13、P型阱区15、第二介质层16和欧姆接触金属17构成，其中，N型电场截止区7设置于N型漂移区3中并位于其顶部另一侧，所述P型阱区15设置于N型电场截止区7中，所述P型集电区8和N+集电区9彼此独立设置于P型阱区15中，所述金属集电极13与P型集电区8正面相接触、且与N+集电区9正面部分接触，所述欧姆接触金属17设置于金属集电极13的侧面、与N型电场截止区7相接触并形成欧姆接触、且与P型阱区15之间隔着所述第二介质层16，所述欧姆接触金属17与金属集电极13之间间隔第一介质层14，所述集电极结构与栅极结构之间间隔第一介质层14。
进一步的，所述P型阱区15的厚度小于N型电场截止区7的厚度；所述P型集电区8和N+集电区9的厚度小于P型阱区15的厚度。
更进一步的，所述栅极结构为平面栅结构或槽栅结构；所述双通道RC-LIGBT器件的半导体材料采用Si、SiC、GaAs或者GaN制作；所述金属电极或连接金属采用铝、铜或者其它金属或合金；所述第二介质层采用介质为SiO2,HfO2,Al2O3,Si3N4等高k介质材料。
上述RC-LIGBT的制备方法，包括以下步骤：
第一步：选取绝缘体上硅(SOI)材料，其中衬底厚度为300～600微米，掺杂浓度为1014～1015个/cm3、位于衬底上的氧化硅介质层厚度为0.5～3微米、位于氧化硅介质层上的N型漂移区的厚度为5～20微米，掺杂浓度为1014～1015个/cm3；
第二步：光刻，在硅片表面预设区域通过离子注入N型杂质并退火制作RC-LIGBT的N型电场截止区，形成的N型电场截止区的厚度为2～5微米；
第三步：硅片表面热氧化并淀积栅电极材料，光刻、刻蚀部分栅电极材料和栅氧化层形成栅介质层和栅电极；
第四步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P型基区和P型阱区，形成的P型基区和P型阱区的厚度分别为2～2.5微米和1～2微米；
第五步：光刻，在硅片表面预设区域通过离子注入N型杂质制作RC-LIGBT的N+源区和N+集电区，形成的N+源区和N+集电区的厚度为0.2～0.5微米；
第六步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P+接触区和P型集电区，形成的P+接触区和P型集电区的厚度为0.2～1微米；
第七步：氧化或淀积介质层，光刻、刻蚀部分介质层形成第二介质层，形成的第二介质层的厚度小于0.1微米；
第八步：淀积并光刻、刻蚀介质层形成第一介质层；
第九步：淀积并光刻、刻蚀金属在器件表面的预设位置形成金属发射极、金属集电极和欧姆接触金属；
即制备得RC-LIGBT。
需要说明的是，在第一步材料的选取过程中除了SOI材料外，还可以选取P型衬底上具有N型漂移区的外延材料；在第四步P型基区4和P型阱区15的形成中，在第五步N+源区5和N+集电区9的形成中，在第六步P+接触区6和P型集电区8的形成中以及在第九步金属发射极12、金属集电极13和欧姆接触金属17的形成中各区的形成可单步完成，也可分多步分别完成。
另外，为了简化描述，上述器件结构和制备方法是以n沟道RC-LIGBT器件为例来说明，但本发明同样适用于p沟道RC-LIGBT器件的制备；且上述RC-LIGBT的制备方法中的工艺步骤和工艺条件可根据实际需要进行设定。
本发明在传统RC-LIGBT器件结构的基础上，在集电极端引入了P型阱区15、介质层16和欧姆接触金属17，所述P型阱区15将集电极结构中的N+集电区9包围。在正向偏置状态下，栅电极11为高电位，器件表面MOS沟道开启，由于集电极13为高电位，P型阱区15与N+集电区9所形成的PN结处于反偏状态，因此从沟道流入N型漂移区3的电子无法从N+集电区9流出。当集电极电压较小时，集电极电压主要降落在P型阱区15与N型电场截止区7形成的PN结上，器件未开启；随着集电极电压的增加，当降落在P型阱区15与N型电场截止区7形成的PN结上的压降超过该结的开启电压(约0.7V)时，P型集电区8通过P型阱区15开始向N型漂移区3中注入空穴，形成电导调制，器件开启。在上述器件的开启过程中，P型阱区15完全屏蔽了N型集电区9对导通特性的影响，完全消除了负阻(snapba ck)现象的产生，提高了器件的稳定性和可靠性，并具有与传统LIGBT相同的低导通压降。当器件处于续流二极管状态时，器件的发射极12为高电位，集电极13为零电位。此时，N型集电区9和P型阱区15与集电极13等电位为零电位，当发射极12的电位增加超过由P-b ody区4和N型漂移区3形成的PN结的开启电压后，N型电场截止区7的电位增加，介质层16上方欧姆接触金属17与P型阱区15之间形成的电位差产生的电场使P型阱区15靠近介质层16的表面形成电子的积累，进而形成反型，从而形成电子的导电通道，此时器件进入二极管续流导通模式，电流从左侧发射极端PN结流入经P型阱区15靠近介质层16表面形成的电子通道和N型集电区9流出。通过调整介质层16的厚度和材料以及P型阱区15的浓度和宽度，使P型阱区15表面开始反型形成电子通道时介质层16上下欧姆接触金属17和P型阱区15之间的电位差介于0～0.1V，可获得低的二极管导通压降获得优异的二极管导通特性。
本发明的有益效果表现在：
本发明结构在传统的RC-LIGBT器件结构的基础上，在集电极端引入了P型阱区15、介质层16和欧姆接触金属17，所述P型阱区15将集电极结构中的N+集电区9包围。在正向IGBT导通模式下，P型阱区15完全屏蔽了N型集电区9对导通特性的影响，因而完全消除了负阻(snapback)现象的产生，提高了器件的稳定性和可靠性，并具有与传统LIGBT相同的低导通压降。在续流二极管的工作模式下，电流从发射极侧PN结流入后在集电极端经P型阱区15靠近介质层16表面形成的低阻电子通道流出器件，续流能力强，具有低的导通压降，优的二极管导通特性。本发明适用于功率集成电路领域。
附图说明
图1是传统的RC-LIGBT器件元胞结构示意图。
图2是本发明实施例1提供的RC-LIGBT器件元胞结构示意图。
图3是本发明实施例2提供的RC-LIGBT器件元胞结构示意图。
图1～3中，1为衬底，2为SOI隔离氧化层，3为N型漂移区，4为P型基区，5为N+源区，6为发射极P+接触区，7为N型电场截止区，8为P型集电区，9为N+集电区，10为栅介质层，11为栅电极，12为发射极金属，13为集电极金属，14为第一介质层，15为P型阱区，16为第二介质层，17为欧姆接触金属。
图4是本发明提供的RC-LIGBT器件工艺制作流程示意图。
具体实施方式
以下结合附图，对本发明的原理和特性做进一步的说明，所举实例只用于解释本发明，并非用于限定本发明的范围。
实施例1
本实施例提供一种400V电压等级的RC-LIGBT器件，其元胞结构如图2所示，包括衬底1、位于衬底1上的氧化硅介质层2、位于氧化硅介质层2上的N型漂移区3、位于N型漂移区3上的发射极结构、栅极结构、集电极结构以及第一介质层14；所述发射极结构由P型基区4、N+源区5、P+接触区6和金属发射极12构成，其中，P型基区4设置于N型漂移区3中并位于其顶部左侧，P+接触区6和N+源区5彼此独立地设置于P型基区4中、且P+接触区6和N+源区5的正面均与金属发射极12相接触；所述栅极结构位于所述发射极结构的侧面，由栅介质10和多晶硅栅电极11组成，其中，栅介质10的背面与N+源区5、P型基区4和N型漂移区3相接触、正面与多晶硅栅电极11相接触，所述栅极结构与金属发射极12之间间隔第一介质层14；所述集电极结构由N型电场截止区7、P型集电区8、N+集电区9、金属集电极13、P型阱区15、第二介质层16和欧姆接触金属17构成，其中，N型电场截止区7设置于N型漂移区3中并位于其顶部右侧，所述P型阱区15设置于N型电场截止区7中、且位于其顶部右侧，所述P型集电区8和N+集电区9彼此独立设置于P型阱区15中、P型集电区8位于右侧、N+集电区9位于左侧，所述金属集电极13与P型集电区8正面相接触、且与N+集电区9正面部分接触，所述欧姆接触金属17设置于金属集电极13的左侧，且所述欧姆接触金属17与N型电场截止区7相接触并形成欧姆接触、与所述P型阱区15之间间隔着第二介质层16，欧姆接触金属17与金属集电极13之间间隔第一介质层14，所述集电极结构与栅极结构之间间隔第一介质层14。
所述P型阱区15的厚度为1～2微米，形成的介质层16延伸到N+集电区9和N型电场截止区7的上表面0.1～0.2微米，介质层16的厚度小于0.1微米；P型集电区8和N+集电区9的厚度比P型阱区15的厚度小0.5～1微米；P型阱区15和P型基区4，N+集电区9和N+源区5，P型集电区8和P+接触区6的浓度可以相同也可以不同；通过调整介质层16的厚度和材料以及P型阱区15的浓度和宽度，使P型阱区15表面开始反型形成电子通道时介质层16上下欧姆接触金属17和P型阱区15之间的电位差介于0～0.1V。
实施例2
本实施例提供一种400V电压等级的RC-LIGBT器件，其元胞结构如图3所示，包括衬底1、位于衬底1上的氧化硅介质层2、位于氧化硅介质层2上的N型漂移区3、位于N型漂移区3上的发射极结构、栅极结构、集电极结构以及介质层14；所述发射极结构由P型基区4、N+源区5、P+接触区6和金属发射极12构成，其中，P型基区4设置于N型漂移区3中并位于其顶部左侧，P+接触区6和N+源区5彼此独立地设置于P型基区4中、且P+接触区6和N+源区5的正面均与金属发射极12相接触；所述栅极结构位于所述发射极结构的右侧，由栅介质10和多晶硅栅电极11组成，其中，栅介质10的背面与N+源区5、P型基区4和N型漂移区3相接触、正面与多晶硅栅电极11相接触，所述栅极结构与金属发射极12之间间隔介质层14；所述集电极结构由N型电场截止区7、P型集电区8、N+集电区9、金属集电极13、P型阱区15、第二介质层16和欧姆接触金属17构成，其中，N型电场截止区7设置于N型漂移区3中并位于其顶部右侧，所述P型阱区15被包围于N型电场截止区7中，所述P型集电区8和N+集电区9彼此独立设置于P型阱区15中、P型集电区8位于左侧、N+集电区9位于右侧，所述金属集电极13与P型集电区8正面相接触、且与N+集电区9正面部分接触，所述欧姆接触金属17设置于金属集电极13的右侧，且所述欧姆接触金属17与N型电场截止区7相接触并形成欧姆接触，与所述P型阱区15之间间隔着第二介质层16，欧姆接触金属17与金属集电极13之间间隔第一介质层14，所述集电极结构与栅极结构之间间隔第一介质层14。
所述P型阱区15的厚度为1～2微米，形成的介质层16延伸到N+集电区9和N型电场截止区7的上表面0.1～0.2微米，介质层16的厚度小于0.1微米；P型集电区8和N+集电区9的厚度比P型阱区15的厚度小0.5～1微米；P型阱区15和P型基区4，N+集电区9和N+源区5，P型集电区8和P+接触区6的浓度可以相同也可以不同；通过调整介质层16的厚度和材料以及P型阱区15的浓度和宽度，使P型阱区15表面开始反型形成电子通道时介质层16上下欧姆接触金属17和P型阱区15之间的电位差介于0～0.1V。
上述400V电压等级的RC-LIGBT的制备方法，如图4所示，具体包括以下步骤：
第一步：选取绝缘体上硅(SOI)材料，其中衬底厚度为500微米，掺杂浓度为1×1015个/cm3、位于衬底上的氧化硅介质层厚度为2微米、位于氧化硅介质层上的N型漂移区的厚度为10微米，掺杂浓度为1×1015个/cm3；
第二步：光刻，在硅片表面部分区域通过离子注入N型杂质并退火制作RC-LIGBT的N型电场截止区7，形成的N型电场截止区的厚度为4微米，离子注入能量为120keV，注入剂量为5×1013个/cm2，退火温度为1100℃，退火时间为30分钟；
第三步：硅片表面热氧化并淀积多晶硅栅电极材料，光刻、刻蚀部分栅电极材料和栅氧化层形成栅介质层10和栅电极11，形成的栅氧化层厚度为0.1微米；
第四步：在硅片表面部分区域通过离子注入P型杂质并退火制作RC-LIGBT的P型基区4和P型阱区15，形成的P型基区4和P型阱区15的厚度分别为2.5微米和1.5微米；离子注入能量为80keV，注入剂量为6×1013个/cm2，退火温度为1050℃，退火时间为30分钟，形成的P型基区4距离N型电场截止区7为40～45微米；
第五步：光刻，在硅片表面部分区域通过离子注入N型杂质制作RC-LIGBT的N+源区5和N+集电区9，形成的N+源区5和N+集电区9的厚度为0.5微米，离子注入能量为60keV，注入剂量为1×1014个/cm2；
第六步：光刻，在硅片表面部分区域通过离子注入P型杂质并退火制作RC-LIGBT的P+接触区6和P型集电区8，形成的P+接触区6和P型集电区8的厚度为0.5微米；离子注入能量为60keV，注入剂量为6×1013个/cm2，退火温度为1000℃，退火时间为15分钟；
第七步：氧化或淀积介质层，光刻、刻蚀部分介质层形成介质层16，形成的介质层16位于N+集电区9和N型电场截止区7之间的P型阱区15的上表面并且部分介质层16对称的延伸到N+集电区9和N型电场截止区7的上表面0.1～0.2微米，介质层16的厚度小于0.1微米；
第八步：淀积并光刻、刻蚀介质层形成介质层14；
第九步：淀积并光刻、刻蚀金属在器件表面的适当位置形成金属发射极12、金属集电极13和欧姆接触金属17，其中N型电场截止区7靠近介质层16的上表面与欧姆接触金属17相接触并形成欧姆接触，所述欧姆接触金属17延伸到介质层16的上表面并与介质层16相接触，欧姆接触金属17与金属集电极13之间半导体的表面是介质层14；
即制备得RC-LIGBT。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (6)
1.一种RC-LIGBT器件，其元胞结构包括衬底(1)、位于衬底(1)上的氧化硅介质层(2)、位于氧化硅介质层(2)上的N型漂移区(3)、位于N型漂移区(3)上的发射极结构、栅极结构、集电极结构以及第一介质层(14)；所述发射极结构由P型基区(4)、N+源区(5)、P+接触区(6)和金属发射极(12)构成，其中，P型基区(4)设置于N型漂移区(3)中并位于其顶部一侧，P+接触区(6)和N+源区(5)彼此独立地设置于P型基区(4)中、P+接触区(6)和N+源区(5)相接触、且P+接触区(6)和N+源区(5)的正面均与金属发射极(12)相接触；所述栅极结构位于所述发射极结构的侧面，由栅介质(10)和多晶硅栅电极(11)组成，其中，栅介质(10)的背面与N+源区(5)、P型基区(4)和N型漂移区(3)相接触、正面与多晶硅栅电极(11)相接触，所述栅极结构与金属发射极12之间间隔第一介质层(14)；
其特征在于，所述集电极结构由N型电场截止区(7)、P型集电区(8)、N+集电区(9)、金属集电极(13)、P型阱区(15)、第二介质层(16)和欧姆接触金属(17)构成，其中，N型电场截止区(7)设置于N型漂移区3中并位于其顶部另一侧，所述P型阱区(15)设置于N型电场截止区(7)中，所述P型集电区(8)和N+集电区(9)彼此独立设置于P型阱区(15)中、P型集电区(8)和N+集电区(9)相接触，所述金属集电极(13)与P型集电区(8)正面相接触、且与N+集电区(9)正面部分接触，所述欧姆接触金属(17)设置于金属集电极(13)的侧面、与N型电场截止区(7)相接触并形成欧姆接触、且与P型阱区(15)之间隔着所述第二介质层(16)，所述欧姆接触金属(17)与金属集电极(13)之间间隔第一介质层(14)，所述集电极结构与栅极结构之间间隔第一介质层(14)。
2.按权利要求1所述RC-LIGBT器件，其特征在于，所述P型阱区(15)的厚度小于N型电场截止区(7)的厚度；所述P型集电区(8)和N+集电区(9)的厚度小于P型阱区(15)的厚度。
3.按权利要求1所述RC-LIGBT器件，其特征在于，所述栅极结构为平面栅结构或槽栅结构。
4.按权利要求1所述RC-LIGBT器件，其特征在于，所述RC-LIGBT器件的半导体材料采用Si、SiC、GaAs或者GaN制作。
5.按权利要求1所述RC-LIGBT器件，其特征在于，所述第二介质层采用介质为SiO2、HfO2、Al2O3或者Si3N4。
6.按权利要求1所述RC-LIGBT器件的制备方法，包括以下步骤：
第一步：选取绝缘体上硅(SOI)材料，其中衬底厚度为300～600微米，掺杂浓度为1014～1015个/cm3、位于衬底上的氧化硅介质层厚度为0.5～3微米、位于氧化硅介质层上的N型漂移区的厚度为5～20微米，掺杂浓度为1014～1015个/cm3；
第二步：光刻，在硅片表面预设区域通过离子注入N型杂质并退火制作RC-LIGBT的N型电场截止区，形成的N型电场截止区的厚度为2～5微米；
第三步：硅片表面热氧化并淀积栅电极材料，光刻、刻蚀部分栅电极材料和栅氧化层形成栅介质层和栅电极；
第四步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P型基区和P型阱区，形成的P型基区和P型阱区的厚度分别为2～2.5微米和1～2微米；
第五步：光刻，在硅片表面预设区域通过离子注入N型杂质制作RC-LIGBT的N+源区和N+集电区，形成的N+源区和N+集电区的厚度为0.2～0.5微米；
第六步：光刻，在硅片表面预设区域通过离子注入P型杂质并退火制作RC-LIGBT的P+接触区和P型集电区，形成的P+接触区和P型集电区的厚度为0.2～1微米；
第七步：氧化或淀积介质层，光刻、刻蚀部分介质层形成第二介质层，形成的第二介质层的厚度小于0.1微米；
第八步：淀积并光刻、刻蚀介质层形成第一介质层；
第九步：淀积并光刻、刻蚀金属在器件表面的预设位置形成金属发射极、金属集电极和欧姆接触金属；
即制备得RC-LIGBT。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610594302.5A CN106098763B (zh) | 2016-07-26 | 2016-07-26 | 一种rc-ligbt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610594302.5A CN106098763B (zh) | 2016-07-26 | 2016-07-26 | 一种rc-ligbt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098763A CN106098763A (zh) | 2016-11-09 |
| CN106098763B true CN106098763B (zh) | 2019-05-10 |
Family
ID=57449752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610594302.5A Active CN106098763B (zh) | 2016-07-26 | 2016-07-26 | 一种rc-ligbt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098763B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018092457A1 (ja) * | 2016-11-16 | 2018-05-24 | 富士電機株式会社 | 半導体試験回路、半導体試験装置および半導体試験方法 |
| CN107342286B (zh) * | 2017-06-23 | 2020-05-12 | 电子科技大学 | 一种具有表面双栅控制的横向rc-igbt器件 |
| CN117912956A (zh) * | 2024-03-18 | 2024-04-19 | 泰科天润半导体科技（北京）有限公司 | 一种低阻平面栅碳化硅mosfet的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080315248A1 (en) * | 2006-03-22 | 2008-12-25 | Denso Corporation | Semiconductor Device Having Igbt Cell and Diode Cell and Method for Designing the Same |
| JP2013138069A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 半導体装置 |
| CN103219370A (zh) * | 2013-03-11 | 2013-07-24 | 电子科技大学 | 一种具有p浮空层电流栓的rc-igbt |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
-
2016
- 2016-07-26 CN CN201610594302.5A patent/CN106098763B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080315248A1 (en) * | 2006-03-22 | 2008-12-25 | Denso Corporation | Semiconductor Device Having Igbt Cell and Diode Cell and Method for Designing the Same |
| JP2013138069A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 半導体装置 |
| CN103219370A (zh) * | 2013-03-11 | 2013-07-24 | 电子科技大学 | 一种具有p浮空层电流栓的rc-igbt |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098763A (zh) | 2016-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106067480B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN106098762B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN105322002B (zh) | 反向传导igbt | |
| CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN106847891B (zh) | 一种通过mosfet控制结终端集成体二极管的rc-igbt器件 | |
| CN107170815B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN106098764B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN106067481B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| CN109103240A (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN103258848B (zh) | 一种具有正温度系数发射极镇流电阻的igbt器件 | |
| CN105702719B (zh) | 具有改进稳定性的功率半导体器件及其生产方法 | |
| CN109244128A (zh) | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN106206291B (zh) | 一种rc-ligbt器件及其制备方法 | |
| CN107516679B (zh) | 一种深槽超结dmos器件 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN104253154A (zh) | 一种具有内置二极管的igbt及其制造方法 | |
| CN110544722A (zh) | 一种栅控双极-场效应复合氮化镓横向双扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |