WO2018092457A1 - 半導体試験回路、半導体試験装置および半導体試験方法 - Google Patents

半導体試験回路、半導体試験装置および半導体試験方法 Download PDF

Info

Publication number
WO2018092457A1
WO2018092457A1 PCT/JP2017/036335 JP2017036335W WO2018092457A1 WO 2018092457 A1 WO2018092457 A1 WO 2018092457A1 JP 2017036335 W JP2017036335 W JP 2017036335W WO 2018092457 A1 WO2018092457 A1 WO 2018092457A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
igbt
circuit
igbt chip
relay
Prior art date
Application number
PCT/JP2017/036335
Other languages
English (en)
French (fr)
Inventor
吉田　満
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201780024970.7A priority Critical patent/CN109073705B/zh
Priority to JP2018551070A priority patent/JP6702429B2/ja
Publication of WO2018092457A1 publication Critical patent/WO2018092457A1/ja
Priority to US16/175,075 priority patent/US10996260B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes

Definitions

  • the present invention relates to a semiconductor test circuit, a semiconductor test apparatus, and a semiconductor test method capable of continuously performing a plurality of dynamic characteristic tests of a semiconductor chip while minimizing contact damage to the semiconductor chip by a probe.
  • an RC-IGBT chip with a collector electrode placed on the test electrode is placed, and a probe is brought into contact with the emitter electrode and gate electrode of the RC-IGBT chip so that the dynamic characteristics of the IGBT section A test is conducted.
  • the RC-IGBT chip is transferred to the FWD test apparatus, and the RC-IGBT chip with the cathode (collector) electrode is placed on the test electrode, and the probe is placed on the anode (emitter) electrode of the RC-IGBT chip.
  • the dynamic characteristic test of the FWD part is performed by contacting them.
  • JP 2010-107432 A Japanese Patent Laying-Open No. 2015-232501
  • the relays RL2 and RL4 are turned off and the relays RL1 and RL3 are turned on.
  • the positive terminal of the power source 1 is connected to the cathode of the FWD portion 8b of the RC-IGBT chip 8 and one terminal of the coil L2 of the FWD characteristic test load 5 via the switching element 3 and the ammeter 6.
  • the negative terminal of the power source 1 is connected to the anode of the FWD portion 8b and the other terminal of the coil L2.
  • connection point between the relay RL1 and the switching element 3 is connected to one terminal of the relay RL5, and the other terminal of the relay RL5 is connected to one terminal of the capacitor 9.
  • the other terminal of the capacitor 9 is connected to the emitter of the RC-IGBT chip 8.
  • a series connection circuit of the relay RL6 and the switching element 10 is connected between the emitter of the RC-IGBT chip 8 and the other terminal of the coil L2 of the load 5 for FWD characteristic test.
  • the current flows in a direction from the coil L 2 toward the emitter of the RC-IGBT chip 8.
  • a series connection circuit of the switching element 3 and the diode D2 is connected in parallel with the coil L2.
  • the relays RL1, RL3, RL5, RL6 are turned off, and the relays RL2, RL4 are turned on.
  • the parallel circuit of the coil L1 and the diode D1 is connected in series as a load of the RC-IGBT chip 8, and the snubber circuit 4 is connected in parallel to the RC-IGBT chip 8.
  • the IGBT section 8a is turned off, and the increase of the collector current IC (8) stops here and becomes zero.
  • the collector-emitter voltage VCE (8) jumps higher than the voltage VCC of the power source 1 due to the counter electromotive force of the coil L1, and the counter electromotive force is eventually absorbed by the diode D1 to become the voltage VCC of the power source 1. .
  • the switching element 3 is turned on and the IGBT portion 8a of the RC-IGBT chip 8 is turned on for a short time.
  • the collector current IC (8) of the RC-IGBT chip 8 becomes a short-circuit current, and the collector-emitter voltage VCE (8) becomes approximately VCC.
  • the test electrode 12 has the RC-IGBT chip 8 mounted thereon, whereby the collector electrode of the IGBT part 8a of the RC-IGBT chip 8 and the cathode electrode of the FWD part 8b are in electrical contact.
  • the contact portion 13 includes a contact probe 13a, a contact block 13b, a conductive member 13c, a support member 13d, and a contact material 13e.
  • Contact probe 13a is in electrical contact with the emitter electrode of IGBT portion 8a of RC-IGBT chip 8, the anode electrode of FWD portion 8b, and the gate electrode of IGBT portion 8a.
  • the number of contact probes 13a in contact with the emitter electrode of the IGBT portion 8a and the anode electrode of the FWD portion 8b is set according to the current carrying capacity.
  • the contact block 13b supports a plurality of contact probes 13a.
  • the contact material 13e has a plurality of needle-like conductive members and is supported by a support member 13d.
  • the HDD 20c is used as a secondary storage device of the control device 20.
  • the HDD 20c contains various data such as an OS program, application programs such as non-defective product / defective product judgment processing, sequence processing of a semiconductor test apparatus, test result data table for storing judgment results of non-defective products / defective products, and an order setting table. Stored.
  • a semiconductor storage device such as a flash memory can also be used as the secondary storage device.
  • the output interface 20f is connected to the relay control drive circuit 15 and the drive device 30 of the semiconductor test circuit.
  • the output interface 20 f transmits a command from the CPU 20 a to the relay control drive circuit 15 and the drive device 30.
  • Relay control drive circuit 15 controls ON / OFF of relays RL1-RL6 in accordance with a command from CPU 20a.
  • the driving device 30 controls loading / unloading of the RC-IGBT chip 8 according to a command from the CPU 20a, and further controls a lifting / lowering operation of the contact portion 13 according to a command from the CPU 20a.
  • the CPU 20a When the control device 20 is activated, as shown in FIG. 7, the CPU 20a first performs a test order setting process (step S1). In this test order setting process, as shown in FIG. 8, the CPU 20 a determines whether or not the activation date of the control device 20 is the last day of a period for collecting data measured by the ammeter 6 and the voltmeter 7. (Step S21). If the activation date of the control device 20 is the last day of a preset period, for example, if the preset period is a week, a weekend day, or a month, the last day of the month, the CPU 20a stores the accumulated data. Set the test order based on this.
  • the CPU 20a reads the order setting table (step S2). Next, the CPU 20a issues a command to load the RC-IGBT chip 8 into the semiconductor test device to the driving device 30 (step S3), and a command to set the contact probe 13a of the contact portion 13 on the RC-IGBT chip 8. (Step S4).
  • the base region 43, the trench 44 and the emitter region 45 have an insulating film 46 formed thereon, and a surface electrode 31 is formed on the insulating film 46.
  • the surface electrode 31 has an electrode 31a formed of a material mainly composed of aluminum on the insulating film 46, and a two-layer plating electrode 31b covered on the electrode 31a.
  • the plating electrode 31b of the surface electrode 31 is not essential and may not be formed.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

ＲＣ－ＩＧＢＴチップの半導体試験回路において、プローブの接触回数を最小限にして複数の試験を連続的に行う。　リレー（ＲＬ１）を電源（１）とスイッチング素子（３）との間に配置し、リレー（ＲＬ２）をスイッチング素子（３）およびＲＣ－ＩＧＢＴチップ（８）の接続点とスナバ回路（４）との間に配置し、リレー（ＲＬ３）をスイッチング素子（３）およびＲＣ－ＩＧＢＴチップ（８）の接続点とコイル（Ｌ２）との間に配置し、リレー（ＲＬ４）をダイオード（Ｄ１）とスイッチング素子（３）との間に配置する。ＩＧＢＴ部（８ａ）のターンオン・ターンオフ試験は、リレー（ＲＬ２，ＲＬ４）をオン、ＩＧＢＴ部（８ａ）のアバランシェ試験は、リレー（ＲＬ２）をオン、ＩＧＢＴ部（８ａ）の短絡試験は、リレー（ＲＬ１）をオン、ＦＷＤ部（８ｂ）のリカバリ試験は、リレー（ＲＬ１，ＲＬ３）をオンにする。このとき、プローブの接触回数は１回である。

Description

半導体試験回路、半導体試験装置および半導体試験方法
　本発明は、半導体チップの複数の動特性試験を半導体チップに対するプローブによる接触ダメージを最小限に抑えつつ連続的に実施することができる半導体試験回路、半導体試験装置および半導体試験方法に関する。
　パワー半導体チップでは、ウェハをダイシングにて個片化した後、その動特性試験をそれぞれ行うことにより全チップ選別が行われている。パワー半導体チップとしては、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）などが知られている。パワーＭＯＳＦＥＴおよびＩＧＢＴは、コイル、ダイオード、抵抗またはコンデンサからなる負荷を直列に接続し、ゲートにターンオン・ターンオフ信号を印加することで動特性試験が行われている（たとえば、特許文献１参照）。ＦＷＤについても、同様に、負荷コイルおよびスイッチング素子を直列に接続し、スイッチング素子をスイッチングさせることで動特性試験が行われている（たとえば、特許文献１，２参照）。
　ところで、パワー半導体チップとしてＩＧＢＴ部とＦＷＤ部とを１チップ化した逆導通ＩＧＢＴ（以下、ＲＣ－ＩＧＢＴ（Reverse Conducting-IGBT）という）が開発されている。このＲＣ－ＩＧＢＴにおいても、ＩＧＢＴ部の動特性試験およびＦＷＤ部の動特性試験が行われる。ただし、ＩＧＢＴ部の動特性試験およびＦＷＤ部の動特性試験は、それぞれＩＧＢＴ用試験装置とＦＷＤ用試験装置とを用いて行われる。すなわち、まず、ＩＧＢＴ用試験装置において、その試験電極にコレクタ電極を下にしたＲＣ－ＩＧＢＴチップを載置し、ＲＣ－ＩＧＢＴチップのエミッタ電極およびゲート電極にプローブを接触させてＩＧＢＴ部の動特性試験が行われる。次に、ＲＣ－ＩＧＢＴチップをＦＷＤ用試験装置に移し、その試験電極にカソード（コレクタ）電極を下にしたＲＣ－ＩＧＢＴチップを載置し、ＲＣ－ＩＧＢＴチップのアノード（エミッタ）電極にプローブを接触させてＦＷＤ部の動特性試験が行われる。
特開２０１０－１０７４３２号公報 特開２０１５－２３２５０１号公報
　しかしながら、従来のＲＣ－ＩＧＢＴチップの試験では、２回の試験工程を経るため、エミッタ電極にプローブを接触させる回数も２回となり、プローブによる接触痕が増加してしまうことになる。また、ＲＣ－ＩＧＢＴチップは、２つの試験装置で設置のし直しや移送が必要となるため、試験時間が長くなってしまうという問題点があった。
　本発明はこのような点に鑑みてなされたものであり、ＲＣ－ＩＧＢＴチップにプローブを接触させたまま、ＲＣ－ＩＧＢＴチップのＩＧＢＴ部とＦＷＤ部との特性試験を行うことができる半導体試験回路、半導体試験装置および半導体試験方法を提供することを目的とする。
　本発明では、上記の課題を解決するために、ＩＧＢＴ部およびＦＷＤ部を１チップ化したＲＣ－ＩＧＢＴチップの特性試験を行う半導体試験回路が提供される。この半導体試験回路は、電源と、ＲＣ－ＩＧＢＴチップのコレクタに接続される半導体の第１のスイッチング素子と、電源の正極端子と第１のスイッチング素子との間に接続された第１のコイルと、電源の正極端子の側をカソードにして第１のコイルに並列に接続される第１のダイオードと、ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間に接続されるスナバ回路と、ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間に接続される第２のコイルと、第１のコイルに並列に接続された第１のリレーと、ＲＣ－ＩＧＢＴチップのコレクタとスナバ回路との間に接続された第２のリレーと、ＲＣ－ＩＧＢＴチップのコレクタと第２のコイルとの間に接続された第３のリレーと、第１のダイオードと直列に接続された第４のリレーと、を備えている。
　本発明は、また、ＩＧＢＴ部およびＦＷＤ部を１チップ化したＲＣ－ＩＧＢＴチップの動特性試験を行う半導体試験装置が提供される。この半導体試験装置は、電源と、ＲＣ－ＩＧＢＴチップのコレクタに接続される第１のスイッチング素子と、電源の正極端子と第１のスイッチング素子との間に接続された第１のコイルと、第２のコイルと、第１のダイオードと、第２のダイオードと、スナバ回路と、コンデンサと、ＲＣ－ＩＧＢＴチップのエミッタと第２のコイルとの間に接続される第２のスイッチング素子と、第２のダイオードと直列に接続されて第２のダイオードとともに第２のコイルに並列に接続された第３のスイッチング素子と、第１のコイルに並列に接続された第１のリレーと、ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間に、スナバ回路と直列接続された第２のリレーと、ＲＣ－ＩＧＢＴチップのコレクタおよび第１のスイッチング素子の接続点と第２のコイルとの間に接続された第３のリレーと、第１のダイオードと直列に接続されて第１のダイオードとともに第１のコイルに並列に接続された第４のリレーと、第１のコイルおよび第１のスイッチング素子の接続点とＲＣ－ＩＧＢＴチップのエミッタとの間にコンデンサを接続するようコンデンサと直列に接続された第５のリレーと、第１ないし第５のリレーを試験項目に応じて切り替え制御するリレー制御駆動部と、ＲＣ－ＩＧＢＴチップのＩＧＢＴ部のコレクタ電流およびＦＷＤ部の順方向電流を計測する電流計と、ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間の電圧を計測する電圧計と、リレー制御駆動部に対して試験項目のあらかじめ設定された試験順序を通知するとともに電流計および電圧計の計測結果を基にＲＣ－ＩＧＢＴチップの良品または不良品の判断をする制御装置と、制御装置からの指令に応じてＲＣ－ＩＧＢＴチップをロードまたはアンロードする機構を駆動し、ＲＣ－ＩＧＢＴチップへのコンタクト部の昇降機構を駆動する駆動装置とを備えている。
　本発明は、さらに、ＩＧＢＴ部およびＦＷＤ部を１チップ化したＲＣ－ＩＧＢＴチップの動特性試験を行う半導体試験方法が提供される。この半導体試験方法は、コンピュータが、ＲＣ－ＩＧＢＴチップの特性試験の計測結果を試験項目ごとに蓄積し、所定の期間または所定のサンプル数に達した時点以降で不良品の発生確率の多い順に試験項目の試験順序の並び替えを行い、ＲＣ－ＩＧＢＴチップを半導体試験装置にロードする指令を駆動装置に出し、ＲＣ－ＩＧＢＴチップにコンタクト部のコンタクトプローブをセットする指令を駆動装置に出し、ＩＧＢＴ部のターンオン・ターンオフ試験のときに第１のコイルおよび第１のダイオードの並列回路を含むＩＧＢＴ特性試験用負荷とスナバ回路とをＲＣ－ＩＧＢＴチップに接続し、ＩＧＢＴ部のアバランシェ試験のときに第１のコイルを含むＩＧＢＴ特性試験用負荷とスナバ回路とをＲＣ－ＩＧＢＴチップに接続し、ＦＷＤ部のリカバリ試験のときに第２のコイルおよび第２のダイオードの並列回路を含むＦＷＤ特性試験用負荷と電源の変動を抑えるコンデンサとをＲＣ－ＩＧＢＴチップに接続し、ＩＧＢＴ部の短絡試験のときに電源をＲＣ－ＩＧＢＴチップに接続するリレーを並び替えられた試験順序に従って順次切り替える指令をリレー制御駆動回路に出し、試験順序に従って試験項目の試験を行った結果、当該試験項目ではＲＣ－ＩＧＢＴチップが不良品と判断されたときに以降の試験項目の試験を中止する指令を駆動装置に出すようにしている。
　上記構成の半導体試験回路、半導体試験装置および半導体試験方法は、プローブをチップに接触させたまま、ＲＣ－ＩＧＢＴチップのＩＧＢＴ部およびＦＷＤ部の試験回路をリレーで切り換えるため、プローブの接触による電極のダメージを軽減でき、試験時間を短縮できるという利点がある。
　本発明の上記および他の目的、特徴および利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態に係る半導体試験回路の例を示す回路図である。 第２の実施の形態に係る半導体試験回路の例を示す回路図である。 リレーの動作状態を示す図である。 半導体試験回路の動作状態を示す波形図である。 半導体試験装置の要部構成を示す構成図である。 制御装置のハードウェアの一構成例を示すブロック図である。 制御装置による試験処理の流れを示すフローチャートである。 試験順序設定処理の流れを示すフローチャートである。 データの例を示す図であって、（Ａ）は試験結果データテーブルを示し、（Ｂ）は順序設定テーブルを示している。 第３の実施の形態に係る半導体試験回路の例を示す回路図である。 ＲＣ－ＩＧＢＴチップを示す平面図である。 図１１中のＡ－Ａ線に沿った断面図である。 図１１中のＢ－Ｂ線に沿った断面図である。
　以下、本発明の実施の形態について、ＲＣ－ＩＧＢＴチップの試験に適用した場合を例に図面を参照して詳細に説明する。なお、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。
　図１は第１の実施の形態に係る半導体試験回路の例を示す回路図である。
　第１の実施の形態によれば、半導体試験回路は、電源１、ＩＧＢＴ特性試験用負荷２、半導体のスイッチング素子３、スナバ回路４、ＦＷＤ特性試験用負荷５、電流計６、電圧計７およびリレーＲＬ１，ＲＬ２，ＲＬ３，ＲＬ４を備えている。この半導体試験回路が試験する被試験デバイスは、ＲＣ－ＩＧＢＴチップ８であり、そのＩＧＢＴ部８ａおよびＦＷＤ部８ｂの動特性試験が行われる。ＩＧＢＴ特性試験用負荷２は、コイルＬ１とダイオードＤ１とを有している。スイッチング素子３は、この実施の形態では、ＩＧＢＴを使用している。ＦＷＤ特性試験用負荷５は、コイルＬ２を有している。
　この半導体試験回路において、電源１の正極端子は、リレーＲＬ１の一方の端子に接続され、リレーＲＬ１の他方の端子は、スイッチング素子３のコレクタに接続されている。リレーＲＬ１の一方の端子は、また、ＩＧＢＴ特性試験用負荷２のコイルＬ１の一方の端子とダイオードＤ１のカソードとに接続され、ダイオードＤ１のアノードは、リレーＲＬ４の一方の端子に接続されている。リレーＲＬ４の他方の端子は、コイルＬ１の他方の端子とリレーＲＬ４の他方の端子とに接続されている。
　スイッチング素子３のエミッタは、リレーＲＬ２の一方の端子に接続され、リレーＲＬ２の他方の端子は、スナバ回路４の一方の端子に接続されている。スナバ回路４の他方の端子は、電源１の負極端子に接続されている。
　スイッチング素子３のエミッタは、また、リレーＲＬ３の一方の端子に接続され、リレーＲＬ３の他方の端子は、ＦＷＤ特性試験用負荷５のコイルＬ２の一方の端子に接続され、コイルＬ２の他方の端子は、電源１の負極端子に接続されている。
　スイッチング素子３のエミッタは、さらに、電流計６の一方の端子に接続され、電流計６の他方の端子は、ＲＣ－ＩＧＢＴチップ８におけるＩＧＢＴ部８ａのコレクタおよびＦＷＤ部８ｂのカソード（以下、ＲＣ－ＩＧＢＴチップ８のコレクタということがある）に接続されている。ＲＣ－ＩＧＢＴチップ８におけるＩＧＢＴ部８ａのエミッタおよびＦＷＤ部８ｂのアノード（以下、ＲＣ－ＩＧＢＴチップ８のエミッタということがある）は、電源１の負極端子に接続されている。電流計６の他方の端子は、また、電圧計７の一方の端子に接続され、電圧計７の他方の端子は、電源１の負極端子に接続されている。
　この半導体試験回路では、ＲＣ－ＩＧＢＴチップ８のＩＧＢＴ部８ａについては、ターンオン・ターンオフ試験、アバランシェ試験および短絡試験を行うことができ、ＦＷＤ部８ｂについては、リカバリ試験を行うことができる。それぞれの試験は、リレーＲＬ１，ＲＬ２，ＲＬ３，ＲＬ４を切り換えることによって各試験の回路が切り換えられる。
　まず、ＩＧＢＴ部８ａのターンオン・ターンオフ試験では、リレーＲＬ１，ＲＬ３がオフにされ、リレーＲＬ２，ＲＬ４がオンにされる。これにより、電源１の正極端子は、ＩＧＢＴ特性試験用負荷２のコイルＬ１とダイオードＤ１との並列回路、スイッチング素子３および電流計６を介してＲＣ－ＩＧＢＴチップ８のコレクタに接続される。ＲＣ－ＩＧＢＴチップ８のコレクタは、また、スナバ回路４の一方の端子に接続される。電源１の負極端子は、ＲＣ－ＩＧＢＴチップ８のエミッタおよびスナバ回路４の他方の端子に接続される。このスナバ回路４は、ＩＧＢＴ部８ａのターンオン・ターンオフ試験時に生じるターンオフサージ電圧を抑制するためのものである。
　ターンオン・ターンオフ試験は、スイッチング素子３をオンにしておき、ＩＧＢＴ部８ａのゲートにオンまたはオフ信号を印加したときの、電流の変化を電流計６で観測し、電圧の変化を電圧計７で観測する。
　ＩＧＢＴ部８ａのアバランシェ試験では、リレーＲＬ１，ＲＬ３，ＲＬ４がオフにされ、リレーＲＬ２がオンにされる。すなわち、アバランシェ試験は、ターンオン・ターンオフ試験の接続条件からＩＧＢＴ特性試験用負荷２のコイルＬ１に並列に接続されたダイオードＤ１が外された接続条件になる。
　アバランシェ試験は、スイッチング素子３をオンにしておき、ＩＧＢＴ部８ａのゲートにオンまたはオフ信号を印加する。特に、アバランシェ試験は、ＩＧＢＴ部８ａがオフした瞬間にコイルＬ１に蓄えられたエネルギがコレクタ－エミッタに流れ込む現象を観測する。
　ＩＧＢＴ部８ａの短絡試験では、リレーＲＬ２，ＲＬ３，ＲＬ４がオフにされ、リレーＲＬ１がオンにされる。短絡試験は、スイッチング素子３をオンにしておき、ＩＧＢＴ部８ａのゲートに短時間だけオン信号を印加したときのＩＧＢＴ部８ａの短絡耐量を観測する。
　ＦＷＤ部８ｂのリカバリ試験では、リレーＲＬ２，ＲＬ４がオフにされ、リレーＲＬ１，ＲＬ３がオンにされる。これにより、電源１の正極端子は、スイッチング素子３および電流計６を介してＲＣ－ＩＧＢＴチップ８のＦＷＤ部８ｂのカソードとＦＷＤ特性試験用負荷５のコイルＬ２の一方の端子とに接続される。電源１の負極端子は、ＦＷＤ部８ｂのアノードおよびコイルＬ２の他方の端子に接続される。
　リカバリ試験は、スイッチング素子３のオン・オフを繰り返したときに、ＦＷＤ部８ｂが逆バイアスされているにも拘わらず通電状態となる現象を観測する。すなわち、リカバリ試験は、ＦＷＤ部８ｂが順バイアスされている状態からバイアス方向が変化したときに、逆バイアスが与えられたとしても、コイルＬ２に蓄えられたエネルギによって逆流が生じてしまう時間を計測する。
　図２は第２の実施の形態に係る半導体試験回路の例を示す回路図である。なお、この図２において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は適宜省略する。
　第２の実施の形態に係る半導体試験回路は、第１の実施の形態に係る半導体試験回路と比較して、ＦＷＤ部８ｂの試験の機能が追加されている。すなわち、第２の実施の形態に係る半導体試験回路では、コンデンサ９、半導体のスイッチング素子１０，１１、リレーＲＬ５，ＲＬ６およびダイオードＤ２が新たに追加されている。
　この半導体試験回路において、リレーＲＬ１とスイッチング素子３との接続点は、リレーＲＬ５の一方の端子が接続され、リレーＲＬ５の他方の端子は、コンデンサ９の一方の端子に接続されている。コンデンサ９の他方の端子は、ＲＣ－ＩＧＢＴチップ８のエミッタに接続されている。ＲＣ－ＩＧＢＴチップ８のエミッタとＦＷＤ特性試験用負荷５のコイルＬ２の他方の端子との間には、リレーＲＬ６とスイッチング素子１０との直列接続回路が接続されている。スイッチング素子１０は、電流が流れる方向を、コイルＬ２からＲＣ－ＩＧＢＴチップ８のエミッタに向かう方向にしてある。また、ＦＷＤ特性試験用負荷５において、コイルＬ２と並列に、スイッチング素子３とダイオードＤ２との直列接続回路が接続されている。スイッチング素子１１およびダイオードＤ２は、電流が流れる方向を、ＦＷＤ部８ｂと同様に、電源１の負極端子からスイッチング素子３に向かう方向にしてある。なお、スイッチング素子１０，１１は、この実施の形態では、ＩＧＢＴを使用している。また、電源１の電圧は、電圧ＶＣＣとする。
　ここで、コンデンサ９は、ＲＣ－ＩＧＢＴチップ８の直近に配置されて、電源１の電圧変動を抑えるためのものである。スイッチング素子１０は、還流電流を停止するためのものであり、スイッチング素子１１およびダイオードＤ２は、還流電流を転流させる転流回路５ａである。なお、この図２には図示していないが、リレーＲＬ１－ＲＬ６を制御駆動するリレー制御駆動回路およびスイッチング素子３，１０，１１をオン・オフ制御するためのスイッチング制御回路を備えている。
　次に、この半導体試験回路の動作について説明する。
　図３はリレーの動作状態を示す図であり、図４は半導体試験回路の動作状態を示す波形図である。図４において、上から、スイッチング素子３のゲート・エミッタ間電圧ＶＧＥ（３）、ＲＣ－ＩＧＢＴチップ８のゲート・エミッタ間電圧ＶＧＥ（８）、スイッチング素子１１のゲート・エミッタ間電圧ＶＧＥ（１１）、スイッチング素子１０のゲート・エミッタ間電圧ＶＧＥ（１０）、ＲＣ－ＩＧＢＴチップ８のコレクタ電流ＩＣ（８）およびＲＣ－ＩＧＢＴチップ８のコレクタ・エミッタ間電圧ＶＣＥ（８）を示している。
　ＲＣ－ＩＧＢＴチップ８におけるＩＧＢＴ部８ａのターンオン・ターンオフ試験においては、リレーＲＬ１，ＲＬ３，ＲＬ５，ＲＬ６がオフにされ、リレーＲＬ２，ＲＬ４がオンにされる。これにより、ＲＣ－ＩＧＢＴチップ８の負荷としてコイルＬ１とダイオードＤ１との並列回路が直列に接続され、ＲＣ－ＩＧＢＴチップ８と並列にスナバ回路４が接続される。
　ターンオン・ターンオフ試験の間、スイッチング素子３は、オンのままである。ここで、ＲＣ－ＩＧＢＴチップ８のゲート信号がロー（Ｌ）レベルのとき、ＩＧＢＴ部８ａがオフし、コレクタ電流ＩＣ（８）は０、コレクタ・エミッタ間電圧ＶＣＥ（８）は、電源１の電圧ＶＣＣになっている。
　ＲＣ－ＩＧＢＴチップ８のゲート信号がハイ（Ｈ）レベルになると、ＩＧＢＴ部８ａがオンし、コイルＬ１を介してコレクタ電流ＩＣ（８）が流れ始め、コレクタ・エミッタ間電圧ＶＣＥ（８）は、０になる。
　次に、ＲＣ－ＩＧＢＴチップ８のゲート信号がロー（Ｌ）レベルになると、ＩＧＢＴ部８ａがオフし、ここでコレクタ電流ＩＣ（８）の増加は止まって０になる。コレクタ・エミッタ間電圧ＶＣＥ（８）は、コイルＬ１の逆起電力によって電源１の電圧ＶＣＣより高く跳ね上がり、その逆起電力は、やがてダイオードＤ１によって吸収されることにより、電源１の電圧ＶＣＣになる。
　ターンオン・ターンオフ試験では、電流計６にてＩＧＢＴ部８ａのコレクタ電流ＩＣ（８）の変化を観測し、電圧計７にてＩＧＢＴ部８ａのコレクタ・エミッタ間電圧ＶＣＥ（８）の変化を観測する。
　アバランシェ試験では、ターンオン・ターンオフ試験でオンであったリレーＲＬ４がオフするだけであり、それ以外は、ターンオン・ターンオフ試験でのオン・オフ条件と同じである。アバランシェ試験では、コイルＬ１の逆起電力を吸収するダイオードＤ１がないので、ＩＧＢＴ部８ａがオフになった後の逆起電力は、ＲＣ－ＩＧＢＴチップ８にて消費されることになる。このため、ＩＧＢＴ部８ａがオフになった後は、ＩＧＢＴ部８ａのコレクタ・エミッタ間電圧ＶＣＥ（８）の高い状態が暫く継続することになる。
　リカバリ試験では、リレーＲＬ２，ＲＬ４がオフにされ、リレーＲＬ１，ＲＬ３，ＲＬ５，ＲＬ６がオンにされる。これにより、ＲＣ－ＩＧＢＴチップ８とスイッチング素子３との直列回路にコンデンサ９が並列に接続され、ＲＣ－ＩＧＢＴチップ８と並列にＦＷＤ特性試験用負荷５が接続される。
　リカバリ試験では、ＩＧＢＴ部８ａは、オフの状態にしておき、スイッチング素子３をオン・オフさせることでＦＷＤ部８ｂのリカバリ特性を試験する。
　まず、スイッチング素子３，１０をオンにすると、ＦＷＤ部８ｂには逆バイアスがかかるので、ＲＣ－ＩＧＢＴチップ８のコレクタ電流ＩＣ（８）、すなわち、ＦＷＤ部８ｂの電流は、０になる。また、ＲＣ－ＩＧＢＴチップ８のコレクタ・エミッタ間電圧ＶＣＥ（８）、すなわち、ＦＷＤ部８ｂの端子間電圧は、電源１の電圧ＶＣＣになる。このとき、電源１からの電流は、スイッチング素子３、リレーＲＬ３、コイルＬ２、スイッチング素子１０およびリレーＲＬ６を通り、電源１に戻る経路を流れる。
　次に、スイッチング素子３をオフにすると、コイルＬ２に蓄えられたエネルギを逃すためのループがコイルＬ２と、スイッチング素子１０と、リレーＲＬ６と、ＦＷＤ部８ｂと、電流計６と、リレーＲＬ３とによって形成される。このとき、コイルＬ２からの電流は、ＦＷＤ部８ｂを還流する。したがって、ＦＷＤ部８ｂの電流は、規定の順方向電流ＩＦになり、ＦＷＤ部８ｂの端子間電圧は、順方向電圧ＶＦになる。
　次に、スイッチング素子３を再度オンにすると、電源１により充電されていた直近のコンデンサ９からスイッチング素子３を経由して、ＦＷＤ部８ｂへ規定の－ｄｉ／ｄｔの短絡電流が流れる。この短絡電流により、ＦＷＤ部８ｂを流れていた還流電流が打ち消され、ＦＷＤ部８ｂは、逆回復期間に入る。このとき、ＦＷＤ部８ｂには、規定の－ｄｉ／ｄｔの逆回復電流が流れ、逆回復電圧が印加される。ここで、観測された逆回復電流および逆回復電圧から、ＦＷＤ部８ｂのリカバリ特性が判断される。その後、スイッチング素子３を経由してきた電流は、リレーＲＬ３、コイルＬ２、スイッチング素子１０、リレーＲＬ６を介して電源１に戻る経路を流れる。このため、ＦＷＤ部８ｂの電流は、０になり、ＦＷＤ部８ｂの端子間電圧は、電源１の電圧ＶＣＣになる。
　次に、スイッチング素子３を再度オフにすると、再度、ＦＷＤ部８ｂには、コイルＬ２からの還流電流が流れる。したがって、ＦＷＤ部８ｂには、規定の順方向電流ＩＦになり、ＦＷＤ部８ｂの端子間電圧は、順方向電圧ＶＦになる。
　次に、スイッチング素子１０をオフにするとともにスイッチング素子１１をオンにすると、ＦＷＤ部８ｂに流れていた還流電流は、転流回路５ａに転流される。このため、ＦＷＤ部８ｂには、電流が即時に流れなくなり、ＦＷＤ部８ｂの端子間電圧も０になる。したがって、ＦＷＤ部８ｂに流れていた還流電流が０になるまで長時間待つことなく、次の試験に移ることができる。
　ＩＧＢＴ部８ａの短絡試験では、リレーＲＬ１だけオンにされ、他のリレーＲＬ２，ＲＬ３，ＲＬ４，ＲＬ５，ＲＬ６がオフにされる。これにより、スイッチング素子３とＲＣ－ＩＧＢＴチップ８との直列回路が電源１に直接接続されることになる。
　短絡試験では、スイッチング素子３をオンにしておいて、ＲＣ－ＩＧＢＴチップ８のＩＧＢＴ部８ａを短時間だけオンする。これにより、ＲＣ－ＩＧＢＴチップ８のコレクタ電流ＩＣ（８）は、短絡電流となり、コレクタ・エミッタ間電圧ＶＣＥ（８）は、ほぼＶＣＣとなる。これらの電流および電圧を観測することで、ＲＣ－ＩＧＢＴチップ８の短絡試験が行われる。
　以上の半導体試験回路における各試験においては、ＲＣ－ＩＧＢＴチップ８の良否判定がそれぞれ行われ、いずれかの試験で不良品が発見されると、その段階で残りの試験を行うことなく破棄される。
　図５は半導体試験装置の要部構成を示す構成図である。
　半導体試験装置は、上述の半導体試験回路以外に、被試験デバイスであるＲＣ－ＩＧＢＴチップ８を搭載する試験電極１２と、コンタクト部１３と、平行平板基板１４とを備えている。
　試験電極１２は、ＲＣ－ＩＧＢＴチップ８が載置され、これにより、ＲＣ－ＩＧＢＴチップ８のＩＧＢＴ部８ａのコレクタ電極およびＦＷＤ部８ｂのカソード電極が電気的に接触される。
　コンタクト部１３は、コンタクトプローブ１３ａ、コンタクトブロック１３ｂ、導電部材１３ｃ、支持部材１３ｄおよびコンタクト材１３ｅを備えている。コンタクトプローブ１３ａは、ＲＣ－ＩＧＢＴチップ８のＩＧＢＴ部８ａのエミッタ電極およびＦＷＤ部８ｂのアノード電極とＩＧＢＴ部８ａのゲート電極とに電気的に接触される。ＩＧＢＴ部８ａのエミッタ電極およびＦＷＤ部８ｂのアノード電極に接触されるコンタクトプローブ１３ａは、通電容量に応じた本数が設置されている。コンタクトブロック１３ｂは、複数本のコンタクトプローブ１３ａを支持する。コンタクト材１３ｅは、複数の針状の導電性部材を有し、支持部材１３ｄによって支持されている。コンタクトブロック１３ｂと支持部材１３ｄとは、導電部材１３ｃにより支持され、電気的に接続されている。このコンタクト部１３は、昇降機構を備え、ＲＣ－ＩＧＢＴチップ８の交換時および試験時に昇降される。試験時には、ＩＧＢＴ部８ａのエミッタ電極およびゲート電極と、平行平板基板１４とを電気的に接続する。ＲＣ－ＩＧＢＴチップ８は、ＩＧＢＴ部８ａのエミッタ電極およびＦＷＤ部８ｂのアノード電極が一体であっても分離されていてもよい。
　平行平板基板１４は、絶縁板１４ａの両面に配線用の導電性平板１４ｂ，１４ｃが貼り付けられている。この平行平板基板１４は、電流が互いに逆方向に流れる導電性平板１４ｂ，１４ｃを平行に配置してあることで、配線の自己インダクタンスおよび相互インダクタンスを低減している。
　平行平板基板１４の上面側の導電性平板１４ｃは、電源１の負極端子が接続され、コンデンサ９が搭載されている。導電性平板１４ｃは、また、電圧計７を介して試験電極１２に接続されている。平行平板基板１４の下面側の導電性平板１４ｂは、スイッチング素子３が搭載されており、電流計６を介して試験電極１２に接続されている。
　半導体試験回路では、電源１の負極端子は、リレーＲＬ１，ＲＬ５を介してコンデンサ９の正極端子に接続されている。リレーＲＬ１とリレーＲＬ５との接続点は、スイッチング素子３のコレクタに接続され、リレーＲＬ４を介してＩＧＢＴ特性試験用負荷２に接続されている。リレーＲＬ２は、下面側の導電性平板１４ｂとスナバ回路４との間に配置されている。リレーＲＬ３は、下面側の導電性平板１４ｂとＦＷＤ特性試験用負荷５との間に配置され、リレーＲＬ６は、ＦＷＤ特性試験用負荷５と電源１の負極端子との間に配置されている。リレーＲＬ１－ＲＬ６は、リレー制御駆動回路１５によってオン・オフが制御駆動されている。
　リレー制御駆動回路１５がリレーＲＬ１－ＲＬ６を試験項目に応じて切り換えることにより、コンタクトプローブ１３ａおよびコンタクト材１３ｅをＲＣ－ＩＧＢＴチップ８および平行平板基板１４に接続したまますべての試験を実施することができる。このため、コンタクトプローブ１３ａがＲＣ－ＩＧＢＴチップ８の電極に接触することによる電極のダメージを最小限にすることができる。
　電流計６および電圧計７は、制御装置２０に接続され、電流計６および電圧計７による計測結果を制御装置２０に入力する。制御装置２０は、駆動装置３０に接続され、駆動装置３０は、ＲＣ－ＩＧＢＴチップ８を半導体試験装置にロードまたはアンロードする機構を駆動し、コンタクト部１３の昇降機構を駆動する。制御装置２０は、また、半導体試験回路のリレー制御駆動回路１５に接続され、試験項目のあらかじめ設定された試験順序を通知する。リレー制御駆動回路１５は、リレーＲＬ１－ＲＬ６を通知された試験順序の試験項目に対応するオン・オフ状態に制御駆動する。４つの試験の順序は、自由に設定することができる。以降、試験順序の設定例について説明する。
　図６は制御装置のハードウェアの一構成例を示すブロック図である。
　制御装置２０は、ＣＰＵ（Central Processing Unit）２０ａによって半導体試験装置の全体が制御されている。ＣＰＵ２０ａには、バス２０ｇを介してＲＡＭ（Random Access Memory）２０ｂと複数の周辺機器が接続されている。すなわち、制御装置２０は、ＣＰＵ２０ａおよびＲＡＭ２０ｂを有するコンピュータである。
　ＲＡＭ２０ｂは、制御装置２０の主記憶装置として使用される。ＲＡＭ２０ｂには、ＣＰＵ２０ａに実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ２０ｂには、ＣＰＵ２０ａによる処理に必要な各種データが格納される。
　バス２０ｇに接続されている周辺機器としては、ハードディスクドライブ（ＨＤＤ：Hard Disk Drive）２０ｃ、グラフィック処理部２０ｄ、入力インタフェース２０ｅおよび出力インタフェース２０ｆがある。
　ＨＤＤ２０ｃは、制御装置２０の二次記憶装置として使用される。ＨＤＤ２０ｃには、ＯＳのプログラム、良品・不良品の判断処理、半導体試験装置のシーケンス処理などのアプリケーションプログラムおよび良品・不良品の判断結果を蓄積する試験結果データテーブル、順序設定テーブルなどの各種データが格納される。なお、二次記憶装置としては、フラッシュメモリなどの半導体記憶装置を使用することもできる。
　グラフィック処理部２０ｄには、モニタ２１が接続されている。グラフィック処理部２０ｄは、ＣＰＵ２０ａからの命令に従って画像をモニタ２１の画面に表示させる。モニタ２１としては、液晶表示装置などがある。
　入力インタフェース２０ｅには、タッチパネル２２、電流計６および電圧計７が接続されている。入力インタフェース２０ｅは、タッチパネル２２から送られてくる指示入力信号をＣＰＵ２０ａに送信する。入力インタフェース２０ｅは、また、電流計６および電圧計７による計測結果をデジタル信号に変換してＣＰＵ２０ａに送信する。
　出力インタフェース２０ｆは、半導体試験回路のリレー制御駆動回路１５および駆動装置３０に接続されている。出力インタフェース２０ｆは、ＣＰＵ２０ａからの命令をリレー制御駆動回路１５および駆動装置３０に送信する。リレー制御駆動回路１５は、ＣＰＵ２０ａからの命令に従ってリレーＲＬ１－ＲＬ６のオン・オフを制御する。駆動装置３０は、ＣＰＵ２０ａからの命令に従ってＲＣ－ＩＧＢＴチップ８のロード・アンロードを制御し、さらに、ＣＰＵ２０ａからの命令に従ってコンタクト部１３の昇降動作を制御する。
　以上のようなハードウェア構成によって、第２の実施の形態の処理機能を実現することができる。
　図７は制御装置による試験処理の流れを示すフローチャート、図８は試験順序設定処理の流れを示すフローチャート、図９はデータの例を示す図であって、（Ａ）は試験結果データテーブルを示し、（Ｂ）は順序設定テーブルを示している。
　制御装置２０が起動されると、図７に示したように、ＣＰＵ２０ａは、まず、試験順序設定処理を実施する（ステップＳ１）。この試験順序設定処理では、図８に示したように、ＣＰＵ２０ａは、制御装置２０の起動日が電流計６および電圧計７によって計測されたデータを収集する期間の最終日か否かを判断する（ステップＳ２１）。制御装置２０の起動日があらかじめ設定された期間の最終日、たとえば、あらかじめ設定された期間が１週間では、週末日、１ヶ月では、月末日であった場合、ＣＰＵ２０ａは、蓄積されたデータを基に試験順序を設定する。
　すなわち、ＣＰＵ２０ａは、図９（Ｂ）に示す順序設定テーブルをクリアし（ステップＳ２２）、図９（Ａ）に示す試験結果データテーブルに対して試験項目ごとに不良品発生数を集計する（ステップＳ２３）。試験結果データテーブルには、試験項目ごとに試験結果が記録されており、図示の場合、パスした試験項目には合否判定の合格（ＰＡＳＳ）を表す「Ｐ」が設定され、パスしなかった試験項目には合否判定の不合格（ＦＡＩＬ）を表す「Ｆ」が設定されている。不良品発生数の集計は、試験項目ごとに「Ｆ」の数を数えることになる。なお、「Ｐ」も「Ｆ」も設定されていない試験項目は、試験されなかったことを意味している。これは、パスしなかった試験項目があった場合に、その時点で、それ以降の試験はせずに、そのＲＣ－ＩＧＢＴチップ８を破棄してしまうためである。
　次に、ＣＰＵ２０ａは、不良品発生数の多い順に試験順序の並び替えを行い（ステップＳ２４）、最後に、並び替えられた試験順序を順序設定テーブルに設定する（ステップＳ２５）。
　ステップＳ２１において、制御装置２０の起動日があらかじめ設定された期間の最終日でない場合、試験結果データを収集している途中であるため、ＣＰＵ２０ａは、何らかの処理をすることなく、この試験順序設定処理を抜ける。
　なお、図８に示した試験順序設定処理では、試験結果データの収集を日数で区切っていたが、１つの試験項目でも試験を行ったＲＣ－ＩＧＢＴチップ８のサンプル数で区切ってもよい。この場合、ステップＳ２１では、ＣＰＵ２０ａは、蓄積されたデータ数があらかじめ設定された数以上であるかを判断することになる。また、ステップＳ２２の順序設定テーブルのクリア処理は、この時点ではなく、試験順序を順序設定テーブルに設定するステップＳ２５の直前であってもよい。
　図７に戻って、試験順序設定処理が終了すると、ＣＰＵ２０ａは、順序設定テーブルを読み込む（ステップＳ２）。次に、ＣＰＵ２０ａは、駆動装置３０に対して、ＲＣ－ＩＧＢＴチップ８を半導体試験装置にロードする指令を出し（ステップＳ３）、ＲＣ－ＩＧＢＴチップ８にコンタクト部１３のコンタクトプローブ１３ａをセットする指令を出す（ステップＳ４）。
　次に、ＣＰＵ２０ａは、半導体試験回路のリレー制御駆動回路１５にリレーＲＬ１－ＲＬ６を第１試験用に切り替える指令を出し、図示しないスイッチング制御回路にスイッチング素子３，１０，１１をオン・オフ制御する指令を出して第１試験を実施する（ステップＳ５）。
　次に、ＣＰＵ２０ａは、第１試験がパスしたか否かを判断する（ステップＳ６）。ここで、第１試験がパスした場合、ＣＰＵ２０ａは、半導体試験回路のリレー制御駆動回路１５にリレーＲＬ１－ＲＬ６を第２試験用に切り替える指令を出し、図示しないスイッチング制御回路にスイッチング素子３，１０，１１をオン・オフ制御する指令を出して第２試験を実施する（ステップＳ７）。
　次に、ＣＰＵ２０ａは、第２試験がパスしたか否かを判断する（ステップＳ８）。ここで、第２試験がパスした場合、ＣＰＵ２０ａは、半導体試験回路のリレー制御駆動回路１５にリレーＲＬ１－ＲＬ６を第３試験用に切り替える指令を出し、図示しないスイッチング制御回路にスイッチング素子３，１０，１１をオン・オフ制御する指令を出して第３試験を実施する（ステップＳ９）。
　次に、ＣＰＵ２０ａは、第３試験がパスしたか否かを判断する（ステップＳ１０）。ここで、第３試験がパスした場合、ＣＰＵ２０ａは、半導体試験回路のリレー制御駆動回路１５にリレーＲＬ１－ＲＬ６を第４試験用に切り替える指令を出し、図示しないスイッチング制御回路にスイッチング素子３，１０，１１をオン・オフ制御する指令を出して第４試験を実施する（ステップＳ１１）。
　次に、ＣＰＵ２０ａは、第４試験がパスしたか否かを判断する（ステップＳ１２）。ここで、第４試験がパスした場合、ＣＰＵ２０ａは、試験を行ったＲＣ－ＩＧＢＴチップ８が良品と判断して当該チップの試験を終了する（ステップＳ１３）。
　なお、ステップＳ６，Ｓ８，Ｓ１０，Ｓ１２において、それぞれの試験がパスしなかった場合、ＣＰＵ２０ａは、試験を行ったＲＣ－ＩＧＢＴチップ８が不良品と判断して当該チップの試験を終了する（ステップＳ１４）。
　次に、ＣＰＵ２０ａは、ステップＳ１３，Ｓ１４の試験結果を試験結果データテーブルに格納する（ステップＳ１５）。その後、ＣＰＵ２０ａは、駆動装置３０に対して、ＲＣ－ＩＧＢＴチップ８からコンタクトプローブ１３ａを開放する指令を出し（ステップＳ１６）、ＲＣ－ＩＧＢＴチップ８を半導体試験装置にアンロードする指令を出し（ステップＳ１７）、ステップＳ３に戻る。
　以上のように、試験を順序設定テーブルに設定された順番に行っていき、途中で試験がパスされなかった試験項目があると、その時点で試験を打ち切るようにした。これにより、不要な試験をしなくて済むので、試験時間を短縮でき、または、同じ試験時間でも試験できるＲＣ－ＩＧＢＴチップ８の個数を増やすことができるようになる。また、試験結果を試験項目ごとに記憶させておき、不良品となる確率の高い試験項目の順に試験を実施させることで、不良品を試験順序の早期に見つける確率を高くした。これにより、不要な試験をする確率を低くすることができ、試験時間をさらに短縮することができる。
　なお、この第２の実施の形態では、ＲＣ－ＩＧＢＴチップ８からＦＷＤ特性試験用負荷５を完全に切り離すためにリレーＲＬ３，ＲＬ６を用いているが、リレーＲＬ３，ＲＬ６の一方、たとえば、リレーＲＬ６を省略することができる。
　図１０は第３の実施の形態に係る半導体試験回路の例を示す回路図である。なお、この図１０において、図２に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は適宜省略する。
　第３の実施の形態に係る半導体試験回路は、第２の実施の形態で用いていたリレーＲＬ１－ＲＬ６をそれぞれスイッチング素子に置き換えている。ただし、ＦＷＤ特性試験用負荷５のスイッチング素子１０と直列に接続していたリレーＲＬ６は、スイッチング素子１０と同じ機能を有しているので、第３の実施の形態では、省略している。ここで、スイッチング素子は、ＩＧＢＴ、ＭＯＳＦＥＴ、半導体スイッチング素子のオン・オフ動作を利用したソリッドステートリレーまたは電磁接触器もしくは電磁開閉器とすることができる。
　この第３の実施の形態では、リレーＲＬ１－ＲＬ５とスイッチング素子との対応関係を明確にするため、リレーＲＬ１－ＲＬ５に対応するスイッチング素子を表す符号として符号ＲＬ１－ＲＬ５にサフィックスａを付したＲＬ１ａ－ＲＬ５ａにしている。
　ここで、特に限定されるわけではないが、電流が１方向に流れるスイッチング素子ＲＬ１ａ－ＲＬ４ａには、ＩＧＢＴを使用し、電流が双方向に流れるスイッチング素子ＲＬ５ａには、ソリッドステートリレーを使用している。もちろん、スイッチング素子ＲＬ１ａ－ＲＬ４ａは、その一部をソリッドステートリレーで構成してもよい。
　以上の構成において、スイッチング素子ＲＬ１ａ－ＲＬ５ａを試験項目に応じてオン・オフさせる動作状態は、図３に示したリレーＲＬ１－ＲＬ５の動作状態に等しい。すなわち、ＲＣ－ＩＧＢＴチップ８のＩＧＢＴ部８ａのターンオン・ターンオフ試験のとき、スイッチング素子ＲＬ２ａ，ＲＬ４ａがオン、スイッチング素子ＲＬ１ａ，ＲＬ３ａ，ＲＬ５ａがオフにされる。ＩＧＢＴ部８ａのアバランシェ試験のときには、スイッチング素子ＲＬ２ａがオン、スイッチング素子ＲＬ１ａ，ＲＬ３ａ，ＲＬ４ａ，ＲＬ５ａがオフにされる。ＦＷＤ部８ｂのリカバリ試験のときには、スイッチング素子ＲＬ１ａ，ＲＬ３ａ，ＲＬ５ａがオン、スイッチング素子ＲＬ２ａ，ＲＬ４ａがオフにされる。ＩＧＢＴ部８ａの短絡試験のときには、スイッチング素子ＲＬ１ａがオン、スイッチング素子ＲＬ２ａ，ＲＬ３ａ，ＲＬ４ａ，ＲＬ５ａがオフにされる。
　それぞれの試験のときには、スイッチング素子ＲＬ１ａ－ＲＬ５ａを上述したオン・オフの状態にした上で、スイッチング素子３、ＲＣ－ＩＧＢＴチップ８、スイッチング素子１０，１１を図４に示したタイミングでオン・オフさせることになる。
　図１１はＲＣ－ＩＧＢＴチップを示す平面図、図１２は図１１中のＡ－Ａ線に沿った断面図、図１３は図１１中のＢ－Ｂ線に沿った断面図である。
　ＲＣ－ＩＧＢＴチップは、図１１に示したように、表面電極３１と、この表面電極３１の外周を保護するように形成されたパッシベーション膜３２と、複数のゲート電極３３とを備えている。表面電極３１は、ＩＧＢＴ部８ａのエミッタおよびＦＷＤ部８ｂのアノードに相当する電極である。表面電極３１およびゲート電極３３は、試験時に、コンタクト部１３のコンタクトプローブ１３ａが接触される部位である。
　パッシベーション膜３２の下部の断面は、図１２に示したように、ドリフト層３４の表層部に、ＩＧＢＴ部８ａおよびＦＷＤ部８ｂの形成領域を囲うように複数のガードリング３５が形成され、最外周部にはストッパ領域３６が形成された構成を有している。ガードリング３５およびストッパ領域３６は、その上に絶縁膜３７が形成され、さらに、絶縁膜３７の上であってガードリング３５およびストッパ領域３６に対応する位置に外周電極３８が形成されている。ガードリング３５およびストッパ領域３６は、プラグ電極３９により外周電極３８に電気的に接続されている。外周電極３８は、パッシベーション膜３２によって覆われ、保護されている。
　ドリフト層３４の下面には、フィールドストップ層４０が形成され、このフィールドストップ層４０の下面には、コレクタ４１が形成されている。そして、コレクタ４１は、裏面電極４２によって覆われている。この裏面電極４２は、アルミニウムを主成分とする材料によって形成されている。なお、裏面電極４２は、図示の例では記載していないが、外表面をめっき層によって覆うことができる。また、裏面電極４２は、試験時に、ＲＣ－ＩＧＢＴチップを半導体試験装置にロードしたときに、試験電極１２と接触される部位である。
　表面電極３１の下部の断面は、図１３に示したように、ＩＧＢＴ部８ａとＦＷＤ部８ｂとが交互に密接して形成された構成を有している。すなわち、ドリフト層３４の表層部にベース領域４３が形成され、そのベース領域４３を貫通してドリフト層３４に達するように複数のトレンチ４４が形成されている。
　ＩＧＢＴ部８ａでは、トレンチ４４によって囲まれたベース領域４３の表層部には、エミッタ領域４５が形成されている。一方、ＦＷＤ部８ｂでは、ベース領域４３の表層部に何も形成されていない。
　ベース領域４３、トレンチ４４およびエミッタ領域４５は、その上に絶縁膜４６が形成され、その絶縁膜４６の上部には、表面電極３１が形成されている。この表面電極３１は、絶縁膜４６の上部にアルミニウムを主成分とする材料によって形成された電極３１ａと、この電極３１ａの上に覆われた２層のめっき電極３１ｂとを有している。なお、表面電極３１のめっき電極３１ｂは、必須のものではなく、形成されない場合もある。
　ＩＧＢＴ部８ａにおいて、トレンチ４４内のゲート電極４７は、ＲＣ－ＩＧＢＴチップの表面に形成されたゲート電極３３に電気的に接続されている。また、エミッタ領域４５は、絶縁膜４６を貫通するように形成されたプラグ電極４８によって表面電極３１の電極３１ａに電気的に接続されている。
　ＦＷＤ部８ｂにおいて、ベース領域４３は、アノードとして機能し、プラグ電極４８によって表面電極３１の電極３１ａに電気的に接続されている。また、裏面電極４２に隣接するコレクタ４１は、ＦＷＤ部８ｂでは、カソード４１ａとして機能する。
　以上、本発明をその好適な実施の形態について説明したが、本発明は、この特定の実施の形態に限定されるものではない。たとえば、上記の実施の形態では、半導体のスイッチング素子としてＩＧＢＴまたはソリッドステートリレーを用いた例を示したが、これに限ることはなく、パワーＭＯＳＦＥＴ、サイリスタ、トライアック、バイポーラトランジスタなどを用いることができる。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　１　電源
　２　ＩＧＢＴ特性試験用負荷
　３　スイッチング素子
　４　スナバ回路
　５　ＦＷＤ特性試験用負荷
　５ａ　転流回路
　６　電流計
　７　電圧計
　８　ＲＣ－ＩＧＢＴチップ
　８ａ　ＩＧＢＴ部
　８ｂ　ＦＷＤ部
　９　コンデンサ
　１０，１１　スイッチング素子
　１２　試験電極
　１３　コンタクト部
　１３ａ　コンタクトプローブ
　１３ｂ　コンタクトブロック
　１３ｃ　導電部材
　１３ｄ　支持部材
　１３ｅ　コンタクト材
　１４　平行平板基板
　１４ａ　絶縁板
　１４ｂ，１４ｃ　導電性平板
　１５　リレー制御駆動回路
　２０　制御装置
　２０ａ　ＣＰＵ
　２０ｂ　ＲＡＭ
　２０ｃ　ＨＤＤ
　２０ｄ　グラフィック処理部
　２０ｅ　入力インタフェース
　２０ｆ　出力インタフェース
　２０ｇ　バス
　２１　モニタ
　２２　タッチパネル
　３０　駆動装置
　３１　表面電極
　３１ａ　電極
　３１ｂ　めっき電極
　３２　パッシベーション膜
　３３　ゲート電極
　３４　ドリフト層
　３５　ガードリング
　３６　ストッパ領域
　３７　絶縁膜
　３８　外周電極
　３９　プラグ電極
　４０　フィールドストップ層
　４１　コレクタ
　４１ａ　カソード
　４２　裏面電極
　４３　ベース領域
　４４　トレンチ
　４５　エミッタ領域
　４６　絶縁膜
　４７　ゲート電極
　４８　プラグ電極
　Ｄ１，Ｄ２　ダイオード
　Ｌ１，Ｌ２　コイル
　ＲＬ１－ＲＬ６　リレー
　ＲＬ１ａ－ＲＬ５ａ　スイッチング素子

Claims (21)

  1. 　ＩＧＢＴ部およびＦＷＤ部を１チップ化したＲＣ－ＩＧＢＴチップの特性試験を行う半導体試験回路であって、
    　電源と、
    　前記ＲＣ－ＩＧＢＴチップのコレクタに接続される半導体の第１のスイッチング素子と、
    　前記電源の正極端子と前記第１のスイッチング素子との間に接続された第１のコイルと、
    　前記電源の正極端子の側をカソードにして前記第１のコイルに並列に接続される第１のダイオードと、
    　前記ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間に接続されるスナバ回路と、
    　前記ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間に接続される第２のコイルと、
    　前記第１のコイルに並列に接続された第１のリレーと、
    　前記ＲＣ－ＩＧＢＴチップのコレクタと前記スナバ回路との間に接続された第２のリレーと、
    　前記ＲＣ－ＩＧＢＴチップのコレクタと前記第２のコイルとの間に接続された第３のリレーと、
    　前記第１のダイオードと直列に接続された第４のリレーと、
    　を備えた、半導体試験回路。
  2. 　前記第１のコイルおよび前記第１のスイッチング素子の接続点と前記ＲＣ－ＩＧＢＴチップのエミッタとに接続された第５のリレーおよびコンデンサの直列回路をさらに備えた、請求項１記載の半導体試験回路。
  3. 　前記第１ないし第５のリレーは、半導体のスイッチング素子とした、請求項２記載の半導体試験回路。
  4. 　前記ＲＣ－ＩＧＢＴチップのエミッタおよび前記第２のコイルの間に接続された第２のスイッチング素子と、前記第２のコイルに並列に接続された転流回路とをさらに備えた、請求項２記載の半導体試験回路。
  5. 　前記転流回路は、第３のスイッチング素子と前記ＲＣ－ＩＧＢＴチップのコレクタの側をカソードにした第２のダイオードとの直列回路である、請求項４記載の半導体試験回路。
  6. 　前記ＲＣ－ＩＧＢＴチップのエミッタと前記第２のスイッチング素子との間に第６のリレーをさらに備えた、請求項４記載の半導体試験回路。
  7. 　前記第１のリレーは前記ＩＧＢＴ部の短絡試験および前記ＦＷＤ部のリカバリ試験のときにオンされ、前記第２のリレーは前記ＩＧＢＴ部のターンオン・ターンオフ試験およびアバランシェ試験のときにオンされ、前記第３のリレーは前記ＦＷＤ部のリカバリ試験のときにオンされ、前記第４のリレーは前記ＩＧＢＴ部のターンオン・ターンオフ試験のときにオンされる、請求項１記載の半導体試験回路。
  8. 　前記第５のリレーおよび前記第６のリレーは前記ＦＷＤ部のリカバリ試験のときにオンされる、請求項６記載の半導体試験回路。
  9. 　前記ＲＣ－ＩＧＢＴチップの前記ＩＧＢＴ部のコレクタ電流および前記ＦＷＤ部の順方向電流を検出する電流計と、前記ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間の電圧を検出する電圧計とをさらに備えた、請求項１記載の半導体試験回路。
  10. 　ＩＧＢＴ部およびＦＷＤ部を１チップ化したＲＣ－ＩＧＢＴチップの特性試験を行う半導体試験装置であって、
    　電源と、
    　前記ＲＣ－ＩＧＢＴチップのコレクタに接続される第１のスイッチング素子と、
    　前記電源の正極端子と前記第１のスイッチング素子との間に接続された第１のコイルと、
    　第２のコイルと、
    　第１のダイオードと、
    　第２のダイオードと、
    　スナバ回路と、
    　コンデンサと、
    　前記ＲＣ－ＩＧＢＴチップのエミッタと前記第２のコイルとの間に接続される第２のスイッチング素子と、
    　前記第２のダイオードと直列に接続されて前記第２のダイオードとともに前記第２のコイルに並列に接続された第３のスイッチング素子と、
    　前記第１のコイルに並列に接続された第１のリレーと、
    　前記ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間に、前記スナバ回路と直列接続された第２のリレーと、
    　前記ＲＣ－ＩＧＢＴチップのコレクタおよび前記第１のスイッチング素子の接続点と前記第２のコイルとの間に接続された第３のリレーと、
    　前記第１のダイオードと直列に接続されて前記第１のダイオードとともに前記第１のコイルに並列に接続された第４のリレーと、
    　前記第１のコイルおよび前記第１のスイッチング素子の接続点と前記ＲＣ－ＩＧＢＴチップのエミッタとの間に前記コンデンサを接続するよう前記コンデンサと直列に接続された第５のリレーと、
    　前記第１ないし第５のリレーを試験項目に応じて切り替え制御するリレー制御駆動部と、
    　前記ＲＣ－ＩＧＢＴチップの前記ＩＧＢＴ部のコレクタ電流および前記ＦＷＤ部の順方向電流を計測する電流計と、
    　前記ＲＣ－ＩＧＢＴチップのコレクタとエミッタとの間の電圧を計測する電圧計と、
    　前記リレー制御駆動部に対して試験項目のあらかじめ設定された試験順序を通知するとともに前記電流計および前記電圧計の計測結果を基に前記ＲＣ－ＩＧＢＴチップの良品または不良品の判断をする制御装置と、
    　前記制御装置からの指令に応じて前記ＲＣ－ＩＧＢＴチップをロードまたはアンロードする機構を駆動し、前記ＲＣ－ＩＧＢＴチップへのコンタクト部の昇降機構を駆動する駆動装置と、
    　を備えた、半導体試験装置。
  11. 　前記制御装置は、前記電流計および前記電圧計の計測結果を蓄積しておき、不良品の発生確率の多い順に試験項目の前記試験順序を並び替える、請求項１０記載の半導体試験装置。
  12. 　前記制御装置は、試験中の前記ＲＣ－ＩＧＢＴチップが不良品であると判断したとき、それ以降の試験項目の試験を中止し、当該ＲＣ－ＩＧＢＴチップを破棄するよう前記駆動装置に指令する、請求項１０記載の半導体試験装置。
  13. 　ＩＧＢＴ部およびＦＷＤ部を１チップ化したＲＣ－ＩＧＢＴチップの特性試験を行う半導体試験方法において、
    　コンピュータが、
    　前記ＲＣ－ＩＧＢＴチップの特性試験の計測結果を試験項目ごとに蓄積し、
    　所定の期間または所定のサンプル数に達した時点以降で不良品の発生確率の多い順に試験項目の試験順序の並び替えを行い、
    　前記ＲＣ－ＩＧＢＴチップを半導体試験装置にロードする指令を駆動装置に出し、
    　前記ＲＣ－ＩＧＢＴチップにコンタクト部のコンタクトプローブをセットする指令を前記駆動装置に出し、
    　前記ＩＧＢＴ部のターンオン・ターンオフ試験のときに第１のコイルおよび第１のダイオードの並列回路を含むＩＧＢＴ特性試験用負荷とスナバ回路とを前記ＲＣ－ＩＧＢＴチップに接続し、前記ＩＧＢＴ部のアバランシェ試験のときに前記第１のコイルを含むＩＧＢＴ特性試験用負荷と前記スナバ回路とを前記ＲＣ－ＩＧＢＴチップに接続し、前記ＦＷＤ部のリカバリ試験のときに第２のコイルおよび第２のダイオードの並列回路を含むＦＷＤ特性試験用負荷と電源の変動を抑えるコンデンサとを前記ＲＣ－ＩＧＢＴチップに接続し、前記ＩＧＢＴ部の短絡試験のときに前記電源を前記ＲＣ－ＩＧＢＴチップに接続するリレーを並び替えられた前記試験順序に従って順次切り替える指令をリレー制御駆動回路に出し、
    　前記試験順序に従って試験項目の試験を行った結果、当該試験項目では前記ＲＣ－ＩＧＢＴチップが不良品と判断されたときに以降の試験項目の試験を中止する指令を前記駆動装置に出す、
    　半導体試験方法。
  14. 　ＩＧＢＴ部およびＦＷＤ部を１チップ化したＲＣ－ＩＧＢＴチップの特性試験を行う半導体試験方法において、
    　前記ＲＣ－ＩＧＢＴチップの電極にコンタクトプローブを接触させたまま、前記ＲＣ－ＩＧＢＴに接続する試験回路を切換えて、前記ＩＧＢＴ部の試験と前記ＦＷＤ部の試験とを連続して行う、半導体試験方法。
  15. 　前記ＩＧＢＴ部の試験は、ターンオン・ターンオフ試験、アバランシェ試験および短絡試験を備え、前記ＦＷＤ部の試験は、リカバリ試験を備えた、請求項１４記載の半導体試験方法。
  16. 　前記ＩＧＢＴ部のターンオン・ターンオフ試験のときに第１のコイルおよび第１のダイオードの並列回路を含むＩＧＢＴ特性試験用負荷とスナバ回路とを前記ＲＣ－ＩＧＢＴチップに接続し、前記ＩＧＢＴ部のアバランシェ試験のときに前記第１のコイルを含むＩＧＢＴ特性試験用負荷と前記スナバ回路とを前記ＲＣ－ＩＧＢＴチップに接続し、前記ＩＧＢＴ部の短絡試験のときに前記電源を前記ＲＣ－ＩＧＢＴチップに接続し、前記ＦＷＤ部のリカバリ試験のときに第２のコイルおよび第２のダイオードの並列回路を含むＦＷＤ特性試験用負荷と電源の変動を抑えるコンデンサとを前記ＲＣ－ＩＧＢＴチップに接続した、請求項１４記載の半導体試験方法。
  17. 　前記ＩＧＢＴ部のターンオン・ターンオフ試験、前記ＩＧＢＴ部のアバランシェ試験、前記ＦＷＤ部のリカバリ試験、前記ＩＧＢＴ部の短絡試験の順序で試験を行う、請求項１６記載の半導体試験方法。
  18. 　いずれかの試験で不良品が発見されると、その段階で残りの試験は行わず試験を中止する、請求項１４記載の半導体試験方法。
  19. 　前記ＩＧＢＴ部のターンオン・ターンオフ試験、前記ＩＧＢＴ部のアバランシェ試験、前記ＦＷＤ部のリカバリ試験および前記ＩＧＢＴ部の短絡試験のいずれかの試験で不良品が発見されると、その段階で残りの試験は行わず試験を中止する、請求項１５記載の半導体試験方法。
  20. 　前記コンタクトプローブが接触する前記ＲＣ－ＩＧＢＴチップの電極は、前記ＩＧＢＴ部のエミッタ電極、前記ＦＷＤ部のアノード電極および前記ＩＧＢＴ部のゲート電極である、請求項１４記載の半導体試験方法。
  21. 　前記ＩＧＢＴ部のエミッタ電極および前記ＦＷＤ部のアノード電極は、一体に形成されている、請求項２０記載の半導体試験方法。
PCT/JP2017/036335 2016-11-16 2017-10-05 半導体試験回路、半導体試験装置および半導体試験方法 WO2018092457A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780024970.7A CN109073705B (zh) 2016-11-16 2017-10-05 半导体测试电路、半导体测试装置和半导体测试方法
JP2018551070A JP6702429B2 (ja) 2016-11-16 2017-10-05 半導体試験回路、半導体試験装置および半導体試験方法
US16/175,075 US10996260B2 (en) 2016-11-16 2018-10-30 Semiconductor test circuit, semiconductor test apparatus, and semiconductor test method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-222878 2016-11-16
JP2016222878 2016-11-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/175,075 Continuation US10996260B2 (en) 2016-11-16 2018-10-30 Semiconductor test circuit, semiconductor test apparatus, and semiconductor test method

Publications (1)

Publication Number Publication Date
WO2018092457A1 true WO2018092457A1 (ja) 2018-05-24

Family

ID=62145575

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/036335 WO2018092457A1 (ja) 2016-11-16 2017-10-05 半導体試験回路、半導体試験装置および半導体試験方法

Country Status (4)

Country Link
US (1) US10996260B2 (ja)
JP (1) JP6702429B2 (ja)
CN (1) CN109073705B (ja)
WO (1) WO2018092457A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212401A (zh) * 2018-09-03 2019-01-15 东南大学 基于热成像技术的半导体雪崩失效分析测试方法及装置
CN110133467A (zh) * 2019-05-24 2019-08-16 湖南银河电气有限公司 一种超宽动态范围信号的高精度测量方法
JP2020046300A (ja) * 2018-09-19 2020-03-26 三菱電機株式会社 半導体装置の検査装置および半導体装置の検査方法
JP2021032827A (ja) * 2019-08-29 2021-03-01 富士電機株式会社 パワー半導体用試験装置およびパワー半導体試験方法
JP2021092463A (ja) * 2019-12-11 2021-06-17 富士電機株式会社 パワー半導体用試験方法およびパワー半導体用試験装置
US11500009B2 (en) 2020-08-26 2022-11-15 Fuji Electric Co., Ltd. Testing apparatus, testing method, and manufacturing method
WO2023218783A1 (ja) * 2022-05-13 2023-11-16 三菱電機株式会社 半導体試験装置および半導体試験装置の性能評価方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129002A (ko) * 2019-05-07 2020-11-17 엘지전자 주식회사 간섭 소음 제거 기능 및 출력 제어 기능이 개선된 유도 가열 장치
CN113655242B (zh) * 2020-04-29 2024-04-19 株洲中车时代半导体有限公司 Igbt器件动态测试用夹具及方法
CN111736054B (zh) * 2020-06-23 2022-09-16 中国南方电网有限责任公司超高压输电公司 用于igbt驱动退饱和保护功能的测试电路和其模拟测试方法
CN114089150A (zh) * 2020-07-03 2022-02-25 富士电机株式会社 半导体芯片的试验装置及试验方法
CN112540279B (zh) * 2020-12-04 2022-08-16 荣信汇科电气股份有限公司 一种压接式igbt模块换流测试装置
JP2022092971A (ja) * 2020-12-11 2022-06-23 富士電機株式会社 駆動装置、半導体装置、および駆動方法
TWI764509B (zh) * 2021-01-12 2022-05-11 宏汭精測科技股份有限公司 用以測試元件動態特性之通用開關操作裝置及方法
CN113447790B (zh) * 2021-07-13 2022-10-25 西安交通大学 一种非接触型igbt状态监测的装置
CN113671340B (zh) * 2021-10-21 2022-02-22 佛山市联动科技股份有限公司 一种IGBT的Switch参数测试装置
CN114325368A (zh) * 2021-12-13 2022-04-12 合肥科威尔电源系统股份有限公司 一种针对直流开关器件的极限工况测试系统
CN117616290A (zh) * 2022-10-17 2024-02-27 英诺赛科(苏州)半导体有限公司 半导体系统及其制造方法
CN116298408B (zh) * 2023-02-02 2023-10-20 珠海市奥德维科技有限公司 电子元件测试装置、测试分选机、测量方法及电子设备
CN115825703B (zh) * 2023-02-10 2023-05-16 烟台台芯电子科技有限公司 一种1型三电平模块测试方法及设备
CN117129834A (zh) * 2023-08-29 2023-11-28 武汉永力睿源科技有限公司 一种芯片老化测试装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214541A (ja) * 2006-01-10 2007-08-23 Denso Corp 半導体装置
JP2010107432A (ja) * 2008-10-31 2010-05-13 Fuji Electric Systems Co Ltd 半導体統合試験方法、および半導体試験装置
JP2012078174A (ja) * 2010-09-30 2012-04-19 Fuji Electric Co Ltd 半導体試験装置、半導体試験回路の接続装置および半導体試験方法
CN202815167U (zh) * 2012-09-14 2013-03-20 上海英恒电子有限公司 一种双脉冲igbt测试装置
JP2015165541A (ja) * 2014-03-03 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2015232501A (ja) * 2014-06-10 2015-12-24 富士電機株式会社 半導体チップの試験装置、試験方法および試験回路
JP2016004015A (ja) * 2014-06-19 2016-01-12 富士電機株式会社 半導体試験装置
JP2017223480A (ja) * 2016-06-14 2017-12-21 富士電機株式会社 コンタクトプローブ、半導体素子試験装置および半導体素子試験方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832273A1 (de) * 1988-09-22 1990-03-29 Asea Brown Boveri Verfahren und anordnung zur bestimmung des waermewiderstandes von igbt-bauelementen
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP3161357B2 (ja) * 1997-03-14 2001-04-25 日本電気株式会社 半導体集積回路装置
US6208185B1 (en) * 1999-03-25 2001-03-27 Wisconsin Alumni Research Corporation High performance active gate drive for IGBTs
JP5010842B2 (ja) * 2006-03-22 2012-08-29 東京エレクトロン株式会社 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
JP5494147B2 (ja) * 2010-04-06 2014-05-14 富士電機株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
JP5375745B2 (ja) * 2010-06-02 2013-12-25 富士電機株式会社 試験装置および試験方法
JP6155725B2 (ja) * 2013-03-19 2017-07-05 富士電機株式会社 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
WO2015137023A1 (ja) * 2014-03-11 2015-09-17 新東工業株式会社 被試験デバイスの検査システム、及びその操作方法
US9316681B2 (en) * 2014-07-25 2016-04-19 Freescale Semiconductor, Inc. Systems and methods for test circuitry for insulated-gate bipolar transistors
CN104198906B (zh) * 2014-08-27 2017-06-13 华北电力大学 一种用于igbt动态特性测量的装置及方法
CN204462194U (zh) * 2015-01-20 2015-07-08 中国科学院微电子研究所 To-39封装功率器件测试连接装置
CN105185826B (zh) * 2015-08-10 2019-01-22 电子科技大学 一种横向rc-igbt器件
CN105023943B (zh) * 2015-08-10 2018-01-09 电子科技大学 一种纵向rc‑igbt器件
CN105206656A (zh) * 2015-08-25 2015-12-30 电子科技大学 一种逆导型igbt器件
CN106098763B (zh) * 2016-07-26 2019-05-10 电子科技大学 一种rc-ligbt器件及其制备方法
JP6790780B2 (ja) * 2016-12-09 2020-11-25 株式会社デンソー 半導体素子の検査装置および検査方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214541A (ja) * 2006-01-10 2007-08-23 Denso Corp 半導体装置
JP2010107432A (ja) * 2008-10-31 2010-05-13 Fuji Electric Systems Co Ltd 半導体統合試験方法、および半導体試験装置
JP2012078174A (ja) * 2010-09-30 2012-04-19 Fuji Electric Co Ltd 半導体試験装置、半導体試験回路の接続装置および半導体試験方法
CN202815167U (zh) * 2012-09-14 2013-03-20 上海英恒电子有限公司 一种双脉冲igbt测试装置
JP2015165541A (ja) * 2014-03-03 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2015232501A (ja) * 2014-06-10 2015-12-24 富士電機株式会社 半導体チップの試験装置、試験方法および試験回路
JP2016004015A (ja) * 2014-06-19 2016-01-12 富士電機株式会社 半導体試験装置
JP2017223480A (ja) * 2016-06-14 2017-12-21 富士電機株式会社 コンタクトプローブ、半導体素子試験装置および半導体素子試験方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212401A (zh) * 2018-09-03 2019-01-15 东南大学 基于热成像技术的半导体雪崩失效分析测试方法及装置
CN109212401B (zh) * 2018-09-03 2020-08-25 东南大学 基于热成像技术的半导体雪崩失效分析测试方法及装置
JP2020046300A (ja) * 2018-09-19 2020-03-26 三菱電機株式会社 半導体装置の検査装置および半導体装置の検査方法
JP7034041B2 (ja) 2018-09-19 2022-03-11 三菱電機株式会社 半導体装置の検査装置および半導体装置の検査方法
CN110133467A (zh) * 2019-05-24 2019-08-16 湖南银河电气有限公司 一种超宽动态范围信号的高精度测量方法
JP2021032827A (ja) * 2019-08-29 2021-03-01 富士電機株式会社 パワー半導体用試験装置およびパワー半導体試験方法
JP7388052B2 (ja) 2019-08-29 2023-11-29 富士電機株式会社 パワー半導体用試験装置およびパワー半導体試験方法
JP2021092463A (ja) * 2019-12-11 2021-06-17 富士電機株式会社 パワー半導体用試験方法およびパワー半導体用試験装置
JP7367505B2 (ja) 2019-12-11 2023-10-24 富士電機株式会社 パワー半導体用試験方法およびパワー半導体用試験装置
US11500009B2 (en) 2020-08-26 2022-11-15 Fuji Electric Co., Ltd. Testing apparatus, testing method, and manufacturing method
WO2023218783A1 (ja) * 2022-05-13 2023-11-16 三菱電機株式会社 半導体試験装置および半導体試験装置の性能評価方法

Also Published As

Publication number Publication date
JPWO2018092457A1 (ja) 2019-03-07
US10996260B2 (en) 2021-05-04
CN109073705A (zh) 2018-12-21
CN109073705B (zh) 2021-03-23
US20190064249A1 (en) 2019-02-28
JP6702429B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
WO2018092457A1 (ja) 半導体試験回路、半導体試験装置および半導体試験方法
Gonzalez et al. Performance and reliability review of 650 V and 900 V silicon and SiC devices: MOSFETs, cascode JFETs and IGBTs
JP5528998B2 (ja) 試験装置
Eicher et al. 4.5 kV press pack IGBT designed for ruggedness and reliability
JP5010842B2 (ja) 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
US10002807B2 (en) Semiconductor device
US20150109031A1 (en) Rc-igbt with freewheeling sic diode
Koseki et al. Dynamic behavior of a medium-voltage n-channel SiC-IGBT with ultrafast switching performance of 300 kV/μs
CN102565657B (zh) 测试装置
US20230071495A1 (en) Safety system for needle probe card for high-voltage and high-current test on power semiconductor devices, related test machine and corresponding testing method
JP6369151B2 (ja) 半導体チップの試験装置、試験方法および試験回路
Zhang et al. In situ diagnosis of wire bonding faults for multichip IGBT modules based on the crosstalk effect
Hobart et al. Characterization of a bi-directional double-side double-gate IGBT fabricated by wafer bonding
US11043943B2 (en) Switching of paralleled reverse conducting IGBT and wide bandgap switch
EP0691687A2 (en) Vertical MOS semiconductor device
Liu et al. A robust nondestructive test scheme based on multistage anode voltage detection for 4500 V single-cell turn-off capability of press-packed devices
La Mantia et al. SiC MOSFETs Applications and Technology Robustness Evaluation under Avalanche Conditions
JP2023109224A (ja) 劣化検出装置、電力変換装置及び劣化検出方法
US20230143001A1 (en) Semiconductor module and failed element determination method therefor
Ogura et al. High turn-off current capability of parallel-connected 4.5 kV trench-IEGTs
Ingman Avalanche robustness of silicon carbide MOSFETs
JP2023109223A (ja) 劣化検出装置、電力変換装置及び劣化検出方法
Ali Condition Monitoring for Discrete Packaged Insulated Gate Bipolar Transistors in Power Converters
WO2023218683A1 (en) Method for detection of mismatch between parallel power electronic element, power electronic module, computer software, computer-readable non-transient recording medium
JP2020078213A (ja) スイッチング素子制御回路

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018551070

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17871147

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17871147

Country of ref document: EP

Kind code of ref document: A1