WO2023218783A1 - 半導体試験装置および半導体試験装置の性能評価方法 - Google Patents

半導体試験装置および半導体試験装置の性能評価方法 Download PDF

Info

Publication number
WO2023218783A1
WO2023218783A1 PCT/JP2023/012568 JP2023012568W WO2023218783A1 WO 2023218783 A1 WO2023218783 A1 WO 2023218783A1 JP 2023012568 W JP2023012568 W JP 2023012568W WO 2023218783 A1 WO2023218783 A1 WO 2023218783A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
current
semiconductor
positive electrode
test
Prior art date
Application number
PCT/JP2023/012568
Other languages
English (en)
French (fr)
Inventor
学 中西
昌也 野々村
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Publication of WO2023218783A1 publication Critical patent/WO2023218783A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices

Definitions

  • the present disclosure relates to a semiconductor test device and a method for evaluating the performance of the semiconductor test device.
  • a semiconductor element includes, for example, a substrate, a collector electrode formed on the lower surface of the substrate, and an emitter electrode and a control electrode formed on the upper surface of the substrate.
  • a semiconductor test device includes a stage on which a semiconductor element is placed, and a plurality of probes placed on the top surface of the stage.
  • the stage is provided with an electrode that contacts the collector electrode of the semiconductor element.
  • the plurality of probes arranged above the stage include a first probe that contacts the emitter electrode of the semiconductor element and a second probe that contacts the control electrode.
  • the semiconductor element When testing the characteristics of a semiconductor element, the semiconductor element is placed on a stage and the first electrode is brought into contact with the collector electrode. A first probe is brought into contact with the emitter electrode and a second probe is brought into contact with the control electrode.
  • a voltage is applied to the control electrode, and then a current is passed between the collector electrode and the emitter electrode to test the semiconductor element.
  • the present disclosure has been made in view of the above-mentioned problems, and the purpose is to provide a semiconductor test device and a semiconductor test device that can evaluate the performance of the semiconductor test device in a semiconductor test device that tests semiconductor elements.
  • An object of the present invention is to provide a method for evaluating the performance of a test device.
  • a semiconductor test device is configured to be able to test the electrical characteristics of a semiconductor element, and is capable of evaluating performance using a test element that imitates a semiconductor element
  • the test element includes: A substrate having a first main surface and a second main surface, a positive electrode formed on the first main surface, a negative electrode formed on the second main surface, a negative sense electrode, and a positive electrode and a negative electrode formed in accordance with a control signal.
  • the semiconductor test equipment includes a stage that fixes the semiconductor element, a stage electrode that is provided on the stage and is connected to the positive electrode, and a control electrode that controls the voltage between the positive electrode and the negative electrode.
  • This semiconductor testing device can perform performance evaluation to determine whether the semiconductor testing device is healthy or not based on the measured value of the current sensor.
  • the performance evaluation method of a semiconductor test equipment is a performance evaluation method of a semiconductor test equipment that is capable of testing the electrical characteristics of a semiconductor element and that can perform performance evaluation using a test element that imitates a semiconductor element.
  • the test element includes a substrate having a first main surface and a second main surface, a positive electrode formed on the first main surface, a negative electrode formed on the second main surface, a negative sense electrode, and a control signal.
  • a control electrode that controls electrical conduction between the positive electrode and the negative electrode according to the control electrode; It includes a voltage sensor for sensing, a power source for supplying current between the positive electrode and the negative electrode, and a current sensor for sensing the current between the positive electrode and the negative sense electrode.
  • the performance evaluation method for semiconductor test equipment consists of the steps of applying voltage to the control electrode, supplying current between the positive and negative electrodes, and detecting the potential difference between the negative and positive electrodes with the voltage sensor. obtaining a current between the positive and negative sense electrodes.
  • This method for evaluating the performance of a semiconductor testing device can evaluate the performance of the semiconductor testing device to determine whether it is healthy or not based on the measured value of the current sensor.
  • the performance of the semiconductor test device can be evaluated in the semiconductor test device that tests semiconductor elements.
  • FIG. 1 is a cross-sectional view showing a semiconductor testing device 1 according to the first embodiment.
  • 3 is a flowchart for determining the performance test of the semiconductor testing device 1.
  • FIG. 7 is a diagram schematically showing a test step for performing a characteristic test of a semiconductor element 70.
  • FIG. FIG. 2 is a cross-sectional view showing the semiconductor test device 1 and the test element 60A.
  • FIG. 6 is a plan view of the test element 60A when viewed from the main surface 68 (solder surface) side.
  • FIG. 6 is a plan view of the test element 60A when viewed from the main surface (component surface) 69 side.
  • FIG. 3 is a cross-sectional view showing the semiconductor test device 1 and the test element 60B.
  • 7 is a cross-sectional view showing a semiconductor test device 1 and a test element 60C according to a fourth embodiment.
  • FIG. 1 is a cross-sectional view showing a semiconductor testing apparatus 1 according to the first embodiment.
  • the semiconductor test device 1 uses the test element 60 to evaluate the performance of the semiconductor test device 1 .
  • the test element 60 is an element created by simulating a semiconductor element such as an IGBT (Insulated Gate Bipolor Transistor) or a MOSFEAT (metal-oxide-semiconductor field-effect transistor).
  • a semiconductor element such as an IGBT (Insulated Gate Bipolor Transistor) or a MOSFEAT (metal-oxide-semiconductor field-effect transistor).
  • the test element 60 includes a substrate 61 , a collector electrode (positive electrode) 62 , a voltage sense electrode 63 , a control electrode 64 , an emitter electrode (negative electrode) 65 , a voltage sense electrode 66 , and a current sense electrode 67 .
  • the substrate 61 includes a main surface 68 and a main surface 69, and the main surfaces 68 and 69 are arranged in the thickness direction of the substrate 61.
  • a collector electrode 62 and a voltage sense electrode 63 are formed on the main surface 68.
  • Control electrode 64 , emitter electrode 65 , voltage sense electrode 66 , and current sense electrode 67 are formed on main surface 69 .
  • test element 60 is an element imitating an IGBT.
  • collector electrode 62 is formed into a planar shape.
  • the semiconductor testing device 1 includes a control device 2, a drive circuit 3, a stage 10, a probe assembly 20, a voltage sensor 30, a constant current source 40, a current sensor 50, and a resistor 55.
  • the stage 10 includes a stage body 11, an electrode 12, a sense electrode 13, and a fixing device 14.
  • the stage main body 11 includes a flat mounting surface 15.
  • the mounting surface 15 is provided with an electrode 12 and a sense electrode 13 .
  • the fixing device 14 is a device that sucks the test element or semiconductor element placed on the upper surface of the mounting surface 15 and fixes the test element or semiconductor element on the upper surface of the mounting surface 15.
  • the fixing device 14 includes a suction pipe 16 formed in the stage body 11 and an intake device connected to the suction pipe 16.
  • a suction port 17 of a suction tube 16 is formed on the mounting surface 15, and the suction device is not shown.
  • the electrode 12 includes multiple probes.
  • the probe assembly 20 is arranged above the stage 10, and is formed to be movable in the vertical direction.
  • the probe assembly 20 includes a control probe 24, an emitter probe 25, a voltage sense probe 26, and a current sense probe 27. In the example shown in FIG. 1, a plurality of emitter probes 25 are provided.
  • the voltage sensor 30 is connected to the sense electrode 13 and the voltage sense probe 26. Specifically, the positive terminal of the voltage sensor 30 is connected to the sense electrode 13, and the negative terminal of the voltage sensor 30 is connected to the voltage sense probe 26.
  • the constant current source 40 is connected to the electrode 12 through the positive wire 56, and the constant current source 40 is connected to the resistor 55 through the negative wire 57.
  • Resistor 55 is connected to constant current source 40 and current sensor 50.
  • Current sensor 50 is connected to resistor 55 and current sense probe 27.
  • the resistor 55 is, for example, 200 ⁇ .
  • a negative electrode line 58 is connected at a node 59 between the constant current source 40 and the resistor 55, and the negative electrode line 58 is connected to each of the plurality of emitter probes 25.
  • the drive circuit 3 is connected to a control probe 24.
  • the control device 2 controls the driving of the drive circuit 3, the stage 10, the probe assembly 20, and the constant current source 40, and acquires output values from the voltage sensor 30 and the constant current source 40. .
  • the control device 2 drives the fixing device 14 of the stage 10 to fix the test element 60 placed at a predetermined position.
  • the electrode 12 is connected to the collector electrode 62, and the sense electrode 13 is connected to the voltage sense electrode 63.
  • the electrode 12 includes a plurality of probes, variations in contact resistance between the electrode 12 and the collector electrode 62 are suppressed.
  • the planar electrode 12 and the planar collector electrode 62 will come into contact with each other.
  • the contact resistance between the electrode 12 and the collector electrode 62 tends to vary due to the degree of warpage of the substrate 61 or the introduction of foreign matter between the electrode 12 and the collector electrode 62.
  • the electrode 12 by forming the electrode 12 with a plurality of probes, it is possible to suppress the above-described variation in contact resistance from occurring.
  • the control device 2 lowers the probe assembly 20. As a result, the control probe 24 and the control electrode 64 come into contact with each other, and the emitter electrode 65 and the emitter probe 25 come into contact with each other. Similarly, voltage sense electrode 66 and voltage sense probe 26 are in contact, and current sense probe 27 and current sense electrode 67 are in contact.
  • the control device 2 drives the drive circuit 3 to apply a predetermined voltage to the control electrode 64 through the control probe 24, and the control device 2 drives the constant current source 40.
  • an electrically conductive path is formed between the collector electrode 62 and the emitter electrode 65, between the collector electrode 62 and the voltage sense electrode 66, and between the collector electrode 62 and the current sense electrode 67.
  • an electrical conduction path is formed between voltage sense electrode 63 and emitter electrode 65, voltage sense electrode 63 and voltage sense electrode 66, and voltage sense electrode 63 and current sense electrode 67.
  • the voltage sensor 30 detects the voltage between the sense electrode 13 and the voltage sense probe 26.
  • the internal resistance within the voltage sensor 30 is several megaohms, and almost no current flows to the voltage sense probe 26, keeping measurement errors small. Thereby, voltage sensor 30 can accurately measure the potential difference between voltage sense electrode 63 and voltage sense electrode 66.
  • the saturation voltage between the collector electrode 62 and the emitter electrode 65 is Vce (sat)
  • the potential difference between the voltage sense electrode 63 and the voltage sense electrode 66 is the saturation voltage (Vcs (sat))
  • the voltage sensor 30 is saturated.
  • the voltage Vce (sat) can be measured accurately.
  • the voltage sense electrode 66 is formed separately from the emitter electrode 65, but the emitter electrode 65 and the voltage sense electrode 66 may be formed integrally.
  • the current from the constant current source 40 passes through a current path R1 that sequentially passes through the electrode 12, the collector electrode 62, the emitter electrode 65, and the emitter probe 25, the electrode 12, the collector electrode 62, the current sense electrode 67, the current sense probe 27, and the current path R1.
  • the current flows through a current path R2 that sequentially passes through the sensor 50 and the resistor 55.
  • the resistance 55 is, for example, 200 ⁇ .
  • the amount of current flowing through the current path R2 is approximately 1/10000 of the amount of current flowing through the current path R1.
  • Vce(sat) Vcs(sat)+Is ⁇ R3...(1)
  • Vce (sat) Vcs(sat)+Is ⁇ R3...(1)
  • the resistor 3 is 200 ⁇
  • Is 2.5 (mA).
  • the current sense electrode 67 is provided separately from the emitter electrode 65, and the resistor 55 is provided in the current path R2 passing through the current sense electrode 67, so that the amount of current passing through the current path R2 ( Is) can be set to be approximately 1/10000 of the amount of current passing through the current path R1.
  • FIG. 2 is a flowchart for determining the performance test of the semiconductor testing apparatus 1.
  • the preparation step (S10) includes a step of arranging the test element 60 at a predetermined position on the mounting surface 15, and a step of the control device 2 driving the fixing device 14.
  • the emitter electrode 65 of the test element 60 and the electrode 12 of the semiconductor testing device 1 come into good contact, and the emitter electrode 65 and the sense electrode 13 come into good contact.
  • the probe contact step (S20) is a step in which the probe assembly 20 descends and each probe of the semiconductor testing apparatus 1 contacts each electrode of the test element 60.
  • control probe 24 and the control electrode 64 are in contact with each other, and the emitter electrode 65 and the emitter probe 25 are in contact with each other.
  • voltage sense electrode 66 and voltage sense probe 26 are in contact, and current sense probe 27 and current sense electrode 67 are in contact.
  • the energizing step (S30) includes a step of applying a predetermined voltage to the control electrode 64, and a step of driving the constant current source 40 to supply a constant current to the current paths R1 and R2. Note that the constant current source 40 supplies a constant current of 200 (A).
  • the current detection step (S40) is a step in which the current sensor 50 measures the amount of current. Note that the current sensor 50 transmits the measured amount of current to the control device 2.
  • the determination step (S50) determines whether the amount of current measured by the current sensor 50 satisfies predetermined requirements (standards).
  • the predetermined requirement may be a requirement in which an appropriate value for the amount of current (Is) is set in advance and measurement variations are taken into consideration. For example, measurements are performed multiple times using a plurality of test elements 60, and the amount of deviation from the appropriate value is calculated based on the measurement results.
  • the predetermined requirements for example, the amount of current (Is) may be within a predetermined range based on the appropriate value, or the amount of deviation from the reference value may be within a predetermined range.
  • the contact resistance between the emitter electrode 65 and the emitter probe 25 in the current path R1 is defined as contact resistance R11
  • the contact resistance between the current sense electrode 67 and the current sense probe 27 in the current path R2 is defined as contact resistance R12
  • the resistance 55 Let the resistance value of R3 be the resistance value. Since the potential difference between the current path R1 and the current path R2 is equal, the following formula (3) is established.
  • the contact resistance R11 can be calculated based on the materials of the emitter electrode 65 and the emitter probe 25, the probe diameter of the tip of the emitter probe 25, the shape of the emitter probe 25, the pressing pressure of the tip of the emitter probe 25, etc. .
  • the following equation 1 is a formula for calculating the contact resistance R11.
  • ⁇ (25) represents the resistance of the emitter probe 25.
  • E(25) represents the elastic modulus of the emitter probe 25.
  • P(25) indicates the pressing pressure of the tip of the emitter probe 25.
  • R(25) indicates the radius of curvature of the tip of the emitter probe 25.
  • the contact resistance R12 can be calculated based on the materials of the current sense electrode 67 and the current sense probe 27, the probe diameter of the current sense probe 27, the pressing pressure, etc.
  • the following equation 2 is a formula for calculating the contact resistance R12.
  • ⁇ (27) represents the resistance of the current sense probe 27.
  • E(27) represents the elastic modulus of the current sense probe 27.
  • P(27) indicates the pressing pressure of the tip of the current sense probe 27.
  • R(27) indicates the radius of curvature of the tip of the current sense probe 27.
  • each resistance and elastic modulus of the emitter probe 25 and current sense probe 27 can be obtained by measuring them in advance.
  • the pressing pressure of the emitter probe 25 and the current sense probe 27 can be set in advance.
  • the contact resistance R11 and the contact resistance R12 can be calculated before performing the performance evaluation of the semiconductor testing device 1.
  • the control device 2 stores an appropriate value of the amount of current (Is) and information regarding the above-mentioned predetermined requirements.
  • control device 2 determines whether the amount of current acquired from the current sensor 50 in the current detection step (S40) satisfies predetermined requirements.
  • cases where the amount of current measured by the current sensor 50 does not meet the predetermined requirements include, for example, when the fixed position of the test element 60 is shifted, or when the tips of the emitter probe 25 or the current sense probe 27 are worn out. In such a case, the pressing pressure of the emitter probe 25 and the current sense probe 27 may not be appropriate.
  • control device 2 determines in the determination step (S50) that the amount of current measured by the current sensor 50 does not satisfy the predetermined requirements (No in S50), the control device 2 determines that the semiconductor testing device 1 is defective. It is determined that it is healthy, and adjustment processing (S60) is performed.
  • the adjustment process includes, for example, notifying the operator that the semiconductor testing apparatus 1 is unhealthy, and adjusting the pressing pressure of the emitter probe 25 and the current sense probe 27.
  • control device 2 determines that the amount of current measured by the current sensor 50 satisfies the predetermined requirements (Yes in S50), the control device 2 determines that the semiconductor testing device 1 is healthy.
  • control device 2 moves to a test step (S70) in which a characteristic test of the semiconductor element 70 is performed.
  • FIG. 3 is a diagram schematically showing a test step for testing the characteristics of the semiconductor element 70.
  • the test element 60 is created in imitation of the semiconductor element 70, and the semiconductor element 70 is configured similarly to the test element 60.
  • the semiconductor element 70 includes a substrate 71 , a collector electrode 72 , a voltage sense electrode 73 , a control electrode 74 , an emitter electrode 75 , a voltage sense electrode 76 , and a current sense electrode 77 .
  • the substrate 71 includes a main surface 78 and a main surface 79, and the main surfaces 78 and 79 are arranged in the thickness direction of the substrate 71.
  • a collector electrode 72 and a voltage sense electrode 73 are formed on the main surface 78.
  • Control electrode 74 , emitter electrode 75 , voltage sense electrode 76 , and current sense electrode 77 are formed on main surface 79 .
  • the semiconductor testing apparatus 1 suction-fixes the semiconductor element 70 to the mounting surface 15 of the stage 10.
  • the control probe 24 and the control electrode 74 are brought into contact with each other, and the emitter electrode 75 and the emitter probe 25 are brought into contact with each other.
  • voltage sense electrode 76 and voltage sense probe 26 are brought into contact, and current sense probe 27 and current sense electrode 77 are brought into contact.
  • a characteristic test of the semiconductor element 70 is performed by applying a predetermined voltage to the control electrode 74 or the like.
  • the characteristic test of the semiconductor element 70 can be performed after confirming the soundness of the semiconductor testing apparatus 1.
  • FIG. 4 is a cross-sectional view showing the semiconductor test apparatus 1 and the test element 60A.
  • the test element 60A includes a resistor 80 and a resistor 81 in addition to the configuration of the test element 60.
  • Resistor 80 is formed between collector electrode 62, emitter electrode 65, and voltage sense electrode 66.
  • Resistor 81 is formed between collector electrode 62 and current sense electrode 67.
  • FIG. 5 is a plan view of the test element 60A when viewed from the main surface 68 (solder surface) side
  • FIG. 6 is a plan view of the test element 60A when viewed from the main surface (component surface) 69 side. be.
  • a collector electrode 62, a voltage sense electrode 63, and a conductor pattern 91A are formed on the main surface 68.
  • an emitter electrode 65 On the main surface 69, an emitter electrode 65, a conductor pattern 91B, a current sense electrode 67, and resistors 80 and 81 are formed.
  • a through hole 95A and a through hole 95B are formed in the substrate 61, penetrating from the main surface 68 to the main surface 69.
  • a conductive member 96A is formed in the through hole 95A, and a conductive member 96B is formed in the through hole 95B.
  • the conductive members 96A and 96B are formed by plating drill holes. Note that a plurality of through holes 95A, 95B are formed, and a plurality of conductive members 96A, 96B are also formed.
  • the collector electrode 62 is connected to a conductive member 96A.
  • a resistor 80 is connected to the conductive member 96A, and a conductor pattern 91B is connected to the resistor 80.
  • the emitter electrode 65 is connected to the conductor pattern 91B. Therefore, the collector electrode 62 is connected to the emitter electrode 65 through the conductive member 96A, the resistor 80, and the conductive pattern 91B.
  • the conductor pattern 91A connects the collector electrode 62 and the conductive member 96B.
  • conductive member 96 B is connected to resistor 81
  • resistor 81 is connected to current sense electrode 67 .
  • the collector electrode 62 is connected to the current sense electrode 67 through the conductive pattern 91A, the conductive member 96B, and the resistor 81.
  • the conductor patterns 91A and 91B are wiring patterns made of copper or the like.
  • the resistor 80 simulates the saturation voltage between the collector electrode 62 and the emitter electrode 65 as Vce (sat).
  • the resistor 81 simulates the saturation voltage between the collector electrode 62 and the current sense electrode 67 as Vcs (sat).
  • the resistance 80 is preferably 7.5 (m ⁇ ).
  • the resistor 81 is preferably 500 ( ⁇ ).
  • the current path R1 flowing through the current sense probe 27 is assumed to be a sense current, by setting the resistor 80 and the resistor 81 as described above, the current path R1 flows through the emitter probe 25. Current capacity can be reduced. For example, when the resistor 55 is 200 ( ⁇ ) and the rated current of the semiconductor testing device 1 is 500 (A), the power of the resistor 55 is 100 (kW). Since the semiconductor testing device 1 is not a device that supplies a constant current, a high-power resistor is required, although it does not necessarily need to be a 100 (kW) resistor. However, if the current path flowing through the current sense probe 27 is only the sense current, there is no need to prepare a high-power resistor, which is advantageous in terms of cost and design.
  • the measured value of the sense current in the test element 60A and the sense current of the semiconductor element 70 can be made to be close values. This has the advantage that it is easy to set the predetermined requirements (standards) for the above-described determination step (S50), and it is easy to detect deviations from the predetermined requirements (standards).
  • the amount of current (Is) flowing through the current sense probe 27 is determined by the ratio of the sum of the contact resistance R11 and the resistance value R3, and the contact resistance R12, so When the contact resistance R12 increases, a current larger than the expected current amount (Is) may flow through the current path of the current sense probe 27.
  • FIG. 7 is a cross-sectional view showing the semiconductor test apparatus 1 and the test element 60B.
  • the test element 60B includes a diode 85 and a diode 86 in addition to the configuration of the test element 60.
  • Diode 85 is connected between collector electrode 62 and emitter electrode 65, and diode 86 is connected between collector electrode 62 and current sense electrode 67.
  • the diode 85 simulates the saturation voltage Vce (sat) between the collector electrode 62 and the emitter electrode 65.
  • Diode 86 simulates the saturation voltage Vcs (sat) between collector electrode 62 and current sense electrode 67.
  • Vce (sat) is 1.5 (V) when a current of 200 (A) is passed through the semiconductor device to be tested using the semiconductor test equipment 1
  • the forward voltage (Vf) of the diode 85 is 1.5 (V) is preferred.
  • the Vcs (sat) of the semiconductor element is 1 (V) and the amount of current (Is) flowing through the current sense probe 27 is 2 (mA)
  • the forward voltage (Vf) of the diode 86 is 1.5 ( V) is preferred.
  • the current path flowing through the current sense probe 27 is assumed to be a sense current, it can be designed to have a smaller current capacity than the current path flowing through the emitter probe 25.
  • the diode 85 and the diode 86 can more accurately simulate the ratio of the collector current to the sense current of the semiconductor element 70 by using Schottky barrier diodes or the like, which have a low forward voltage Vf and many types of forward voltage Vf. I can do it.
  • FIG. 8 is a cross-sectional view showing the semiconductor test apparatus 1 and the test element 60C according to the fourth embodiment.
  • the configuration of the test element 60C is similar to that of the test element 60 of the first embodiment.
  • the test element 60C includes a main surface 68C, a collector electrode 62C, and a voltage sense electrode 63C, and the other configurations are substantially the same as the configuration of the test element 60.
  • the main surface 68C is formed into an uneven shape.
  • Collector electrode 62C and voltage sense electrode 63C are formed on main surface 68C.
  • the collector electrode 62C and the voltage sense electrode 63C include a base layer such as nickel, and a gold plating layer formed on the surface of the base layer. The thickness of the gold plating layer is, for example, several ⁇ m.
  • the collector electrode 62C and the voltage sense electrode 63C are also formed in an uneven shape similar to the main surface 68C.
  • the main surface 68C, the collector electrode 62C, and the voltage sense electrode 63C are processed into a crown shape, for example.
  • the main surface 68C and the collector electrode 62C are arranged so that when a foreign object as described above is sandwiched between the main surface 68C and the mounting surface 15, it enters the recess of the main surface 68C, the collector electrode 62C, and the voltage sense electrode 63C. and the surface roughness of the voltage sense electrode 63C.
  • the arithmetic mean roughness Ra of the main surface 68C, the collector electrode 62C, and the voltage sense electrode 63C is, for example, 500 ⁇ m or more and 1000 ⁇ m or less.
  • the main surface and each base layer are subjected to, for example, sandblasting. As a result, a main surface 68C having an uneven shape is formed, and an uneven shape is formed on each base layer. Thereafter, by forming a gold plating layer on each base layer, a collector electrode 62C and a voltage sense electrode 63C having an uneven shape can be formed.
  • test element 60C When performing a performance test of the semiconductor testing apparatus 1 using the test element 60C configured as described above, the test element 60C is placed on the mounting surface 15 of the semiconductor testing apparatus 1. Then, the collector electrode 62C and the stage electrode 12 are in contact with each other, and the sense electrode 13 and the voltage sense electrode 63C are in contact with each other.
  • the surfaces of the main surface 68C, the collector electrode 62C, and the voltage sense electrode 63C are formed in an uneven shape, so that foreign matter easily enters the recesses.
  • the contact resistance between the stage electrode 12 and the collector electrode 62C when a foreign object is sandwiched between the mounting surface 15 and the test element 60C is It is possible to suppress a difference in contact resistance between the stage electrode 12 and the collector electrode 62C in the uncontacted state. Similarly, it is possible to suppress a difference in contact resistance between the sense electrode 13 and the voltage sense electrode 63C.
  • the performance of the semiconductor testing device 1 can be satisfactorily tested.
  • the flow for determining the performance test of the semiconductor testing apparatus 1 using the test element 60C is the same as in the first embodiment.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

半導体試験装置（１）は、半導体素子（７０）の電気的特性の試験が可能に形成されており、半導体素子（７０）を模した試験素子（６０）を用いて性能評価が可能な半導体試験装置（１）であって、半導体試験装置（１）は、半導体素子を固定するステージ（１０）と、ステージ（１０）に設けられ、正極（６２）に接続されるステージ電極（１２）と、正極（６２）および負極（６５）の間の電圧を検知する電圧センサ（３０）と、正極（６２）および負極（６５）の間に電流を供給する電源（４０）と、正極（６２）および負極センス電極（６６）の間の電流を検知する電流センサ（５０）とを備える。

Description

半導体試験装置および半導体試験装置の性能評価方法
　本開示は、半導体試験装置および半導体試験装置の性能評価方法に関する。
　従来から特開２００６－３３７２４７号公報などのように、半導体素子の試験を行う半導体試験装置について各種提案されている。
　半導体素子は、たとえば、基板と、基板の下面に形成されたコレクタ電極と、基板の上面に形成されたエミッタ電極および制御電極とを含む。
　一般的に、半導体試験装置は、半導体素子が配置されるステージと、ステージの上面に配置された複数のプローブとを含む。
　ステージには、半導体素子のコレクタ電極に接触する電極が設けられている。ステージの上方に配置された複数のプローブは、半導体素子のエミッタ電極に接触する第１プローブと、制御電極に接触する第２プローブとを含む。
　半導体素子の特性を試験する際には、半導体素子をステージに配置して、コレクタ電極に第１電極を接触させる。第１プローブをエミッタ電極に接触させ、第２プローブを制御電極に接触させる。
　そして、制御電極に電圧を印加し、その後、コレクタ電極およびエミッタ電極間に電流を流して、半導体素子の試験を行う。
特開２００６－３３７２４７号公報
　上記のような半導体試験装置においては、半導体試験装置の電極および各プローブの劣化など弊害を検知することができず、半導体試験装置の性能を判定することができない。その結果、半導体素子の試験を正確に実施することができないとの課題が生じる場合がある。
　本開示は、上記のような課題に鑑みてなされたものであって、その目的は、半導体素子の試験をする半導体試験装置において、半導体試験装置の性能評価をすることができる半導体試験装置および半導体試験装置の性能評価方法を提供することである。
　本開示の半導体試験装置は、半導体素子の電気的特性の試験が可能に形成されており、半導体素子を模した試験素子を用いて性能評価が可能な半導体試験装置であって、試験素子は、第１主表面および第２主表面を有する基板と、第１主表面に形成された正極と、第２主表面に形成された負極と、負極センス電極と、制御信号に応じて正極および負極の間の電気的な導通を制御する制御電極とを含み、半導体試験装置は、半導体素子を固定するステージと、ステージに設けられ、正極に接続されるステージ電極と、正極および負極の間の電圧を検知する電圧センサと、正極および負極の間に電流を供給する電源と、正極および負極センス電極の間の電流を検知する電流センサとを備える。この半導体試験装置は、電流センサの測定値に基づいて、半導体試験装置が健全であるか否かの性能評価をすることができる。
　本開示の半導体試験装置の性能評価方法は、半導体素子の電気的特性の試験が可能であって、半導体素子を模した試験素子を用いて性能評価が可能な半導体試験装置の性能評価方法であって、試験素子は、第１主表面および第２主表面を有する基板と、第１主表面に形成された正極と、第２主表面に形成された負極と、負極センス電極と、制御信号に応じて正極および負極の間の電気的な導通を制御する制御電極とを含み、半導体試験装置は、第１主表面が配置され、正極に接続されるステージと、正極および負極の間の電圧を検知する電圧センサと、正極および負極の間に電流を供給する電源と、正極および負極センス電極の間の電流を検知する電流センサとを備える。半導体試験装置の性能評価方法は、制御電極に電圧を印加するステップと、正極および負極の間に電流を供給するステップと、電圧センサによって負極および正極の間の電位差を検知した状態において、電流センサが正極および負極センス電極の間の電流を取得するステップと、を備える。この半導体試験装置の性能評価方法は、電流センサの測定値に基づいて、半導体試験装置が健全であるか否かの性能評価をすることができる。
　本開示の半導体試験装置および半導体試験装置の性能評価方法によれば、半導体素子の試験をする半導体試験装置において、半導体試験装置の性能評価をすることができる。
本実施の形態１に係る半導体試験装置１を示す断面図である。 半導体試験装置１の性能試験を判定するためのフロー図である。 半導体素子７０の特性試験を行う試験ステップを模式的に示す図である。 半導体試験装置１および試験素子６０Ａを示す断面図である。 主表面６８（はんだ面）側から見たときにおける試験素子６０Ａの平面図である。 主表面（部品面）６９側から見たときにおける試験素子６０Ａの平面図である。 半導体試験装置１および試験素子６０Ｂを示す断面図である。 実施の形態４に係る半導体試験装置１および試験素子６０Ｃを示す断面図である。
　実施の形態１．
　図１は、本実施の形態１に係る半導体試験装置１を示す断面図である。半導体試験装置１は、試験素子６０を用いて半導体試験装置１の性能評価を実施する。
　試験素子６０は、ＩＧＢＴ（Insulated Gate Bipolor Transistor）やＭＯＳＦＥＡＴ（metal-oxide-semiconductor field-effect transistor）などの半導体素子を模擬して作成された素子である。
　試験素子６０は、基板６１と、コレクタ電極（正極）６２と、電圧センス電極６３と、制御電極６４と、エミッタ電極（負極）６５と、電圧センス電極６６と、電流センス電極６７とを含む。
　基板６１は主表面６８および主表面６９を含み、主表面６８および主表面６９は基板６１の厚さ方向に配列している。
　コレクタ電極６２および電圧センス電極６３は、主表面６８に形成されている。制御電極６４と、エミッタ電極６５と、電圧センス電極６６と、電流センス電極６７とは、主表面６９に形成されている。
　なお、図１に示す例においては、試験素子６０はＩＧＢＴを模した素子である。このため、コレクタ電極６２は、面形状に形成されている。
　半導体試験装置１は、制御装置２と、駆動回路３と、ステージ１０と、プローブアッセンブリ２０と、電圧センサ３０と、定電流源４０と、電流センサ５０と、抵抗５５とを備える。
　ステージ１０は、ステージ本体１１と、電極１２と、センス電極１３と、固定装置１４とを含む。
　ステージ本体１１は平坦面状の載置面１５を含む。載置面１５には、電極１２とセンス電極１３とが設けられている。
　固定装置１４は、載置面１５の上面に配置される試験素子や半導体素子を吸着して、試験素子や半導体素子を載置面１５の上面に固定する装置である。固定装置１４は、ステージ本体１１に形成された吸引管１６と、吸引管１６に接続された吸気装置とを含む。載置面１５には吸引管１６の吸引口１７が形成されており、吸気装置は図示されていない。
　電極１２は、複数のプローブを含む。プローブアッセンブリ２０は、ステージ１０の上方に配置されており、プローブアッセンブリ２０は上下方向に移動できるように形成されている。
　プローブアッセンブリ２０は、制御プローブ２４と、エミッタプローブ２５と、電圧センスプローブ２６と、電流センスプローブ２７とを含む。なお、この図１に示す例においては、エミッタプローブ２５が複数設けられている。
　電圧センサ３０は、センス電極１３および電圧センスプローブ２６に接続されている。具体的には、電圧センサ３０の正極端子はセンス電極１３に接続されており、電圧センサ３０の負極端子は電圧センスプローブ２６に接続されている。
　定電流源４０は正極線５６を通して電極１２に接続されており、定電流源４０は負極線５７を通して抵抗５５に接続されている。抵抗５５は定電流源４０および電流センサ５０に接続されている。電流センサ５０は、抵抗５５および電流センスプローブ２７に接続されている。抵抗５５は、たとえば、２００Ωである。
　定電流源４０および抵抗５５の間の結点５９において、負極線５８が接続されており、負極線５８は、複数のエミッタプローブ２５の各々に接続されている。駆動回路３は制御プローブ２４に接続されている。
　制御装置２は、駆動回路３とステージ１０とプローブアッセンブリ２０と定電流源４０との駆動を制御しており、制御装置２は電圧センサ３０および定電流源４０からの出力値を取得している。
　ここで、正常な試験素子６０を用いて、半導体試験装置１を駆動させて場合について説明する。
　制御装置２は、ステージ１０の固定装置１４を駆動して、所定位置に配置された試験素子６０を固定する。
　試験素子６０が吸引固定されることで、電極１２はコレクタ電極６２に接続され、センス電極１３は、電圧センス電極６３に接続される。
　電極１２は、複数のプローブを含むため、電極１２およびコレクタ電極６２の間の接触抵抗がばらつくことが抑制されている。
　たとえば、電極１２が面形状に形成されている場合には、面形状の電極１２および面形状のコレクタ電極６２が接触することになる。この場合、基板６１の反り具合や電極１２およびコレクタ電極６２の間への異物の混入などにより、電極１２およびコレクタ電極６２の間の接触抵抗がバラツキ易い。その一方で、電極１２を複数のプローブで形成することで、上記のような接触抵抗のバラツキが生じることを抑制することができる。
　制御装置２は、プローブアッセンブリ２０を下降させる。これにより、制御プローブ２４と制御電極６４とが接触し、エミッタ電極６５とエミッタプローブ２５とが接触する。同様に、電圧センス電極６６と電圧センスプローブ２６とが接触し、電流センスプローブ２７と電流センス電極６７とが接触する。
　制御装置２は、駆動回路３を駆動して、制御プローブ２４を通して、制御電極６４に所定電圧を印加し、制御装置２は定電流源４０を駆動する。
　これにより、コレクタ電極６２およびエミッタ電極６５と、コレクタ電極６２および電圧センス電極６６と、コレクタ電極６２および電流センス電極６７との間で電気的な導通経路が形成される。
　同様に、電圧センス電極６３およびエミッタ電極６５と、電圧センス電極６３および電圧センス電極６６と、電圧センス電極６３および電流センス電極６７との間で電気的な導通経路が形成される。
　電圧センサ３０は、センス電極１３と、電圧センスプローブ２６との間の電圧を検知している。電圧センサ３０内の内部抵抗は、数メガΩであり、電圧センスプローブ２６には殆ど流れず、測定誤差が小さく抑えられている。これにより、電圧センサ３０は、電圧センス電極６３および電圧センス電極６６の間の電位差を正確に測定することができる。
　コレクタ電極６２およびエミッタ電極６５の間の飽和電圧をＶｃｅ（ｓａｔ）とすると、電圧センス電極６３および電圧センス電極６６の間の電位差は飽和電圧（Ｖｃｓ（ｓａｔ））であり、電圧センサ３０は飽和電圧Ｖｃｅ（ｓａｔ）を正確に測定することができる。
　なお、上記の例においては、電圧センス電極６６はエミッタ電極６５と別体に形成されているが、エミッタ電極６５および電圧センス電極６６を一体的に形成するようにしてもよい。
　定電流源４０からの電流は、電極１２とコレクタ電極６２とエミッタ電極６５とエミッタプローブ２５とを順次通る電流経路Ｒ１と、電極１２とコレクタ電極６２と電流センス電極６７と電流センスプローブ２７と電流センサ５０と抵抗５５とを順次通る電流経路Ｒ２とを流れる。
　抵抗５５は、たとえば、２００Ωである。これにより、電流経路Ｒ２を流れる電流量は、電流経路Ｒ１を流れる電流量の１／１００００程度である。
　コレクタ電極６２および電流センス電極６７の間の飽和電圧をＶｃｓ（ｓａｔ）とし、電流センサ５０の測定値を電流量Ｉｓとし、抵抗５５の抵抗値をＲ３とすると、下記式（１）が成立する。
Ｖｃｅ（ｓａｔ）＝Ｖｃｓ（ｓａｔ）＋Ｉｓ×Ｒ３・・・（１）
　たとえば、２００（Ａ）の電流を通電した際の飽和電圧Ｖｃｅ（ｓａｔ）が１．５（Ｖ）、電流センス電極６７に数（ｍＡ）通電したときのＶｃｓ（ｓａｔ）が１（Ｖ）であったとする。抵抗３が２００Ωの場合には、上記式（１）は下記式（２）となる。
１.5（Ｖ）＝１（Ｖ）＋Ｉｓ×２００（Ω）・・・（２）
　その結果、Ｉｓ=２．５（ｍＡ）である。
　このように、試験素子６０においては、電流センス電極６７をエミッタ電極６５と別体に設けると共に、電流センス電極６７を通る電流経路Ｒ２に抵抗５５を設けることで、電流経路Ｒ２を通る電流量（Ｉｓ）は、電流経路Ｒ１を通る電流量の１／１００００程度となるように設定することができる。
　図２は、半導体試験装置１の性能試験を判定するためのフロー図である。
　準備ステップ（Ｓ１０）は、試験素子６０を載置面１５の所定位置に配置するステップと、制御装置２が固定装置１４を駆動するステップとを含む。
　この準備ステップにおいて、試験素子６０のエミッタ電極６５と半導体試験装置１の電極１２とが良好に接触し、エミッタ電極６５とセンス電極１３とが良好に接触する。
　プローブ接触ステップ（Ｓ２０）は、プローブアッセンブリ２０が下降して、半導体試験装置１の各プローブが試験素子６０の各電極に接触するステップである。
　具体的には、制御プローブ２４と制御電極６４とが接触し、エミッタ電極６５とエミッタプローブ２５とが接触する。同様に、電圧センス電極６６と電圧センスプローブ２６とが接触し、電流センスプローブ２７と電流センス電極６７とが接触する。
　通電ステップ（Ｓ３０）は、制御電極６４に所定電圧を印加するステップと、定電流源４０を駆動させて電流経路Ｒ１，Ｒ２に定電流を通電させるステップとを含む。なお、定電流源４０は、２００（Ａ）の定電流を供給する。
　電流検知ステップ（Ｓ４０）は、電流センサ５０が電流量を測定するステップである。なお、電流センサ５０は、測定した電流量を制御装置２に送信する。
　判定ステップ（Ｓ５０）は、電流センサ５０が測定した電流量が所定の要件（規格）を満たすかを判断する。ここで、所定の要件は、予め電流量（Ｉｓ）としての適正値を設定し、測定ばらつきを考慮した要件とすることができる。たとえば、複数の試験素子６０を用いて、複数回測定し、その測定結果に基づいて、適正値からの乖離量を算出する。そして、所定の要件として、たとえば、電流量（Ｉｓ）が適正値を基準として所定範囲内であることや、基準値からの乖離量が所定範囲内であることを採用することができる。
　ここで、電流量（Ｉｓ）の適正値の算出方法について説明する。
　まず、電流経路Ｒ１においてエミッタ電極６５およびエミッタプローブ２５の間の接触抵抗を接触抵抗Ｒ１１とし、電流経路Ｒ２において電流センス電極６７および電流センスプローブ２７の間の接触抵抗を接触抵抗Ｒ１２とし、抵抗５５の抵抗値を抵抗値Ｒ３とする。電流経路Ｒ１および電流経路Ｒ２の電位差は等しいため、下記式（３）が成立する。
（２００（Ａ）―Ｉｓ）×Ｒ１１＝Ｉｓ×（Ｒ３＋Ｒ１２）・・・（３）
　接触抵抗Ｒ１１は、エミッタ電極６５およびエミッタプローブ２５の材質と、エミッタプローブ２５の先端のプローブ径と、エミッタプローブ２５の形状と、エミッタプローブ２５の先端の押し当て圧力などによって、算出することができる。
　下記数１は、接触抵抗Ｒ１１を算出する式である。
Figure JPOXMLDOC01-appb-M000001
　なお、ρ（２５）は、エミッタプローブ２５の抵抗を示す。Ｅ（２５）は、エミッタプローブ２５の弾性係数を示す。Ｐ（２５）は、エミッタプローブ２５の先端の押し当て圧力を示す。Ｒ（２５）は、エミッタプローブ２５の先端の曲率半径を示す。
　同様に、接触抵抗Ｒ１２は、電流センス電極６７および電流センスプローブ２７の材質と、電流センスプローブ２７のプローブ径、押し当て圧力などによって算出することができる。下記数２は、接触抵抗Ｒ１２を算出する式である。
Figure JPOXMLDOC01-appb-M000002
　なお、ρ（２７）は、電流センスプローブ２７の抵抗を示す。Ｅ（２７）は電流センスプローブ２７の弾性係数を示す。Ｐ（２７）は、電流センスプローブ２７の先端の押し当て圧力を示す。Ｒ（２７）は、電流センスプローブ２７の先端の曲率半径を示す。
　そして、数１および数２において、エミッタプローブ２５および電流センスプローブ２７の各抵抗および弾性係数は予め測定することで取得することができる。そして、エミッタプローブ２５および電流センスプローブ２７の押し当て圧力は予め設定することができる。
　このため、半導体試験装置１の性能評価を実施する前に、接触抵抗Ｒ１１および接触抵抗Ｒ１２を算出することができる。
　そして、上記式（３）と、接触抵抗Ｒ１１，Ｒ１２とから電流量（Ｉｓ）の適正値を算出することができる。
　制御装置２には、電流量（Ｉｓ）の適正値と、上記の所定の要件に関する情報とが格納されている。
　判定ステップ（Ｓ５０）において、制御装置２は、電流検知ステップ（Ｓ４０）にて電流センサ５０から取得した電流量が、所定の要件を満たすか否かを判断する。
　ここで、電流センサ５０が測定した電流量が所定の要件を満たさない場合としては、たとえば、試験素子６０の固定位置がずれている場合や、エミッタプローブ２５や電流センスプローブ２７の先端部が摩耗しているなどの場合、エミッタプローブ２５および電流センスプローブ２７の押し当て圧力が適正でない場合などが考えられる。
　そこで、制御装置２は、判定ステップ（Ｓ５０）において、電流センサ５０が測定した電流量が所定の要件を満たさないと判断すると（Ｓ５０にてＮｏ）、制御装置２は、半導体試験装置１が不健全であると判断して、調整処理（Ｓ６０）を実施する。
　調整処理としては、たとえば、作業者に半導体試験装置１が不健全である旨の通知をすることと、エミッタプローブ２５および電流センスプローブ２７の押し当て圧力の調整する処理などが含まれる。
　その一方で、制御装置２は、電流センサ５０が測定した電流量が所定の要件を満すと判断すると（Ｓ５０にてＹｅｓ）、制御装置２は半導体試験装置１が健全であると判断する。
　そして、制御装置２は、半導体素子７０の特性試験を実施する試験ステップ（Ｓ７０）へ移行する。
　図３は、半導体素子７０の特性試験を行う試験ステップを模式的に示す図である。
　試験素子６０は、半導体素子７０を模して作成されており、半導体素子７０は試験素子６０と同様に構成されている。
　半導体素子７０は、基板７１と、コレクタ電極７２と、電圧センス電極７３と、制御電極７４と、エミッタ電極７５と、電圧センス電極７６と、電流センス電極７７とを含む。
　基板７１は主表面７８および主表面７９を含み、主表面７８および主表面７９は基板７１の厚さ方向に配列している。
　コレクタ電極７２および電圧センス電極７３は、主表面７８に形成されている。制御電極７４と、エミッタ電極７５と、電圧センス電極７６と、電流センス電極７７とは、主表面７９に形成されている。
　そして、半導体試験装置１は、ステージ１０の載置面１５に半導体素子７０を吸着固定する。そして、半導体試験装置１は、制御プローブ２４と制御電極７４とが接触し、エミッタ電極７５とエミッタプローブ２５とを接触させる。同様に、電圧センス電極７６と電圧センスプローブ２６とを接触させ、電流センスプローブ２７と電流センス電極７７とを接触させる。そして、制御電極７４に所定電圧を印加などして、半導体素子７０の特性試験を実施する。
　このように、本実施の形態１に係る半導体試験装置１によれば、半導体試験装置１の健全性を確認したうえで、半導体素子７０の特性試験を実施することができる。
　実施の形態２．
　図４は、半導体試験装置１および試験素子６０Ａを示す断面図である。
　試験素子６０Ａは、試験素子６０の構成に加えて、抵抗８０および抵抗８１を含む。抵抗８０は、コレクタ電極６２と、エミッタ電極６５および電圧センス電極６６の間に形成されている。抵抗８１は、コレクタ電極６２と、電流センス電極６７との間に形成されている。
　図５は、主表面６８（はんだ面）側から見たときにおける試験素子６０Ａの平面図であり、図６は、主表面（部品面）６９側から見たときにおける試験素子６０Ａの平面図である。
　主表面６８には、コレクタ電極６２と、電圧センス電極６３と、導体パターン９１Ａとが形成されている。
　主表面６９には、エミッタ電極６５と、導体パターン９１Ｂと、電流センス電極６７と、抵抗８０，８１が形成されている。
　なお、図５および図６に示す例においては、電圧センス電極６３はコレクタ電極６２と一体化しており、制御電極６４は図示されていない。基板６１には、主表面６８から主表面６９に貫通するスルーホール９５Ａおよびスルーホール９５Ｂが形成されている。スルーホール９５Ａ内には、導電部材９６Ａが形成されており、スルーホール９５Ｂ内には、導電部材９６Ｂが形成されている。導電部材９６Ａ，９６Ｂは、ドリル穴をめっきすることで形成されている。なお、スルーホール９５Ａ，９５Ｂは、複数形成されており、導電部材９６Ａ，９６Ｂも複数形成されている。
　主表面６８において、コレクタ電極６２は導電部材９６Ａに接続されている。主表面６９において、導電部材９６Ａに抵抗８０が接続されており、抵抗８０に導体パターン９１Ｂが接続されている。導体パターン９１Ｂは、エミッタ電極６５が接続されている。このため、コレクタ電極６２は、導電部材９６Ａと、抵抗８０と、導体パターン９１Ｂとを通して、エミッタ電極６５に接続されている。
　主表面６８において、導体パターン９１Ａは、コレクタ電極６２および導電部材９６Ｂとを接続している。主表面６９において、導電部材９６Ｂは抵抗８１に接続されており、抵抗８１は、電流センス電極６７に接続されている。
　このため、コレクタ電極６２は、導体パターン９１Ａと、導電部材９６Ｂと、抵抗８１とを通して、電流センス電極６７に接続されている。なお、導体パターン９１Ａ，９１Ｂは銅などで形成された配線パターンである。
　図４において、抵抗８０は、コレクタ電極６２およびエミッタ電極６５の間の飽和電圧をＶｃｅ（ｓａｔ）を模擬している。抵抗８１は、コレクタ電極６２および電流センス電極６７の間の飽和電圧をＶｃｓ（ｓａｔ）を模擬している。
　たとえば、半導体試験装置１を用いて、半導体素子に電流を２００（Ａ）流した時、Ｖｃｅ（ｓａｔ）が１．５（Ｖ）であった場合、抵抗８０は７．５（ｍΩ）が好ましい。また、半導体素子のＶｃｓ（ｓａｔ）が１（Ｖ）で、電流センス電極６７を流れる電流量が２（ｍＡ）である場合、抵抗８１は５００（Ω）が好ましい。
　電流センスプローブ２７を流れる電流経路Ｒ１はセンス電流を想定しているため、上記のように抵抗８０および抵抗８１を設定することで、エミッタプローブ２５を流れる電流経路Ｒ２に比べて、電流経路Ｒ１の電流容量を小さくすることができる。例えば抵抗５５が２００（Ω）で、半導体試験装置１の定格電流が５００（Ａ）であった場合、抵抗５５の電力は１００（ｋＷ）である。半導体試験装置１は定常的に電流を流す装置ではないため、１００（ｋＷ）の抵抗である必要は必ずしもないが、大電力抵抗が必要である。しかし、電流センスプローブ２７を流れる電流経路がセンス電流のみであるとすれば、大電力抵抗を準備する必要がなく、コスト面でも、設計面でも有利である。
　さらに、また、試験素子６０Ａにおけるセンス電流の測定値と、半導体素子７０のセンス電流を近い値とすることができる。これにより、上記の判定ステップ（Ｓ５０）の所定の要件（規格）を設定しやすく、所定の要件（規格）からの乖離が検出しやすい利点がある。
　さらに、上記式（３）において、電流センスプローブ２７に流れる電流量（Ｉｓ）は、接触抵抗Ｒ１１と抵抗値Ｒ３の和、と接触抵抗Ｒ１２の比で電流センスプローブ２７に流れる電流が決まるため、接触抵抗Ｒ１２が大きくなると、想定している電流量（Ｉｓ）に比べて大きな電流が電流センスプローブ２７の電流経路に流れる可能性がある。
　その一方で、試験素子６０Ａのように、抵抗８１を設けることで、電流センスプローブ２７に流れる電流量が過大なることを抑制することができる。
　なお、試験素子６０Ａを用いて、半導体試験装置１の性能試験を判定するためのフローは、上記実施の形態１と同様である。
　実施の形態３．
　図７は、半導体試験装置１および試験素子６０Ｂを示す断面図である。
　試験素子６０Ｂは、試験素子６０の構成に加えて、ダイオード８５およびダイオード８６を備える。
　ダイオード８５は、コレクタ電極６２およびエミッタ電極６５の間に接続されており、ダイオード８６は、コレクタ電極６２および電流センス電極６７の間に接続されている。
　ダイオード８５は、コレクタ電極６２およびエミッタ電極６５の間の飽和電圧Ｖｃｅ（ｓａｔ）を模擬している。
　ダイオード８６は、コレクタ電極６２および電流センス電極６７の間の飽和電圧Ｖｃｓ（ｓａｔ）を模擬している。
　例えば、半導体試験装置１をもちいて試験する半導体素子に電流を２００（Ａ）流した時、Ｖｃｅ（ｓａｔ）が１．５（Ｖ）であった場合、ダイオード８５の順方向電圧（Ｖｆ）は１．５（Ｖ）が好ましい。また、半導体素子のＶｃｓ（ｓａｔ）が１（Ｖ）で、電流センスプローブ２７に流れる電流量（Ｉｓ）が２（ｍＡ）である場合、ダイオード８６の順方向電圧（Ｖｆ）は１．５（Ｖ）が好ましい。これにより、電流センスプローブ２７を流れる電流経路はセンス電流を想定しているため、エミッタプローブ２５を流れる電流経路に比べて、電流容量が小さく設計することができる。
　試験する半導体素子７０の品種ごとにコレクタ電流とセンス電流の比を模擬した基板４１を製作することで、より細かく半導体試験装置１の健全性を確認することができる。
　ダイオード８５およびダイオード８６は、順方向電圧Ｖｆが低く、順方向電圧Ｖｆの種類が多いショットキーバリアダイオードなどを用いることで、より正確に半導体素子７０のコレクタ電流とセンス電流の比を模擬することができる。
　これにより、電流が変化した場合の順方向電圧Ｖｆの変動が抵抗の電圧変動に比べて小さいため、より半導体試験装置１の健全性を確認しやすくなる。
　なお、試験素子６０Ｂを用いて、半導体試験装置１の性能試験を判定するためのフローは、上記実施の形態１と同様である。
実施の形態４．
　図８は、実施の形態４に係る半導体試験装置１および試験素子６０Ｃを示す断面図である。試験素子６０Ｃの構成は、実施の形態１の試験素子６０に近似した構成である。試験素子６０Ｃは、主表面６８Ｃと、コレクタ電極６２Ｃと、電圧センス電極６３Ｃとを含み、当該構成以外の構成は試験素子６０の構成と実質的に同じである。
　主表面６８Ｃは凹凸形状に形成されている。コレクタ電極６２Ｃおよび電圧センス電極６３Ｃは、主表面６８Ｃに形成されている。コレクタ電極６２Ｃおよび電圧センス電極６３Ｃは、ニッケルなどの下地層と、下地層の表面に形成された金メッキ層とを含む。金メッキ層の膜厚は、たとえば、数μｍである。コレクタ電極６２Ｃおよび電圧センス電極６３Ｃも、主表面６８Ｃと同様に凹凸形状に形成されている。主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃは、たとえば、クラウン状に加工されている。
　一般的に、半導体の試験は、クリーンルーム内で実施される。そのため、ステージ１０上に乗る異物サイズは数１００μｍ程度である。上記のような異物が主表面６８Ｃおよび載置面１５の間に挟み込まれた場合に、主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの凹内に入り込むように、主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの表面粗さが設定されている。主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの算術平均粗さＲａは、たとえば、５００μｍ以上１０００μｍ以下である。
　主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃに凹凸形状を形成する際には、まず、凹凸形状が形成されていない主表面に、コレクタ電極６２Ｃの下地層と、電圧センス電極６３Ｃの下地層を形成する。
　コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの下地層を形成した後に、主表面と各下地層に、たとえば、サンドブラスト加工を施す。これにより、凹凸形状が形成された主表面６８Ｃが形成されると共に、各下地層に凹凸形状が形成される。その後、各下地層に金メッキ層を形成することで、凹凸形状が形成されたコレクタ電極６２Ｃおよび電圧センス電極６３Ｃを形成することができる。
　なお、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃを形成した後に、サンドブラスト処理を施したとする。この場合、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの金メッキ層の膜厚は数μｍ程度であるため、サンドブラスト処理によって、金メッキ層が剥離して、下地層が露出するおそれがある。その一方で、上記の方法によれば、各コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの下地層が露出することを抑制することができる。
　上記のように構成された試験素子６０Ｃを用いて、半導体試験装置１の性能試験を行う際には、試験素子６０Ｃが半導体試験装置１の載置面１５に配置される。そして、コレクタ電極６２Ｃおよびステージ電極１２が接触し、センス電極１３および電圧センス電極６３Ｃが接触する。
　この際、クリーンルーム内の異物が載置面１５および試験素子６０Ｃの間に挟み込まれる場合がある。本実施の形態４の試験素子６０Ｃにおいては、主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの表面は凹凸形状に形成されているため、異物が当該凹部内に入り込みやすい。
　その結果、異物が載置面１５および試験素子６０Ｃの間に挟みこまれた状態におけるステージ電極１２およびコレクタ電極６２Ｃの間の接触抵抗と、異物が載置面１５および試験素子６０Ｃの間に挟みこまれていない状態におけるステージ電極１２およびコレクタ電極６２Ｃの間の接触抵抗に差が生じることを抑制することができる。同様に、センス電極１３および電圧センス電極６３Ｃの間の接触抵抗に差が生じることを抑制することができる。
　異物の有無にかかわらず、ステージ電極１２およびコレクタ電極６２Ｃの接触抵抗の変動を抑制することができるため、電流経路Ｒ１を流れる電流量および電流経路Ｒ２を流れる電流量の比が変動することを抑制することができる。
　このように、試験素子６０Ｃを用いて、半導体試験装置１の性能試験を実施することで、半導体試験装置１の性能を良好に検査することができる。なお、試験素子６０Ｃを用いて、半導体試験装置１の性能試験を判定するためのフローは、上記実施の形態１と同様である。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示により示される技術的範囲は、上記した実施の形態ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　半導体試験装置、２　制御装置、３　駆動回路、１０　ステージ、１１　ステージ本体、１２　電極１、１３　センス電極、１４　固定装置、１６　吸引管、１７　吸引口、２０　プローブアッセンブリ、２２　プローブ、２４　制御プローブ、２５　エミッタプローブ、２６　電圧センスプローブ、２７　電流センスプローブ、３０　電圧センサ、４０　定電流源、５０　電流センサ。

Claims (7)

  1. 　半導体素子の電気的特性の試験が可能に形成されており、前記半導体素子を模した試験素子を用いて性能評価が可能な半導体試験装置であって、
    　前記試験素子は、
    　第１主表面および第２主表面を有する基板と、
    　前記第１主表面に形成された正極と、
    　前記第２主表面に形成された負極と、負極センス電極と、制御信号に応じて前記正極および前記負極の間の電気的な導通を制御する制御電極と、
    　を含み、
    　前記半導体試験装置は、
    　前記半導体素子を固定するステージと、
    　前記ステージに設けられ、前記正極に接続されるステージ電極と、
    　前記正極および前記負極の間の電圧を検知する電圧センサと、
    　前記正極および前記負極の間に電流を供給する電源と、
    　前記正極および前記負極センス電極の間の電流を検知する電流センサと、
    　を備えた、半導体試験装置。
  2. 　前記電源に接続されており、前記負極に接触する第１プローブと、
    　前記電源に接続されており、前記負極センス電極に接触する第２プローブと、
    　をさらに備えた、請求項１に記載の半導体試験装置。
  3. 　駆動回路と、
    　前記駆動回路に接続されると共に、前記制御電極に接触する第３プローブとをさらに備えた、請求項１または請求項２に記載の半導体試験装置。
  4. 　前記試験素子は、前記正極と前記負極センス電極との間に設けられた第１抵抗と、前記正極と前記負極との間に設けられた第２抵抗とを含む、請求項１または請求項２に記載の半導体試験装置。
  5. 　前記試験素子は、前記正極と前記負極センス電極との間に設けられた第１ダイオードと、前記正極と前記負極との間に設けられた第２ダイオードとをさらに備えた、請求項１または請求項２に記載の半導体試験装置。
  6. 　前記第１主表面と、前記正極の表面とは凹凸形状に形成された、請求項１または請求項２に記載の半導体試験装置。
  7. 　半導体素子の電気的特性の試験が可能であって、前記半導体素子を模した試験素子を用いて性能評価が可能な半導体試験装置の性能評価方法であって、
    　前記試験素子は、
    　第１主表面および第２主表面を有する基板と、
    　前記第１主表面に形成された正極と、
    　前記第２主表面に形成された負極と、負極センス電極と、制御信号に応じて前記正極および前記負極の間の電気的な導通を制御する制御電極と、
    　を含み、
    　前記半導体試験装置は、
    　前記第１主表面が配置され、前記正極に接続されるステージと、
    　前記正極および前記負極の間の電圧を検知する電圧センサと、
    　前記正極および前記負極の間に電流を供給する電源と、
    　前記正極および前記負極センス電極の間の電流を検知する電流センサと、
    　を備え、
    　前記半導体試験装置の性能評価方法は、
    　前記制御電極に電圧を印加するステップと、
    　前記正極および前記負極の間に電流を供給するステップと、
    　前記電圧センサによって前記負極および前記正極の間の電位差を検知した状態において、前記電流センサが前記正極および前記負極センス電極の間の電流を取得するステップと、
    　を備えた、半導体試験装置の性能評価方法。
PCT/JP2023/012568 2022-05-13 2023-03-28 半導体試験装置および半導体試験装置の性能評価方法 WO2023218783A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-079442 2022-05-13
JP2022079442 2022-05-13

Publications (1)

Publication Number Publication Date
WO2023218783A1 true WO2023218783A1 (ja) 2023-11-16

Family

ID=88730095

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/012568 WO2023218783A1 (ja) 2022-05-13 2023-03-28 半導体試験装置および半導体試験装置の性能評価方法

Country Status (1)

Country Link
WO (1) WO2023218783A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004959A (ja) * 2008-06-24 2010-01-14 Toshiba Corp Ｘ線ｃｔ装置
JP2013183988A (ja) * 2012-03-09 2013-09-19 Canon Inc 被検体情報取得装置および校正装置
JP2014225607A (ja) * 2013-05-17 2014-12-04 富士電機株式会社 半導体チップの試験装置および試験方法
JP2015132476A (ja) * 2014-01-09 2015-07-23 三菱電機株式会社 半導体チップ試験装置、半導体チップ試験方法および半導体チップ試験装置用のステージ
JP2016111207A (ja) * 2014-12-08 2016-06-20 三菱電機株式会社 電力用半導体装置
JP2016161333A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体基板の温度検査方法、半導体装置の製造方法及び半導体基板の温度検査装置
JP2017020811A (ja) * 2015-07-07 2017-01-26 株式会社デンソー 半導体素子の検査回路および検査方法
WO2018092457A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体試験回路、半導体試験装置および半導体試験方法
JP2021029765A (ja) * 2019-08-28 2021-03-01 株式会社日立製作所 粒子線モニタ装置、粒子線治療システムおよび粒子線モニタ方法
JP2021175962A (ja) * 2020-05-01 2021-11-04 富士電機株式会社 試験方法および試験装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004959A (ja) * 2008-06-24 2010-01-14 Toshiba Corp Ｘ線ｃｔ装置
JP2013183988A (ja) * 2012-03-09 2013-09-19 Canon Inc 被検体情報取得装置および校正装置
JP2014225607A (ja) * 2013-05-17 2014-12-04 富士電機株式会社 半導体チップの試験装置および試験方法
JP2015132476A (ja) * 2014-01-09 2015-07-23 三菱電機株式会社 半導体チップ試験装置、半導体チップ試験方法および半導体チップ試験装置用のステージ
JP2016111207A (ja) * 2014-12-08 2016-06-20 三菱電機株式会社 電力用半導体装置
JP2016161333A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体基板の温度検査方法、半導体装置の製造方法及び半導体基板の温度検査装置
JP2017020811A (ja) * 2015-07-07 2017-01-26 株式会社デンソー 半導体素子の検査回路および検査方法
WO2018092457A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体試験回路、半導体試験装置および半導体試験方法
JP2021029765A (ja) * 2019-08-28 2021-03-01 株式会社日立製作所 粒子線モニタ装置、粒子線治療システムおよび粒子線モニタ方法
JP2021175962A (ja) * 2020-05-01 2021-11-04 富士電機株式会社 試験方法および試験装置

Similar Documents

Publication Publication Date Title
US10746788B2 (en) Sensing structure of alignment of a probe for testing integrated circuits
US9030216B2 (en) Coaxial four-point probe for low resistance measurements
US6043668A (en) Planarity verification system for integrated circuit test probes
US6297653B1 (en) Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
JP7444077B2 (ja) 接触端子、検査治具、及び検査装置
US7397255B2 (en) Micro Kelvin probes and micro Kelvin probe methodology
KR20070070069A (ko) 기판 검사 장치 및 기판 검사 방법
WO2023218783A1 (ja) 半導体試験装置および半導体試験装置の性能評価方法
JP4766613B2 (ja) 金属表面の接合性・接続性評価方法および評価装置
US7295031B1 (en) Method for non-contact testing of marginal integrated circuit connections
US10768206B2 (en) Loop-back probe test and verification method
JP2004077167A (ja) 半導体素子の接続状態検査方法及び接続状態検査装置
Vandamme et al. 1/f noise as a diagnostic tool to investigate the quality of isotropic conductive adhesive bonds
JPH0829475A (ja) 実装基板検査装置のコンタクトプローブ
TW202006371A (zh) 探針、檢查治具、檢查裝置以及探針的製造方法
TWI813361B (zh) 電阻器結構及其阻值測量系統
TWI604204B (zh) 用於電測探針頭的電測裝置及其電測方法
JP4292013B2 (ja) 回路基板検査装置
JP2005049314A (ja) プロービングテスト法およびプローブ状態検出装置
CN117949813A (zh) 芯片检测电路及方法
JP6719423B2 (ja) チャックステージ検査装置およびチャックステージ検査方法
JP2004333493A (ja) 導電性材料の電気抵抗と導電層の抵抗とを測定するための装置、および導電層の抵抗を測定し、抵抗測定装置を較正する方法
JP2007123430A (ja) 半導体ウエハ及び半導体検査方法
TWM637162U (zh) 用於低阻值電阻四線量測之探針固定裝置
CN117517914A (zh) 背漏极mosfet晶圆动态参数测试结构及方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23803266

Country of ref document: EP

Kind code of ref document: A1