CN117517914A - 背漏极mosfet晶圆动态参数测试结构及方法 - Google Patents
背漏极mosfet晶圆动态参数测试结构及方法 Download PDFInfo
- Publication number
- CN117517914A CN117517914A CN202311369294.0A CN202311369294A CN117517914A CN 117517914 A CN117517914 A CN 117517914A CN 202311369294 A CN202311369294 A CN 202311369294A CN 117517914 A CN117517914 A CN 117517914A
- Authority
- CN
- China
- Prior art keywords
- test
- drain
- wafer
- mosfet
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 245
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000000523 sample Substances 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000004904 shortening Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000001105 regulatory effect Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010998 test method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种背漏极MOSFET晶圆动态参数测试结构及方法，包括晶圆托盘和漏极测试板，所述漏极测试板的背面紧密贴合在晶圆托盘的侧面上，所述漏极测试板的背面设置有D极连接部；所述漏极测试板的正面设置有测试线连接部和电源线连接部，所述测试线连接部通过匹配电阻与D极连接部连接，所述电源线连接部通过限流电阻与D极连接部连接。本发明中，在晶圆托盘的侧面漏极设置测试板接触，能够与背漏极MOSFET芯片背面的漏极形成通路，对于背漏极MOSFET芯片的背面测试接触问题有极大改善，并使得背漏极MOSFET芯片的漏极端在测试过程中采用的连接线大大缩短，能够有效提高测试的准确性。
Description
技术领域
本发明属于MOSFET芯片测试技术领域，涉及一种背漏极MOSFET晶圆动态参数测试结构及方法。
背景技术
背漏极结构的MOSFET晶圆是一种MOSFET芯片的布局方式，背漏极结构的MOSFET芯片的漏极区域位于晶圆背面，而栅、源极区域位于晶圆正面。背漏极结构可以减小MOSFET芯片的源极和漏极之间的耦合效应，从而减少串扰和信号干扰，且使得晶体管的前端和封装布线更加灵活，有助于实现更高集成度和更好的封装规划。
然而背漏极结构MOSFET芯片在晶圆测试阶段存在不小的难点，晶圆的测试是基于探针与晶圆上的极点接触来完成测试，而MOSFET测试系统的探针只能位于晶圆的正面。由于背漏极MOSFET芯片的漏极位于晶圆背面，测试接触点需要通过晶圆背面来接触漏极，大大增加了测试时漏极接触的难度和不稳定性，在这种情况下，采用常规测试方法在测试精度要求较高的时间参数上会存在巨大误差，导致测试结果不准确。
发明内容
针对上述现有技术的不足，本发明所要解决的技术问题是：提供一种背漏极MOSFET晶圆动态参数测试结构及方法。
为达到上述目的，本发明提供如下技术方案：
一种背漏极MOSFET晶圆动态参数测试结构，包括晶圆托盘和漏极测试板，所述晶圆托盘采用导电材料制成，用于吸附固定背漏极MOSFET晶圆并与背漏极MOSFET晶圆上各背漏极MOSFET芯片的漏极连接；所述漏极测试板设置有相对的正面和背面，所述漏极测试板的背面紧密贴合在晶圆托盘的侧面上，所述漏极测试板的背面设置有D极连接部，所述D极连接部与晶圆托盘的侧面接触从而实现电连接；所述漏极测试板的正面设置有测试线连接部和电源线连接部，所述测试线连接部通过匹配电阻与D极连接部连接，所述电源线连接部通过限流电阻与D极连接部连接。
进一步的，所述晶圆托盘的侧面上设置有至少两个螺纹孔，所述漏极测试板为柔性电路板，所述漏极测试板的两端分别开设有贯穿其正面和背面的第一通孔和第二通孔，所述第一通孔和第二通孔分别与一螺纹孔相对应；所述第一通孔和第二通孔中穿设有螺栓，并通过螺栓将漏极测试板的两端分别螺接固定在晶圆托盘的侧面上。
进一步的，所述漏极测试板的正面设置有金属布线、第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘和第六焊盘，所述第五焊盘形成测试线连接部，所述第六焊盘形成电源线连接部；所述金属布线与D极连接部电连接，所述第一焊盘和第三焊盘均与金属布线连接，所述第二焊盘与第五焊盘连接，所述第四焊盘与第六焊盘连接；所述匹配电阻的两端分别与第一焊盘和第二焊盘焊接固定，所述限流电阻的两端分别与第三焊盘和第四焊盘焊接固定。
进一步的，所述漏极测试板的背面覆盖有金属层，所述金属层形成D极连接部；所述第一通孔和/或第二通孔内嵌设有环形的金属连接部，所述金属连接部的两端分别与金属层和金属布线连接。
进一步的，所述金属层为在漏极测试板的背面通过均匀镀金形成的金层。
进一步的，所述漏极测试板的宽度小于或等于晶圆托盘的厚度，所述漏极测试板的上端面与晶圆托盘的上端面齐平或低于晶圆托盘的上端面，所述漏极测试板的下端面与晶圆托盘的下端面齐平或高于晶圆托盘的下端面。
进一步的，所述漏极测试板的正面还设置有第七焊盘，所述第七焊盘形成地线连接部。
一种背漏极MOSFET晶圆动态参数测试方法，包括以下步骤：
S1、取一MOSFET测试系统、探针台、波形测试设备和外部电源，并将探针台、波形测试设备和外部电源与MOSFET测试系统连接；
S2、将背漏极MOSFET晶圆动态参数测试结构放置在探针台的测试工位上，将MOSFET测试系统的两个探针固定在探针台的夹具上，并标定两个探针的针尖位置，使两个探针的针尖与待测背漏极MOSFET芯片的栅极和源极对准；
S3、将波形测试设备的第一通道的测试线连接至MOSFET测试系统的一个探针，将外部电源的负极输出端和另一个探针与MOSFET测试系统的地线连接；将波形测试设备的第二通道的测试线连接至测试连接板的第五焊盘，将外部电源的正极输出端连接至测试连接板的第六焊盘；
S4、将背漏极MOSFET晶圆载入晶圆托盘，使背漏极MOSFET晶圆上各背漏极MOSFET芯片的漏极与晶圆托盘连接；
S5、驱动晶圆托盘垂直向上运动，直至两个探针分别与背漏极MOSFET晶圆上一背漏极MOSFET芯片的栅极和源极良好接触；
S6、MOSFET测试系统和外部电源施加电压对背漏极MOSFET芯片的动态参数进行测试，并通过波形测试设备采集测试参数；
S7、驱动晶圆托盘垂直向下运动，使得背漏极MOSFET芯片与探针脱离接触，并步进至下一个背漏极MOSFET芯片位于测试位置；
重复S5～S7步骤，依次对背漏极MOSFET晶圆上的各背漏极MOSFET芯片进行动态参数测试。
进一步的，所述外部电源为具有控制端口的直流稳压电源，所述波形测试设备为具有控制端口和数据端口的双通道示波器。
进一步的，所述漏极测试板的正面设置有地线连接部，在所述S3步骤中，还从单独设置地线将第二探针连接至地线连接部，并将所述外部电源的负极连接至地线连接部，从而缩短第二探针至外部电源的负极的连接线的总长度。
本发明中，采用柔性电路板作为漏极测试板与晶圆托盘接触，能够与背漏极MOSFET晶圆背面的漏极形成通路，对于背漏极MOSFET芯片的背面测试接触问题有极大改善，使得背漏极MOSFET芯片的漏极端在测试过程中采用的连接线大大缩短，即测试信号的传输距离和传输时间大大缩短；克服了现有测试方法中背漏极MOSFET芯片的漏极测试线过长，不能准确地测出背漏极MOSFET芯片动态参数的缺陷，能够有效提高测试的准确性。目前已应用于量产的背漏极MOSFET晶圆的测试，测试效果良好、准确度高、效果显著。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明背漏极MOSFET晶圆动态参数测试结构一实施方式的结构示意图。
图2为漏极测试板正面的结构示意图。
图3为漏极测试板背面的结构示意图。
图4为本发明背漏极MOSFET晶圆动态参数测试方法一实施方式的流程图。
图5为将背漏极MOSFET晶圆动态参数测试结构放置在探针台的测试工位上，并将背漏极MOSFET晶圆载入晶圆托盘后的示意图。
图6为测试时信号源、双通道示波器和直流稳压电源与漏极测试板及背漏极MOSFET芯片的接线示意图。
图7为测试时MOSFET测试系统与背漏极MOSFET芯片、信号源、双通道示波器和直流稳压电源的电连接关系示意图。
附图中各标号的含义为：
漏极测试板-100；第一通孔-101；第二通孔-102；金属连接部-103；正面-110；第一焊盘-111；第二焊盘-112；第三焊盘-113；第四焊盘-114；第五焊盘-115；第六焊盘-116；第七焊盘-117；金属布线-118；背面-120；金属层-121；
晶圆托盘-200；螺纹孔-201；背漏极MOSFET晶圆-300；背漏极MOSFET芯片-301；匹配电阻-R1；限流电阻-R2、R3；
探针台-500；双通道示波器-600；直流稳压电源-700；MOSFET测试系统-800；测试板-810；第一探针-811；第二探针-812；信号源-813；计算机-820。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
请参阅图1，图1为本发明背漏极MOSFET晶圆动态参数测试结构一实施方式的结构示意图。本实施方式的背漏极MOSFET晶圆动态参数测试结构包括晶圆托盘200和固定连接在晶圆托盘200侧面的漏极测试板100，所述晶圆托盘200通常为圆形，采用具备良好导电性能的材料制成，用于吸附固定背漏极MOSFET晶圆300并与背漏极MOSFET晶圆300上各背漏极MOSFET芯片301的漏极连接。
本实施例中，所述晶圆托盘200的侧面上均匀设置有多个螺纹孔201，所述漏极测试板100采用柔性电路板。所述漏极测试板100设置有相对的正面110和背面120，所述漏极测试板100的两端分别开设有贯穿其正面110和背面120的第一通孔101和第二通孔102，且所述第一通孔101和第二通孔102之间的中心距等于晶圆托盘200相邻螺纹孔201的中心距，所述第一通孔101和第二通孔102分别与相邻的两个螺纹孔201对准。所述第一通孔101和第二通孔102中穿设有螺栓，并通过螺栓将漏极测试板100的两端分别螺接固定在晶圆托盘200的侧面上；从而实现漏极测试板100的固定。由于漏极测试板100为柔性电路板，柔性电路板由柔性基材和导电线路组成，具有可弯曲、可折叠等特性；利用其可弯折性，可以使漏极测试板100的背面120紧密贴合在晶圆托盘200的侧面上，实现背漏极MOSFET晶圆300底部漏极测试点的良好电接触并引出信号测试端，缩短测试信号的传输路径。
为保障晶圆托盘200在切换MOSFET芯片的移动过程中不与周围线路发生接触，对漏极测试板100的整体宽度设计应不超过晶圆托盘200的厚度。本实施例中，所述漏极测试板100的宽度略小于晶圆托盘200的厚度，且所述漏极测试板100的上端面低于晶圆托盘200的上端面，所述漏极测试板100的下端面高于晶圆托盘200的下端面。当然，所述漏极测试板100的宽度也可以等于晶圆托盘200的厚度，并使所述漏极测试板100的上端面与晶圆托盘200的上端面齐平，漏极测试板100的下端面与晶圆托盘200的下端面齐平。
请参阅图2，所述漏极测试板100的背面120设置有D极连接部，由于漏极测试板100的背面120与晶圆托盘200的侧面紧密贴合，使得所述D极连接部与晶圆托盘200的侧面接触从而实现电连接，并通过晶圆托盘200与背漏极MOSFET晶圆300上各背漏极MOSFET芯片301的漏极电连接。为使漏极测试板100的背面120更好的贴合晶圆托盘200，从而D极连接部与晶圆托盘200充分接触；本实施例中，在漏极测试板100的背面120不设置其他信号线，设计为一个完整的接触面，不设计阻焊层且在漏极测试板100的背面120通过均匀镀金形成金层作为金属层121，所述金属层121即为D极连接部。
请参阅图3，所述漏极测试板100的正面110设置有测试线连接部和电源线连接部，所述测试线连接部通过50Ω的匹配电阻R1与转接部连接，所述电源线连接部通过限流电阻R2与转接部连接，所述转接部与D极连接部连接。具体的，在所述漏极测试板100的正面110设置有金属布线118、第一焊盘111、第二焊盘112、第三焊盘113、第四焊盘114、第五焊盘115和第六焊盘116，所述第五焊盘115形成测试线连接部，所述第六焊盘116形成电源线连接部。所述第一通孔101和第二通孔102内嵌设有环形的金属连接部103，当然，也可以只在第一通孔101或第二通孔102嵌设金属连接部103；所述金属连接部103的两端分别与金属层121和金属布线118连接，所述金属布线118与D极连接部电连接，所述第一焊盘111和第三焊盘113均与金属布线118连接，所述第二焊盘112与第五焊盘115连接，所述第四焊盘114与第六焊盘116连接；所述匹配电阻R1的两端分别与第一焊盘111和第二焊盘112焊接固定，所述限流电阻R2的两端分别与第三焊盘113和第四焊盘114焊接固定，从而通过金属布线118和金属连接部103即可将匹配电阻R1和限流电阻R2连接至D极连接部。
为了缩短MOSFET测试系统800的地线与外部电源的负极连接连接时的线路总长度，还可以在所述漏极测试板100的正面110设置第七焊盘117，所述第七焊盘117形成地线连接部，用于同时连接MOSFET测试系统800的地线与外部电源的负极，在实现MOSFET测试系统800的地线和外部电源的负极电连接的同时还可以缩短相关地线连接线缆的总长度。
本实施例中，采用柔性电路板作为漏极测试板100与晶圆托盘200接触，能够与背漏极MOSFET晶圆300背面的漏极形成通路，对于背漏极MOSFET晶圆300的背面测试接触问题有极大改善，并使得背漏极MOSFET芯片301的漏极端在测试过程中采用的连接线大大缩短，即测试信号的传输距离和传输时间大大缩短；从而克服了现有测试方法中背漏极MOSFET晶圆300的漏极测试线过长，不能准确地测出背漏极MOSFET芯片301动态参数的缺陷，能够有效提高测试的准确性。目前已应用于量产的背漏极MOSFET晶圆300测试，测试效果良好、准确度高、效果显著。
请参阅图4，图4为本发明背漏极MOSFET晶圆动态参数测试方法一实施方式的流程图。本实施方式的背漏极MOSFET晶圆动态参数测试方法包括以下步骤：
S1、取一MOSFET测试系统800、探针台500、波形测试设备和外部电源，并将探针台500和外部电源的控制端口以及波形测试设备的控制端口和数据端口与MOSFET测试系统800连接。所述MOSFET测试系统800、探针台500、波形测试设备和外部电源均为现有设备，本实施例不涉及对上述设备的改进。其中，所述MOSFET测试系统800包括计算机820(图中未示出)和测试板810，所述测试板上集成有第一探针811、第二探针812、信号源813和限流电阻R3；所述第一探针811和第二探针812分别用于连接背漏极MOSFET芯片301的栅极和源极，所述信号源813为方波信号源813，用于提供测试所需的方波信号。信号源813的输出端通过测试板810上的内部导线与限流电阻R3电连接，所述限流电阻R3通过测试板810上的内部导线与第一探针811电连接，用于通过第一探针811给背漏极MOSFET芯片301的栅极供电；所述MOSFET测试系统800的地线通过测试板810上的内部导线与第二探针812电连接。所述计算机820存储有MOSFET芯片测试程序，用于对信号源813、外部电源和波形测试设备进行控制，以及读取上述设备的测试数据并进行分析和存储。所述探针台500设置有用于放置晶圆托盘200的测试工位、驱动测试工位上的晶圆托盘200移动的驱动装置以及用于固定测试板810的夹具；所述探针台500还具有控制端口，所述计算机820可通过控制端口向探针台500发送控制信号，使驱动装置驱动晶圆托盘200移动。本实施例中，所述波形测试设备采用具有控制端口和数据端口的双通道示波器600，双通道示波器600的第一测试通道用于测试背漏极MOSFET芯片301的栅极的波形，第二测试通道用于测试背漏极MOSFET芯片301的漏极的波形。所述外部电源采用具有控制端口的直流稳压电源700，用于在背漏极MOSFET芯片301的漏极施加直流电压。
S2、将上述任一实施例的背漏极MOSFET晶圆动态参数测试结构放置在探针台500的测试工位上，作为探针台500的托盘。将测试板810通过夹具固定于探针台500上，使第一探针811和第二探针812位于晶圆托盘200上方，并在计算机820上标定好第一探针811和第二探针812的针尖位置，使第一探针811和第二探针812的针尖正好位于待测背漏极MOSFET芯片301的栅极和源极的正上方，以便于通过第一探针811和第二探针812实现测试设备与背漏极MOSFET芯片301的栅极和源极的电连接。
S3、将双通道示波器600的第一通道的测试线连接至测试板810，并通过测试板810上的内部导线与第一探针811实现电连接，用于测试背漏极MOSFET芯片301栅极的波形。将双通道示波器600的第二通道的测试线连接至测试连接板的第五焊盘115，用于测试背漏极MOSFET芯片301漏极的波形。将直流稳压电源700的正极输出端连接至测试连接板的第六焊盘116，用于给背漏极MOSFET芯片301的漏极供电。将直流稳压电源700的负极输出端与MOSFET测试系统800的地线连接。本实施例中，为了缩短MOSFET测试系统800的地线与直流稳压电源700的负极连接连接时的线路总长度，可以单独设置一根连接地线将第二探针812连接至第七焊盘117(即地线连接部)，并将所述直流稳压电源700的负极连接至第七焊盘117，从而缩短第二探针812至直流稳压电源700的负极的连接线的总长度。
S4、请参阅图5，将待测背漏极MOSFET晶圆300的正面朝上载入晶圆托盘200，晶圆托盘200中心通过吸附固定住背漏极MOSFET晶圆300，使背漏极MOSFET晶圆300上各背漏极MOSFET芯片301的漏极与晶圆托盘200连接，并根据背漏极MOSFET晶圆300的单个背漏极MOSFET芯片301的尺寸调整晶圆托盘200的步进距离，以便于每移动一次晶圆托盘200完成一次背漏极MOSFET芯片301的检测，从而通过对晶圆托盘200的步进对背漏极MOSFET晶圆300上的各背漏极MOSFET芯片301依次进行测试。
S5、MOSFET测试系统800控制探针台500的驱动装置驱动晶圆托盘200垂直向上运动，直至第一探针811和第二探针812分别与背漏极MOSFET晶圆300上一背漏极MOSFET芯片301的栅极和源极良好接触。请参阅图6，为测试时测试板810、双通道示波器600和直流稳压电源700与漏极测试板100及背漏极MOSFET芯片301的接线示意图。
S6、MOSFET测试系统800开启MOSFET动态参数测试程序，控制方波信号源813和直流稳压电源700输出对应的电压测试信号，并通过数据端口从双通道示波器600读取测试的波形信号，对背漏极MOSFET芯片301的动态参数进行测试；并对测量值进行运算和判断，最终显示测试通过与否。动态参数测试一般需要完成单个背漏极MOSFET芯片301的开启时间、关断时间、上升时间、下降时间等动态参数的测试。单个背漏极MOSFET芯片301测试完成后，MOSFET测试系统800自动储存测试数据和测试结论，并在测试程序中标记该芯片是否通过测试。请参阅图7，为测试时MOSFET测试系统800与背漏极MOSFET芯片301、信号源813、双通道示波器600和直流稳压电源700的电连接关系示意图。
S7、MOSFET测试系统800控制探针台500的驱动装置驱动晶圆托盘200垂直向下运动，使得背漏极MOSFET芯片301与第一探针811和第二探针812脱离接触；之后继续驱动晶圆托盘200步进至下一个背漏极MOSFET芯片301位于测试位置。重复S5～S7步骤，依次对背漏极MOSFET晶圆300上的各背漏极MOSFET芯片301进行动态参数测试，直至背漏极MOSFET晶圆300上的所有背漏极MOSFET芯片301全部完成动态参数测试。
本实施例中，采用柔性电路板作为漏极测试板100与晶圆托盘200接触，从而与背漏极MOSFET晶圆300背面的漏极形成通路，使得背漏极MOSFET芯片301的漏极端测试连接线大大缩短，测试准确性较高。由于背漏极MOSFET芯片301的动态参数的数量级通常在几纳秒至几十纳秒之间，在动态参数测试中测试线的长度和布局直接决定了动态参数测试的准确性。利用本结构和方法，可以优化背漏极MOSFET芯片301的漏极测试端引出方式，能够满背漏极MOSFET芯片301动态参数的测试需求，实现对背漏极MOSFET芯片301的动态参数的准确测试。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种背漏极MOSFET晶圆动态参数测试结构，其特征在于：包括晶圆托盘和漏极测试板，所述晶圆托盘采用导电材料制成，用于吸附固定背漏极MOSFET晶圆并与背漏极MOSFET晶圆上各背漏极MOSFET芯片的漏极连接；所述漏极测试板设置有相对的正面和背面，所述漏极测试板的背面紧密贴合在晶圆托盘的侧面上，所述漏极测试板的背面设置有D极连接部，所述D极连接部与晶圆托盘的侧面接触从而实现电连接；所述漏极测试板的正面设置有测试线连接部和电源线连接部，所述测试线连接部通过匹配电阻与D极连接部连接，所述电源线连接部通过限流电阻与D极连接部连接。
2.根据权利要求1所述的背漏极MOSFET晶圆动态参数测试结构，其特征在于：所述晶圆托盘的侧面上设置有至少两个螺纹孔，所述漏极测试板为柔性电路板，所述漏极测试板的两端分别开设有贯穿其正面和背面的第一通孔和第二通孔，所述第一通孔和第二通孔分别与一螺纹孔相对应；所述第一通孔和第二通孔中穿设有螺栓，并通过螺栓将漏极测试板的两端分别螺接固定在晶圆托盘的侧面上。
3.根据权利要求1所述的背漏极MOSFET晶圆动态参数测试结构，其特征在于：所述漏极测试板的正面设置有金属布线、第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘和第六焊盘，所述第五焊盘形成测试线连接部，所述第六焊盘形成电源线连接部；所述金属布线与D极连接部电连接，所述第一焊盘和第三焊盘均与金属布线连接，所述第二焊盘与第五焊盘连接，所述第四焊盘与第六焊盘连接；所述匹配电阻的两端分别与第一焊盘和第二焊盘焊接固定，所述限流电阻的两端分别与第三焊盘和第四焊盘焊接固定。
4.根据权利要求3所述的背漏极MOSFET晶圆动态参数测试结构，其特征在于：所述漏极测试板的背面覆盖有金属层，所述金属层形成D极连接部；所述第一通孔和/或第二通孔内嵌设有环形的金属连接部，所述金属连接部的两端分别与金属层和金属布线连接。
5.根据权利要求4所述的背漏极MOSFET晶圆动态参数测试结构，其特征在于：所述金属层为在漏极测试板的背面通过均匀镀金形成的金层。
6.根据权利要求1～5任一项所述的背漏极MOSFET晶圆动态参数，其特征在于：所述漏极测试板的宽度小于或等于晶圆托盘的厚度，所述漏极测试板的上端面与晶圆托盘的上端面齐平或低于晶圆托盘的上端面，所述漏极测试板的下端面与晶圆托盘的下端面齐平或高于晶圆托盘的下端面。
7.根据权利要求1～5任一项所述的背漏极MOSFET晶圆动态参数测试结构，其特征在于：所述漏极测试板的正面还设置有第七焊盘，所述第七焊盘形成地线连接部。
8.一种背漏极MOSFET晶圆动态参数测试方法，其特征在于，包括以下步骤：
S1、取一MOSFET测试系统、探针台、波形测试设备和外部电源，并将探针台、波形测试设备和外部电源与MOSFET测试系统连接；
S2、将如权利要求1～7任一项所述的背漏极MOSFET晶圆动态参数测试结构放置在探针台的测试工位上，将MOSFET测试系统的两个探针固定在探针台的夹具上，并标定两个探针的针尖位置，使两个探针的针尖与待测背漏极MOSFET芯片的栅极和源极对准；
S3、将波形测试设备的第一通道的测试线连接至MOSFET测试系统的一个探针，将外部电源的负极输出端和另一个探针与MOSFET测试系统的地线连接；将波形测试设备的第二通道的测试线连接至测试连接板的第五焊盘，将外部电源的正极输出端连接至测试连接板的第六焊盘；
S4、将背漏极MOSFET晶圆载入晶圆托盘，使背漏极MOSFET晶圆上各背漏极MOSFET芯片的漏极与晶圆托盘连接；
S5、驱动晶圆托盘垂直向上运动，直至两个探针分别与背漏极MOSFET晶圆上一背漏极MOSFET芯片的栅极和源极良好接触；
S6、MOSFET测试系统和外部电源施加电压对背漏极MOSFET芯片的动态参数进行测试，并通过波形测试设备采集测试参数；
S7、驱动晶圆托盘垂直向下运动，使得背漏极MOSFET芯片与探针脱离接触，并步进至下一个背漏极MOSFET芯片位于测试位置；
重复S5～S7步骤，依次对背漏极MOSFET晶圆上的各背漏极MOSFET芯片进行动态参数测试。
9.根据权利要求8所述的背漏极MOSFET晶圆动态参数测试方法，其特征在于：所述外部电源为具有控制端口的直流稳压电源，所述波形测试设备为具有控制端口和数据端口的双通道示波器。
10.根据权利要求8所述的背漏极MOSFET晶圆动态参数测试方法，其特征在于：所述漏极测试板的正面设置有地线连接部，在所述S3步骤中，还从单独设置地线将第二探针连接至地线连接部，并将所述外部电源的负极连接至地线连接部，从而缩短第二探针至外部电源的负极的连接线的总长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311369294.0A CN117517914A (zh) | 2023-10-20 | 2023-10-20 | 背漏极mosfet晶圆动态参数测试结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311369294.0A CN117517914A (zh) | 2023-10-20 | 2023-10-20 | 背漏极mosfet晶圆动态参数测试结构及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117517914A true CN117517914A (zh) | 2024-02-06 |
Family
ID=89752162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311369294.0A Pending CN117517914A (zh) | 2023-10-20 | 2023-10-20 | 背漏极mosfet晶圆动态参数测试结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117517914A (zh) |
-
2023
- 2023-10-20 CN CN202311369294.0A patent/CN117517914A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159245B2 (en) | Holding member for inspection, inspection device and inspecting method | |
| KR100787829B1 (ko) | 프로브 카드 테스트 장치 및 테스트 방법 | |
| JPS635274A (ja) | プリント基板を検査するための方法と装置 | |
| US7768283B1 (en) | Universal socketless test fixture | |
| CN111736058B (zh) | 适用于芯片测试系统的测试平台 | |
| CN113539870A (zh) | 测试晶圆上一开关元器件的电气特性的方法 | |
| CN117517914A (zh) | 背漏极mosfet晶圆动态参数测试结构及方法 | |
| US8188760B2 (en) | Curve tracer signal conversion for integrated circuit testing | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| CN215415735U (zh) | 晶圆上一开关元器件的电气特性测试装置 | |
| CN212965280U (zh) | 适用于芯片测试系统的测试平台 | |
| WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
| JP2001077160A (ja) | 半導体基板試験装置 | |
| KR20060133242A (ko) | 액정표시장치 및 이의 테스트 장치와 이의 테스트방법 | |
| JP2006329998A (ja) | 基板検査用治具、及びこれに用いる検査用プローブ | |
| JP2559242B2 (ja) | プローブカード | |
| JP2933331B2 (ja) | 半導体装置の検査装置 | |
| JP2004361249A (ja) | 基板検査装置 | |
| TWI580980B (zh) | 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法 | |
| JPH0540131A (ja) | 試験用治具 | |
| JP2003258044A (ja) | プローブカード、プローブ装置、プローブ試験方法及びプローブ針 | |
| JP3467374B2 (ja) | 半導体集積回路の検査方法及び半導体集積回路の検査装置 | |
| JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
| WO2024106052A1 (ja) | 半導体試験装置、半導体試験方法および半導体装置の製造方法 | |
| JP4334684B2 (ja) | 基板検査用センサおよび基板検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |