JP2004361249A - 基板検査装置 - Google Patents

基板検査装置 Download PDF

Info

Publication number
JP2004361249A
JP2004361249A JP2003160053A JP2003160053A JP2004361249A JP 2004361249 A JP2004361249 A JP 2004361249A JP 2003160053 A JP2003160053 A JP 2003160053A JP 2003160053 A JP2003160053 A JP 2003160053A JP 2004361249 A JP2004361249 A JP 2004361249A
Authority
JP
Japan
Prior art keywords
wiring pattern
inspection
capacitance
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003160053A
Other languages
English (en)
Inventor
Munehiro Yamashita
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Read Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2003160053A priority Critical patent/JP2004361249A/ja
Publication of JP2004361249A publication Critical patent/JP2004361249A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】電位の基準となる基準面を設定することなく基板に対して静電容量測定による配線パターンの検査を行うことができる基板検査装置を提供する。
【解決手段】基板201の表面201aにパッド202〜207が、基板201の表面201bに導体部212〜216が形成され、パッド202〜207と導体部212〜216とはそれぞれ接続配線によって接続されている。
そして、表面201aに対向配置される、プローブ102〜107を備えた検査ユニット101と、表面201b上を移動可能にされたプローブ108と、導体部217にプローブ108を位置させ、プローブ102〜107をグラウンドに接続したときのプローブ108とプローブ102〜107との間の静電容量を測定する容量測定部111と、容量測定部111により検出された静電容量を用いて導体部217の良否判定を行う判定部115を備えた。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、基板に形成された配線の検査を行う基板検査装置に関するものである。
【0002】
【従来の技術】
従来、プリント配線基板や、BGA(Ball Grid Array)等のICパッケージに用いられるパッケージ基板等の基板に形成された配線パターン、スルーホール、ビヤ等の接続配線や、接続配線にICパッケージや半導体チップなどを接続するためのランドやパッドなどの導体パターン等(以下、配線パターン等と称する)の検査を行う基板検査装置として、基板の配線パターン等に同時に接触可能な多針状の検査用接触子を備えた検査治具を、基板の両面に接触させて配線パターン等の検査を行うものが知られている(例えば、特許文献1参照。)。
【0003】
また、複数の配線パターン間が短絡する短絡不良を検出するための短絡検査を行う方法として、配線パターン間の抵抗値を測定することにより短絡検査を行う場合には、一つの配線パターンについて検査を行う都度、他のすべて配線パターンの配線パターンとの間の抵抗測定を行う必要があり、その配線パターンの組み合わせによる検査工数が増大してしまう。そこで、このような短絡検査の検査工数を低減することができる検査方法として、図4に示すように、基準電位となる接地された導体板301を設置し、その上に絶縁シート302を介して基板303を載置した後、移動可能に構成された単体のプローブ304を検査対象の配線パターン305に接触させてその配線パターン305と導体板301との間に形成される静電容量を測定し、例えば配線パターン305が他の配線パターンと短絡するなどの不良があった場合にはその静電容量が変化することを利用して、その測定された静電容量から配線パターン305の良否を検査するようにした検査装置が知られている(例えば、特許文献2参照。)。
【0004】
【特許文献1】
特開平6−118115号公報
【特許文献2】
特公平4−17394号公報
【0005】
【発明が解決しようとする課題】
しかし、上記のように、検査対象の配線パターン等によって生じる静電容量を測定することによって、その配線パターン等の検査を行う検査装置では、基準電位となる基準面を設定する必要があるため、図4に示すように、基板303の下に基準電位となる導体板301を設置する必要があり、上記のような多針状検査用接触子を備えた検査治具を基板303の下面に接触させることができない。従って、例えば上記パッケージ基板の検査を行う場合には、例えば図4に示す検査装置を用いてその基板面に形成された配線パターン等の検査を行った後、上記のような多針状検査用接触子を備えた検査治具をその基板の他方の表面に形成された配線パターン等に接触させて、その配線パターン等の検査を別途行う必要が生じる。そのため、基板に形成された配線パターン等の検査工数が増大するという不都合があった。
【0006】
また、基板303が内層に配線パターン305と対向するように形成された面状の導体パターンを備えているときは、この面状の導体パターンを接地して導体板301の代わりに用いることにより、この面状の導体パターンを基準電位となる基準面として設定することも考えられるが、基板303がこのような配線パターン305と対向するように形成された面状の導体パターンを備えていないときや、配線パターン305と対向する位置に面状の導体パターンが形成されていないときは、基準電位となる基準面を設定することができないため、静電容量測定により配線パターン305の検査をすることができないという不都合があった。
【0007】
特に、近年、パッケージ基板に実装されるICチップの多ピン化、微細化が進み、パッケージ基板とICチップとを接続するための配線パターンがICチップの実装位置周辺に高密度に形成される結果、配線パターン305と対向する位置に面状の導体パターンを形成する余地がなく、従って、基準電位となる基準面を設定することができないために静電容量測定により配線パターン305の検査をすることができないという不都合が顕著になっていた。
【0008】
本発明は上記事情に鑑みてなされたもので、電位の基準となる基準面を設定することなく基板に対して静電容量測定による配線パターンの検査を行うことができる基板検査装置を提供することを目的とする。
【0009】
なお、この明細書では、複数の配線層にプリント配線が配設されてなる多層配線基板を含むプリント回路基板、パッケージ基板、液晶ディスプレイやプラズマディスプレイなどに用いられる透明電極板、及びフィルムキャリアなどを総称して基板という。
【0010】
【課題を解決するための手段】
請求項1に記載の発明は、一方表面に複数の第1の配線パターンが、他方表面に複数の第2の配線パターンが形成されると共に、前記第2の配線パターンは一部の配線パターンを除いて厚み方向に形成された接続配線を介して第1の配線パターンとそれぞれ導通されてなる基板に対する検査装置であって、一方表面上に対向配置され、第1の配線パターンのそれぞれに同時に接触可能にされた多針状検査用接触子と、他方表面上を移動し、第2の配線パターンのそれぞれと接触可能にされた個別検査用接触子と、前記第2の配線パターンの第1の配線パターンと導通されていない配線パターンに個別検査用接触子を位置させ、多針状検査用接触子に同電位を付与したときの、個別検査用接触子と多針状検査用接触子間の静電容量を検出する静電容量検出部と、検出された静電容量を用いて、前記第2の配線パターンの一部の配線パターンの良否判定を行う判定部を備えてなることを特徴としている。
【0011】
請求項1に記載の発明によれば、静電容量測定部によって、個別検査用接触子と多針状検査用接触子間の静電容量が検出され、判定部によって、静電容量測定部によって測定された静電容量を用いて前記第2の配線パターンの第1の配線パターンと導通されていない配線パターンの良否が判定される。この場合、複数の第1の配線パターン及び第1の配線パターンと接続された接続配線や第1の配線パターンと導通するべく形成された第2の配線パターンと、前記第2の配線パターンの第1の配線パターンと導通されていない配線パターンとの間に生じる静電容量が、多針状検査用接触子と個別検査用接触子とを用いて検出される。
【0012】
請求項2に記載の発明は、請求項1記載の基板検査装置において、前記第1の配線パターンと導通するべく形成された第2の配線パターンに前記個別検査用接触子をそれぞれ位置させたときの、前記個別検査用接触子と前記多針状検査用接触子間の電気抵抗からそれぞれの導通状態を検出する導通検出部をさらに備え、前記判定部は、さらに前記導通検出部により検出された導通状態を用いて前記第1の配線パターンと導通するべく形成された第2の配線パターンと前記第1の配線パターンとの間の前記接続配線の良否判定を行うものであることを特徴としている。請求項2に記載の発明によれば、導通検出部によって、前記第1の配線パターンと導通するべく形成された第2の配線パターンに個別検査用接触子をそれぞれ位置させたときの、個別検査用接触子と多針状検査用接触子間の電気抵抗からその間のそれぞれの導通状態が検出され、判定部によって、その検出された導通状態を用いて前記第1の配線パターンと導通するべく形成された第2の配線パターンと第1の配線パターンとの間の接続配線の良否が判定される。この場合、複数の第1の配線パターン及び第1の配線パターンと接続された接続配線や前記第1の配線パターンと導通するべく形成された第2の配線パターンと、前記第2の配線パターンの第1の配線パターンと導通されていない配線パターンとの間に生じる静電容量を検出するのに用いられた多針状検査用接触子と個別検査用接触子とが、前記第1の配線パターンと導通するべく形成された第2の配線パターンと第1の配線パターンとの間の導通状態を検出するために用いられる。
【0013】
請求項3に記載の発明は、請求項1又は2に記載の基板検査装置において、前記静電容量測定部は、前記多針状検査用接触子をグラウンドに接続した状態で、前記静電容量を検出することを特徴としている。請求項3に記載の発明によれば、多針状検査用接触子にそれぞれ接触した第1の配線パターンがグラウンドに接続された状態で、静電容量測定部により前記静電容量が検出される。
【0014】
【発明の実施の形態】
以下、本発明に係る実施形態を図面に基づいて説明する。図1は、本発明の一実施形態に係る基板検査装置の構成の一例を説明するための図である。図1に示す基板検査装置1は、プローブ102,103,104,105,106,107、プローブ108、及び本体部100を備える。本体部100は、切換部109、導通検出部110、容量測定部111、及び検査処理部112を備える。
【0015】
図1に示す基板201は、基板検査装置1の検査対象となる基板、例えばBGAパッケージに用いられるパッケージ基板で、図1は基板201の断面図を示している。そして、基板201のIC等が実装される表面201bとは反対側の表面201aに、はんだボールの端子をはんだ付けするためのパッド202,203,204,205,206,207が設けられている。また、基板201の内層には、例えば基板201の全体に電源やグラウンドを供給するためのベタ導体板208が配線全体をカバーするように面状に設けられ、ベタ導体板208はパッド207と電気的に接続されて形成されている。
【0016】
また、基板201の、半導体チップが取り付けられる側の表面201bに、例えばフリップチップボンディングやワイヤボンディングによって半導体チップを接続するための導体部212,213,214,215,216が設けられている。そして、パッド202,203,204,205,206は、それぞれ導体部212,213,214,215,216との間で、内部ビアや内層配線パターン等の接続配線によって、電気的に接続されている。さらに、表面201bには、例えば表面201b上で配線を行うための特定の配線パターンである導体部217が、パッド202,203,204,205,206,207とは電気的に分離して設けられている。
【0017】
プローブ102,103,104,105,106,107は、例えばベーク等の絶縁材料からなる検査ユニット101によって一体に保持されており、検査ユニット101上に基板201を載置することによって、プローブ102,103,104,105,106,107が、それぞれパッド202,203,204,205,206,207と接触するように構成されている。なお、検査ユニット101によって一体に保持されるプローブは、プローブ102,103,104,105,106,107の6つに限られず、基板201の表面201a上に設けられたパッドの数に応じて適宜増減されるものであり、例えば、実用装置においては、数千本程度設けられている。
【0018】
プローブ108は、検査点に移動可能に構成されたいわゆる移動プローブであり、例えばX軸、Y軸及びZ軸方向へ駆動する図略の駆動機構に支持されており、あらかじめ定められたプログラムに従って、X軸、Y軸及びZ軸方向に移動制御される。即ち、プローブ108は、所定の検査位置に位置決めされた検査対象の基板201の平面と平行な平面上の座標を規定する、X軸、Y軸方向に移動される。そして、プローブ108は、基板201の表面201b上の検査点となる導体部212,213,214,215,216、及び導体部217のいずれかに相当する位置に移動された後、基板201に向かうZ軸方向に駆動されることにより、その検査点に接触するように構成されている。なお、基板201の表面201b上の検査点は、導体部212,213,214,215,216、及び導体部217に限られず、他の検査点が設けられていても良い。また、プローブ108は、一つに限られず、複数の移動プローブによって、基板201の表面201b上に形成された導体パターンの導通状態の検査が実行可能に構成されていても良い。
【0019】
切換部109は、プローブ102,103,104,105,106,107,108と、導通検出部110及び容量測定部111との間の接続を切り替えるためのスイッチアレー等から構成され、検査処理部112からの制御信号に応じてプローブ102,103,104,105,106,107の中から選択されたいずれか一つのプローブとプローブ108とを導通検出部110及び容量測定部111へ接続したり、プローブ102,103,104,105,106,107を互いに接続すると共にグラウンドへ接続したりする。
【0020】
導通検出部110は、切換部109によって導通検出部110に接続された、プローブ102,103,104,105,106,107のうちのいずれかと、プローブ108との間に生じる電気抵抗に基づいて導通状態を検出する。具体的には、例えば切換部109によってプローブ102とプローブ108とが導通検出部110に接続されたとき、導通検出部110は、プローブ102とプローブ108との間に所定の検査電圧を印加すると共にプローブ102とプローブ108との間に流れる電流を導通測定電流値として測定し、その導通測定電流値が所定の基準値以上の場合にプローブ102とプローブ108との間が導通している状態であることを示す信号を検査処理部112へ出力する一方、その導通測定電流値が所定の基準値未満の場合にはプローブ102とプローブ108との間が導通していない状態であることを示す信号を検査処理部112へ出力する。
【0021】
なお、導通検出部110は、例えば、導通測定電流値を示すデータを検査処理部112へ出力したり、検査電圧と導通測定電流値とから得られる抵抗値を示すデータを検査処理部112へ出力したりする構成としても良い。この場合、導通検出部110から出力されたデータに基づいて、検査処理部112によって、プローブ102とプローブ108との間の導通状態が判断されるようにしてもよい。
【0022】
容量測定部111は、切換部109によって互いに接続されたプローブ102,103,104,105,106,107とプローブ108との間の静電容量を測定するもので、例えば公知の静電容量測定装置によって構成されている。そして、容量測定部111は、測定した静電容量を示すデータを検査処理部112へ出力する。
【0023】
検査処理部112は、基板検査装置1全体の動作を司るもので、例えば基板検査装置1の動作を制御するための制御プログラムや検査対象となる配線の良否を判定するための判定プログラムを記憶するROM(Read Only Memory)、一時的にデータを保管するRAM(Random Access Memory)、及び制御プログラム等をROMから読み出して実行するマイクロコンピュータ等から構成される。また、検査処理部112は、基板データ記憶部113、基準容量データ記憶部114、及び判定部115を備える。
【0024】
基板データ記憶部113は、検査対象となる基板201に形成されたパッド202,203,204,205,206,207、導体部212,213,214,215,216、及び導体部217の座標位置を示す座標データや、パッド202,203,204,205,206,207、導体部212,213,214,215,216、及び導体部217相互間の電気的な接続関係を示すネットデータ等を記憶する。
【0025】
基準容量データ記憶部114は、容量測定部111により測定された静電容量から検査対象となる導体パターン等の良否判定を行うための基準となる静電容量データを記憶する。例えば、複数の良品の基板201において、パッド202,203,204,205,206,207と導体部217との間の静電容量を予め測定すると共に、その測定値から導体部217が良品であると判断するための静電容量の範囲を取得しておく。そして、その静電容量の範囲が導体部217の良否判定用静電容量データとして基準容量データ記憶部114に記憶されている。
【0026】
また、検査処理部112は、前記判定プログラムを実行することにより、判定部115として機能する。
【0027】
次に、図1に示す基板検査装置の動作について、図2に示すフローチャートを参照しつつ説明する。まず、ステップS11において、図示しない固定治具によって検査ユニット101上に基板201が保持され、基板検査位置に位置決めされると、プローブ102,103,104,105,106,107が、それぞれパッド202,203,204,205,206,207と接触する。そして、検査処理部112によって、基板データ記憶部113に記憶されている座標データ及びネットデータから、基板201の表面201b上に形成されている導体部のうち表面201aに形成されているパッドのいずれかと接続されている導体部、例えば導体部212が選択される。
【0028】
次に、検査処理部112によって、基板データ記憶部113に記憶されている座標データに基づきプローブ108を導体部212に当接させるべく制御信号が出力され、この制御信号に応じてプローブ108が図略のX軸、Y軸、Z軸駆動装置によって駆動され、導体部212上に移動され当接される。そして、検査処理部112からの制御信号に応じて、切換部109によりプローブ102とプローブ108とが導通検出部110へ接続されると共に、導通検出部110によってプローブ102とプローブ108との間、すなわちパッド202と導体部212との間の導通状態が検出される。これにより、パッド202と導体部212との導通の有無が検査される。
【0029】
さらに、パッド202に関する短絡検査を実行すべく、検査処理部112によって、基板データ記憶部113に記憶されている座標データ及びネットデータから、例えばパッド202と隣接して形成されているパッド203が選択され、例えば検査処理部112からの制御信号に応じて、パッド202と接触しているプローブ102と、パッド203と接触しているプローブ103とが切換部109により導通検出部110へ接続される。そして、導通検出部110によってプローブ102とプローブ103との間、すなわちパッド202とパッド203との間の導通の有無、すなわち短絡不良の有無が検査される。
【0030】
同様にして、それぞれパッド203,204,205,206と、導体部212,213,214,215,216との間の導通、短絡の検査が行われる。
【0031】
次に、ステップS12において、静電容量測定に基づき基板の検査が実行される。図3は、ステップS12における容量測定部111による静電容量の測定を説明するための概念図である。
【0032】
図1、図3を参照して、まず、ステップS12において、検査処理部112によって、基板データ記憶部113に記憶されている座標データ及びネットデータから、基板201の表面201b上に形成されている導体部のうち表面201aに形成されているパッドのいずれとも接続されていない導体部、例えば導体部217が選択される。そして、ステップS11と同様にして、検査処理部112からの制御信号に応じてプローブ108が図略のX軸、Y軸、Z軸駆動装置によって駆動され、導体部217上に移動され当接される。さらに、検査処理部112からの制御信号に応じて、切換部109によりプローブ108が容量測定部111へ接続される。
【0033】
また、検査処理部112からの制御信号に応じて、切換部109によりプローブ102,103,104,105,106,107、及びグラウンドが、互いに接続されると共に、接続ライン116を介して容量測定部111へ接続される。
【0034】
次に、検査処理部112からの制御信号に応じて、容量測定部111によって、プローブ108と接続ライン116との間の静電容量が測定される。
【0035】
図3において、プローブ102,103,104,105,106,107は、切換部109によって互いに接続されると共にグラウンドへ接続される一方、プローブ102,103,104,105,106,107はそれぞれパッド202,203,204,205,206,207と接触しているので、パッド207、ベタ導体板208、導体部212,213,214,215,216、及びパッド202,203,204,205,206と導体部212,213,214,215,216との間を接続している接続配線は、すべてグラウンドに接続されている。
【0036】
そして、プローブ102,103,104,105,106,107は、切換部109によって互いに接続されているので、容量測定部111によって、プローブ108と接続ライン116との間、すなわち導体部217と、基板201に設けられた導体部217以外のパッド、接続配線、及びベタ導体板208などの導体部との間の静電容量が測定される。
【0037】
図3に示す容量測定部111は、パルス信号発生部121と電流計122とを備え、例えばパルス信号発生部121から出力したパルス信号をプローブ108と接続ライン116との間に印加したとき、流れる電流を測定することによって、プローブ108と接続ライン116との間の静電容量を測定可能にされている。なお、容量測定部111は、パルス信号発生部121と電流計122とを備える例に限られず、他の公知の方法により静電容量を測定するものであっても良い。
【0038】
次に、判定部115によって、容量測定部111により測定されたプローブ108と接続ライン116との間の静電容量測定値と、基準容量データ記憶部114に記憶されている導体部217の良否判定用静電容量データとが比較され、静電容量測定値が良否判定用静電容量データにより示される良品の範囲であったとき、判定部115により導体部217が良品であると判定される。
【0039】
以上、ステップS11,S12の処理を、基板201に形成された検査対象となる導体パターンに対して実行することにより、基板201の検査が行われる。
【0040】
この場合、判定部115は、導体部217と、導体部217を除くグラウンドに接続されたパッドや接続配線などの導体部との間の静電容量測定値を用いて導体部217の良否判定を行うことができるので、図4に示す従来例による静電容量測定のように、接地された導体板301の上に絶縁シート302を介して基板303を載置し、電位の基準となる基準面を設定する必要がない。従って、電気抵抗に基づく基板の検査と静電容量測定に基づく基板の検査を行なうために、プローブ102,103,104,105,106,107以外に導体板や絶縁シート等を別途備える必要がなく、基板検査装置1のコストを低減することが可能になる。
【0041】
また、ステップS11において検査ユニット101上に基板201を保持したままの状態で、ステップS12における静電容量測定に基づく基板の検査を行なうことが可能となり、検査ユニット101と導体板を取り替えたり、検査装置を取り替えたりするなどの工数が不要となり、検査時間が低減される。
【0042】
なお、ベタ導体板208を備えた基板201の検査を行う例を示したが検査対象の基板201は、単層又は複数の誘電板が積層された基板であって、ベタ導体板208を備えないものであったり、ベタ導体板208と導体部217とが対向する位置にないものであってもよい。例えば、基板201がパッド207とベタ導体板208とを備えていない場合、ステップS12において、プローブ102,103,104,105,106が、接続ライン116を介して容量測定部111へ接続され、容量測定部111によって、プローブ108と接続ライン116との間、すなわち導体部217と、基板201に設けられた導体部217以外のパッド、接続配線などの導体部との間の静電容量が測定される構成としても良い。
【0043】
この場合、導体部217と、基板201に設けられた導体部217以外のパッド、接続配線などの導体部との間の静電容量が測定されるので、電位の基準となる基準面を設定する必要がない結果、検査対象となる基板が電位の基準となるベタ導体板208を備えているか否か、あるいはパッド207とベタ導体板208とが対向しているか否かに関わりなく、導体部217の検査を行うことが可能になる。
【0044】
また、ステップS12において、検査処理部112からの制御信号に応じて、切換部109によりプローブ102,103,104,105,106,107が、互いに接続されると共に接続ライン116を介して容量測定部111へ接続される例を示したが、例えば以下のようにしても良い。すなわち、検査処理部112によって、基板データ記憶部113に記憶されている座標データ及びネットデータから、ベタ導体板208に接続されているパッド、例えばパッド207が選択される。そして、検査処理部112からの制御信号に応じて、切換部109によりパッド207と接触しているプローブ107と、プローブ108とが容量測定部111へ接続され、容量測定部111によって、プローブ107とプローブ108との間、すなわちパッド207に接続されているベタ導体板208と、導体部217との間の静電容量が測定される構成としても良い。
【0045】
また、ステップS12において、基板201の表面201aに接触されるすべてのプローブ、例えばプローブ102,103,104,105,106,107が、図3に示すように切換部109によって容量測定部111と接続される構成が望ましいが、必ずしも基板201の表面201aに接触されるすべてのプローブが容量測定部111と接続されるものに限定されない。
【0046】
例えば、検査対象となる導体部217との間に生じる静電容量が大きくなる部分、例えば導体部217と対向する面積が大きくなるベタ導体板208、導体部217と隣接あるいは近傍に形成された導体部216,215、及び導体部217の近傍にその接続配線が引き回されているパッド205,206等、導体部217との間で静電容量を生じる位置関係にある導体部と接続されたパッドのうちの一部、例えばパッド205,206に接触するプローブ105,106が、切換部109によって容量測定部111と接続される構成としてもよい。
【0047】
さらにこの場合、容量測定部111と接続されないプローブ、例えばプローブ102,103,104は、グラウンドに接続されることが望ましい。例えば、プローブ102,103,104がグラウンドに接続されていない場合には、パッド202,203,204、導体部212,213,214、およびこれらパッドと導体部間を接続する接続配線が電気的に浮いた状態となり、例えば空中を伝搬する電磁波ノイズ等の影響を受ける等、電気的に不安定な状態になり、容量測定部111による静電容量の測定に影響を及ぼすことが考えられる。しかし、プローブ102,103,104がグラウンドに接続されることにより、容量測定部111による静電容量の測定が電気的に浮いた状態の導体部の影響を受けることが抑制される。
【0048】
また、図3に示すように、切換部109によりプローブ102,103,104,105,106,107、すなわち基板201の表面201aに接触するすべてのプローブがグラウンドに接続される構成が望ましいが、容量測定部111によって、プローブ102,103,104,105,106,107とプローブ108との間の静電容量が測定可能に構成されていれば良く、プローブ102,103,104,105,106,107がグラウンドに接続されない構成であっても良い。
【0049】
また、前記基板は、複数の誘電板を備え、そのうちの内面の一つについて面状に形成されたベタ導体板を有すると共に前記複数の第1の配線パターンのうち少なくとも一つは前記ベタ導体板に接続されたものであり、前記静電容量検出部は、前記第2の配線パターンの一部のパターンに前記個別検査用接触子を位置させたときの、前記多針状検査用接触子のうち前記ベタ導体板に接続された第1の配線パターンに接触する検査用接触子と前記個別検査用接触子間の静電容量を検出するものであってもよい。これによれば、静電容量検出部により、多針状検査用接触子のうちベタ導体板に接続された第1の配線パターンに接触する検査用接触子と、前記第2の配線パターンの一部のパターンに接触する個別検査用接触子間の静電容量が検出される。この場合、前記第2の配線パターンの一部のパターンとベタ導体板との間の静電容量が測定される。
【0050】
また、前記静電容量測定部は、前記ベタ導体板に接続された第1の配線パターンに接触する前記検査用接触子を、グラウンドに接続した状態で前記静電容量を検出するものであってもよい。これによれば、ベタ導体板がグラウンドに接続された状態で、静電容量測定部により前記静電容量が検出される。
【0051】
【発明の効果】
請求項1に記載の発明によれば、複数の第1の配線パターン及び第1の配線パターンと接続された接続配線や第1の配線パターンと導通するべく形成された第2の配線パターンと、前記第2の配線パターンの第1の配線パターンと導通されていない配線パターンとの間に生じる静電容量を、多針状検査用接触子と個別検査用接触子とを用いて検出することができるので、電位の基準となる基準面を設定することなく基板に対して静電容量測定による配線パターンの検査を行うことができる。
【0052】
請求項2に記載の発明によれば、複数の第1の配線パターン及び第1の配線パターンと接続された接続配線や第1の配線パターンと導通するべく形成された第2の配線パターンと、第2の配線パターンの第1の配線パターンと導通されていない配線パターンとの間に生じる静電容量を検出するのに用いられた多針状検査用接触子と個別検査用接触子とが、第1の配線パターンと導通するべく形成された第2の配線パターンと第1の配線パターンとの間の導通状態を検出するために用いられるので、基板に対して静電容量測定による検査と電気抵抗測定による検査とを行う場合であっても、静電容量測定による基板の検査時に電位の基準面を設定すべく導体板上に基板を載置し直すことなく検査対象の配線パターン等の静電容量を測定することができ、基板の検査工数を低減することができる。
【0053】
請求項3に記載の発明によれば、第1の配線パターンがグラウンドに接続された状態で、静電容量測定部により前記静電容量が検出されるので、静電容量を安定して検出することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る基板検査装置の構成の一例を説明するための図である。
【図2】図1に示す基板検査装置の動作を示すフローチャートである。
【図3】容量測定部による静電容量の測定を説明するための概念図である。
【図4】従来例による基板検査装置を説明するための図である。
【符号の説明】
1 基板検査装置
100 本体部
101 検査ユニット
102,103,104,105,106,107 プローブ(多針状検査用接触子)
108 プローブ(個別検査用接触子)
109 切換部
110 導通検出部
111 容量測定部(静電容量検出部)
112 検査処理部(判定部)
113 基板データ記憶部
114 基準容量データ記憶部
115 判定部
201 基板
201a 表面(一方表面)
201b 表面(他方表面)
202,203,204,205,206,207 パッド(第1の配線パターン)
208 ベタ導体板
212,213,214,215,216 導体部(第2の配線パターン)
217 導体部(第2の配線パターンの第1の配線パターンと導通されていないパターン)

Claims (3)

  1. 一方表面に複数の第1の配線パターンが、他方表面に複数の第2の配線パターンが形成されると共に、前記第2の配線パターンは一部の配線パターンを除いて厚み方向に形成された接続配線を介して第1の配線パターンとそれぞれ導通されてなる基板に対する検査装置であって、一方表面上に対向配置され、第1の配線パターンのそれぞれに同時に接触可能にされた多針状検査用接触子と、他方表面上を移動し、第2の配線パターンのそれぞれと接触可能にされた個別検査用接触子と、前記第2の配線パターンの第1の配線パターンと導通されていない配線パターンに個別検査用接触子を位置させ、多針状検査用接触子に同電位を付与したときの、個別検査用接触子と多針状検査用接触子間の静電容量を検出する静電容量検出部と、検出された静電容量を用いて、前記第2の配線パターンの一部の配線パターンの良否判定を行う判定部を備えてなることを特徴とする基板検査装置。
  2. 前記第1の配線パターンと導通するべく形成された第2の配線パターンに前記個別検査用接触子をそれぞれ位置させたときの、前記個別検査用接触子と前記多針状検査用接触子間の電気抵抗からそれぞれの導通状態を検出する導通検出部をさらに備え、前記判定部は、さらに前記導通検出部により検出された導通状態を用いて前記第1の配線パターンと導通するべく形成された第2の配線パターンと前記第1の配線パターンとの間の前記接続配線の良否判定を行うものであることを特徴とする請求項1記載の基板検査装置。
  3. 前記静電容量測定部は、前記多針状検査用接触子をグラウンドに接続した状態で、前記静電容量を検出することを特徴とする請求項1又は2記載の基板検査装置。
JP2003160053A 2003-06-04 2003-06-04 基板検査装置 Pending JP2004361249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003160053A JP2004361249A (ja) 2003-06-04 2003-06-04 基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003160053A JP2004361249A (ja) 2003-06-04 2003-06-04 基板検査装置

Publications (1)

Publication Number Publication Date
JP2004361249A true JP2004361249A (ja) 2004-12-24

Family

ID=34052951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003160053A Pending JP2004361249A (ja) 2003-06-04 2003-06-04 基板検査装置

Country Status (1)

Country Link
JP (1) JP2004361249A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156399A (ja) * 2003-11-27 2005-06-16 Nidec-Read Corp 基板検査装置及び基板検査方法
JP2006250608A (ja) * 2005-03-09 2006-09-21 Hioki Ee Corp 回路基板検査方法およびその装置
CN102116817B (zh) * 2009-12-31 2013-05-29 德律科技股份有限公司 电性连接瑕疵侦测装置
KR101555141B1 (ko) * 2013-06-21 2015-09-22 가부시키가이샤 니혼 마이크로닉스 배선기판의 검사장치 및 배선기판의 검사방법
KR20150130506A (ko) * 2013-05-20 2015-11-23 니혼덴산리드가부시키가이샤 기판 검사 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156399A (ja) * 2003-11-27 2005-06-16 Nidec-Read Corp 基板検査装置及び基板検査方法
JP2006250608A (ja) * 2005-03-09 2006-09-21 Hioki Ee Corp 回路基板検査方法およびその装置
CN102116817B (zh) * 2009-12-31 2013-05-29 德律科技股份有限公司 电性连接瑕疵侦测装置
KR20150130506A (ko) * 2013-05-20 2015-11-23 니혼덴산리드가부시키가이샤 기판 검사 방법
KR101663920B1 (ko) * 2013-05-20 2016-10-07 니혼덴산리드가부시키가이샤 기판 검사 방법 및 기판 검사용 지그
KR101555141B1 (ko) * 2013-06-21 2015-09-22 가부시키가이샤 니혼 마이크로닉스 배선기판의 검사장치 및 배선기판의 검사방법
US9476934B2 (en) 2013-06-21 2016-10-25 Kabushiki Kaisha Nihon Micronics Inspection apparatus and inspection method for inspecting a wiring board

Similar Documents

Publication Publication Date Title
US20050200363A1 (en) Electrical inspection method and apparatus for printed wiring board for the electronic component mounting, and computer-readable recording medium
JPH04309875A (ja) インサーキット試験装置
EP1637893B1 (en) Method and apparatus for testing electrical characteristics of object under test
JP3165056B2 (ja) 基板検査装置および基板検査方法
KR20090027610A (ko) 기판 검사 장치 및 기판 검사 방법
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
US6535005B1 (en) Systems and methods for obtaining an electrical characteristics of a circuit board assembly process
JP2004361249A (ja) 基板検査装置
JP2019060627A (ja) 基板検査装置、及び基板検査方法
CN110023768B (zh) 电阻测量装置和电阻测量方法
JP2000068335A (ja) フィルムキャリアテープおよびそのテスト方法
TWI484192B (zh) Probe card, inspection device and inspection method
JP4277398B2 (ja) 配線板の検査装置
JP2007322127A (ja) 基板検査方法及び基板検査装置
WO2008001651A1 (fr) Procédé d'inspection de carte et dispositif d'inspection de carte
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
JP2003287553A (ja) プローブカード及びそれを製造するための基板
JPH09230005A (ja) 回路基板検査装置
JP2006200973A (ja) 回路基板検査方法およびその装置
JP2005017221A (ja) 基板検査方法及びその装置
JP4264305B2 (ja) 基板検査装置及び基板検査方法
JP4257164B2 (ja) 基板検査装置及び基板検査方法
JP2000171512A (ja) プリント配線板の導通検査装置
JP7357826B1 (ja) 光半導体検査装置
JP3346707B2 (ja) 半導体集積回路装置の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216