CN102116817B - 电性连接瑕疵侦测装置 - Google Patents
电性连接瑕疵侦测装置 Download PDFInfo
- Publication number
- CN102116817B CN102116817B CN 200910265753 CN200910265753A CN102116817B CN 102116817 B CN102116817 B CN 102116817B CN 200910265753 CN200910265753 CN 200910265753 CN 200910265753 A CN200910265753 A CN 200910265753A CN 102116817 B CN102116817 B CN 102116817B
- Authority
- CN
- China
- Prior art keywords
- signal
- pin
- electrical connection
- measured
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明是有关于一种电性连接瑕疵侦测装置,用以侦测待测元件的待测接脚与电路板信号线间的电性连接是否正常,电性连接瑕疵侦测装置包括:信号供应器、侦测模块以及电极板。信号供应器藉由信号线提供测试信号至待测接脚。电极板电性连接于侦测模块,包括:侦测面以及至少一排贯孔。侦测面接触待测元件相对待测接脚的表面,在信号供应器提供测试信号至待测接脚且待测接脚与信号线连接正常时,使侦测模块侦测到的感应电容大于一临界值。贯孔沿电极板四边设置,贯穿电极板,与接地电位相连接,在信号供应器与电极板位于电路板同一侧时屏蔽信号供应器与电极板间的电容效应。
Description
技术领域
本发明涉及一种电气侦测装置,特别是涉及一种电性连接瑕疵侦测装置。
背景技术
电子装置在现代人的生活中提供了许多的便利性,使资讯的交流与处理,有更便捷快速的通道。通常电子装置中具有许多不同的芯片或是连接器(connector),分别处理或传送不同的资料,并在设置于电路板上后,藉由芯片接脚及电路板上的信号线来对资料进行处理及交换,以达到使用者的需求。
然而,在上述的电子装置中的接脚及电路板上的信号线常常会因焊接工艺的不良而导致电性连接的不正常,因而使电子装置无法正常运作。因此,往往需要藉由侦测装置来侦测电性连接是否具有瑕疵。通常,侦测的方式是以探针提供测试的信号至信号线再传递到待测物的测试接脚,并藉由一与侦测模块连接的电极板放置于芯片上检测是否可以根据测试的信号产生感应的电容。在比较旧型的电路板上,往往探针是设置于接脚与电路板连接面的相反一面,离电极板距距离比较远。但是在现今的电路板中,常常因为接脚与连接线设计于同一侧的缘故,而需要将探针设置于接脚与电路板连接面的同一侧来进行测试。与电极板距离比较近的结果,即是探针与电极板间也将产生感应的电容,而影响了测试的结果。
由此可见,上述现有的侦测装置在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品又没有适切结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的电性连接瑕疵侦测装置,避免上述的效应影响测试结果,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的侦测装置存在的缺陷,而提供一种新型结构的电性连接瑕疵侦测装置,所要解决的技术问题是使其可以藉由与接地电位相连接的贯孔或是电磁屏蔽物,对信号供应器以及电极板进行屏蔽,从而避免二者间产生电容效应,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种电性连接瑕疵侦测装置,用以侦测一待测元件的一待测接脚与一电路板的一信号线间的电性连接是否正常,该电性连接瑕疵侦测装置包含:一信号供应器,藉由该信号线提供一测试信号至该待测接脚;一侦测模块;以及一电极板,电性连接于该侦测模块,包含:一侦测面,用以接触该待测元件相对该待测接脚的一表面,而与该待测接脚间隔一距离,以在该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接正常时,使该侦测模块侦测到一感应电容大于一临界值;及至少一排贯孔,是沿该电极板的四边设置,以贯穿该电极板,其中该贯孔是与一接地电位相连接,以在该信号供应器与该电极板位于该电路板的同一侧时屏蔽该信号供应器与该电极板间的一电容效应。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的电性连接瑕疵侦测装置,其中所述的信号供应器包含一探针以及一信号供应源,以使该探针接触该信号线,进一步藉由该信号供应源提供该测试信号至该待测接脚。
前述的电性连接瑕疵侦测装置,当该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接不正常时,该侦测模块侦测到的该感应电容是小于该临界值。
前述的电性连接瑕疵侦测装置,其中所述的侦测模块还用以侦测根据该感应电容产生的一电流。
前述的电性连接瑕疵侦测装置,其中所述的侦测模块还用以侦测根据该感应电容产生的一电压。
前述的电性连接瑕疵侦测装置,其中所述的电极板实质上包含两排贯孔,该两排贯孔是彼此交错设置。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种电性连接瑕疵侦测装置,用以侦测一待测元件的一待测接脚与一电路板的一信号线间的电性连接是否正常,该电性连接瑕疵侦测装置包含:一信号供应器,藉由该信号线提供一测试信号至该待测接脚;一侦测模块;以及一电极板,电性连接于该侦测模块,包含:一侦测面,用以接触该待测元件相对该待测接脚的一表面,而与该待测接脚间隔一距离,以在该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接正常时,使该侦测模块侦测到一感应电容大于一临界值;及一电磁屏蔽物,是包覆该电极板的四边,并与一接地电位相连接,以在该信号供应器与该电极板位于该电路板的同一侧时屏蔽该信号供应器与该电极板间的一电容效应。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的电性连接瑕疵侦测装置,其中所述的信号供应器包含一探针以及一信号供应源,以使该探针接触该信号线,进一步藉由该信号供应源提供该测试信号至该待测接脚。
前述的电性连接瑕疵侦测装置,当该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接不正常时,该侦测模块侦测到的该感应电容是小于该临界值。
前述的电性连接瑕疵侦测装置,其中所述的电磁屏蔽物的材料为一金属。
前述的电性连接瑕疵侦测装置,其中所述的金属为锡、铜或金,以藉由一喷锡工艺或一溅镀工艺形成于该电极板的四边。
前述的电性连接瑕疵侦测装置,其中所述的电磁屏蔽物的材料为一导电布或一导电胶带。
前述的电性连接瑕疵侦测装置,其中所述的侦测模块还用以侦测根据该感应电容产生的一电流。
前述的电性连接瑕疵侦测装置,其中所述的侦测模块还用以侦测根据该感应电容产生的一电压。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明电性连接瑕疵侦测装置至少具有下列优点及有益效果:本发明藉由与接地电位相连接的贯孔或是电磁屏蔽物,对信号供应器以及电极板进行屏蔽,避免二者间产生电容效应,而轻易地达到了上述的目的。
综上所述,本发明是有关于一种电性连接瑕疵侦测装置,用以侦测待测元件的待测接脚与电路板信号线间的电性连接是否正常,电性连接瑕疵侦测装置包括:信号供应器、侦测模块以及电极板。信号供应器藉由信号线提供测试信号至待测接脚。电极板电性连接于侦测模块,包括:侦测面以及至少一排贯孔。侦测面接触待测元件相对待测接脚的表面,在信号供应器提供测试信号至待测接脚且待测接脚与信号线连接正常时,使侦测模块侦测到的感应电容大于一临界值。贯孔沿电极板四边设置,贯穿电极板,与接地电位相连接,在信号供应器与电极板位于电路板同一侧时屏蔽信号供应器与电极板间的电容效应。本发明在技术上有显著的进步,并具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是本发明的一较佳实施例的电性连接瑕疵侦测装置的侧视图。
图2是一较佳实施例中的电极板的俯视图。
图3是另一较佳实施例中的电极板的俯视图。
1:电性连接瑕疵侦测装置 10:待测元件
100:表面 12:电路板
120、120’:信号线 14:侦测模块
16:电极板 160:放大器
162:正负侦测端 180:探针
181:测试信号 182:信号供应源
20、22:贯孔 30:电磁屏蔽物
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的电性连接瑕疵侦测装置其具体实施方式、结构、特征及其功效,详细说明如后。
有关本发明的前述及其他技术内容、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明,当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。
请参阅图1所示,是发明的一较佳实施例的电性连接瑕疵侦测装置的侧视图。发明的一较佳实施例的电性连接瑕疵侦测装置1是用以侦测待测元件10的待测接脚及电路板12的信号线120、120’间的电性连接是否正常。待测元件10可为电路板12上的芯片,以多个接脚(在图1中是以位于待测元件10及电路板12间的多个半圆形绘示)与电路板12的信号线120、120’电性连接。须注意的是,在图1中为进行清楚的说明,仅绘示出两个信号线120、120’,实质上其他的接脚也具有与信号线120、120’类似的信号线的连接。
在将待测元件10与电路板12电性连接时,常需要以焊接的方式将接脚与信号线120、120’做连接。然而,焊接工艺的不良将会导致电性连接的不正常,因而使二者间无法正常运作。因此,往往需要藉由侦测装置来侦测电性连接是否具有瑕疵。
电性连接瑕疵侦测装置1包括:信号供应器、侦测模块14以及电极板16。信号供应器实质上包含探针180以及信号供应源182。信号供应源182是用以提供测试信号181,并且藉由探针180接触信号线120后,将测试信号181通过信号线120、120’传送至待测的接脚,而其他的接脚实质上则 将接地以避免影响正在测量的待测接脚的侦测结果。
电极板16电性连接于侦测模块14。电极板16在一实施例中更包含放大器160及正负侦测端162。电极板16的侦测面是与待测元件10相对于待测接脚的表面100接触,而与待测接脚间隔一距离。正负侦测端162在一实施例中更用以分别电性连接一供应电压及一接地电位(未绘示)至电极板16。一般而言,供应电压将供应至放大器160以使放大器160运作,而接地电位将提供至相对于侦测面的另一平面上。然而在其他实施例中也可能视情况采用其他的实施方式。
电极板16因此可借着探针180所传送至待测接脚的测试信号181,在待测接脚及信号线120、120’间的电性连接正常时,由正负侦测端162侦测到的待测接脚、电路板12以及电极板16所产生的感应电容、电流及电压,并经由放大器160放大信号后传送到侦测模块14。侦测模块14可根据侦测到的待测接脚、电路板12以及电极板16所产生的感应电容大于一临界值,而判断出其电性连接为正常。另一方面,如待测接脚及信号线120、120’间的电性连接不正常时,则测试信号181将无法传到待测接脚。此时,待测元件10及电极板16间的感应电容并不会变化,然而电路板12与电极板16间的感应电容,却将因为信号线120、120’的连接不正常,而大幅地降低。因此侦测模块14将侦测到感应电容低于一临界值,电流或电压也随之降低。因此可藉由上述的方式侦测出电路板12及待测元件10间的电性连接是否正常。
基于信号线120、120’及相对应的接脚位置的不同,探针180需要接触于电路板12上不同的地方来进行侦测。一般常见的是如图1中所绘示的A点位置,探针180将碰触A点的信号线120以对其对应的接脚传送测试信号181。然而现在许多电路板也在如图1所示的B点位置设置信号线120’,而使探针180在量测时需置于与电极板16相同的一侧。如此的方式将使电极板16与信号供应器的探针180过于接近而容易产生电容效应,影响实际测试的结果,使得本来由于待测接脚及信号线120间的电性连接不正常时,侦测到低于临界值的感应电容、电流或电压值,因为上述的电容效应而增加,而超过临界值并通过测试,无法侦测到实质上并未电性连接正常的接脚。
请参阅图2所示,是一较佳实施例中的电极板的俯视图。电极板16上具有两排贯孔20及22。各排贯孔20及22沿电极板16的四边设置,并且两排贯孔交错设置。各个贯孔贯穿电极板16,并与接地电位(未绘示)相连接,以在信号供应器的探针180与电极板16位于电路板12的同一侧时屏蔽信号供应器的探针180与电极板16间的电容效应。在一实施例中,贯孔20及22可藉由与电极板16的正负侦测端162中的负端所连接的接地电 位相接,而使电极板16可与周围达到电磁屏蔽的效果。
须注意的是,电极板16实质上也可只设置一排贯孔。然而一排贯孔的设置方式在各贯孔间是具有间隙的,其屏蔽效果较差。因此,设置两排,甚至两排以上的贯孔,使各排贯孔间的空隙可藉由交错排列的方式弥补,将具有更佳的屏蔽效果。各排贯孔的贯孔数目及尺寸可依不同的实施例视情况进行调整,而不以图2的绘示所限。
请参阅图3所示,是另一较佳实施例中的电极板的俯视图。在本实施例中,电极板16包含电磁屏蔽物30,以包覆电极板16的四边。在一实施例中,电磁屏蔽物30为金属,如锡、铜或金,并将锡藉由喷锡工艺或将铜或金以溅镀工艺形成于电极板16的四边。在又一实施例中,电磁屏蔽物30为导电布或导电胶带,以缠绕的方式包覆电极板16。如同前述贯孔的实施方式,电磁屏蔽物30也可与电极板16的正负侦测端162中的负端所连接的接地电位相接,而使电极板16可与周围达到电磁屏蔽的效果。
其中,电磁屏蔽物30为金属的实施方式,需要额外的工艺来使金属形成于电极板16的四边,然而,以导电布或导电胶带的实施方式,则不需要在工艺上多出额外的步骤,就成本来说,将是更佳的实施方式。
应用本发明的优点在于藉由与接地电位相连接的贯孔或是电磁屏蔽物,对信号供应器以及电极板进行屏蔽,避免二者间产生电容效应。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (14)
1.一种电性连接瑕疵侦测装置,其特征在于其用以侦测一待测元件的一待测接脚与一电路板的一信号线间的电性连接是否正常,该电性连接瑕疵侦测装置包含:
一信号供应器,藉由该信号线提供一测试信号至该待测接脚;
一侦测模块;以及
一电极板,电性连接于该侦测模块,包含:
一侦测面,用以接触该待测元件相对该待测接脚的一表面,而与该待测接脚间隔一距离,以在该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接正常时,使该侦测模块侦测到一感应电容大于一临界值;及
至少一排贯孔,是沿该电极板的四边设置,以贯穿该电极板,其中该贯孔是与一接地电位相连接,以在该信号供应器与该电极板位于该电路板的同一侧时屏蔽该信号供应器与该电极板间的一电容效应。
2.根据权利要求1所述的电性连接瑕疵侦测装置,其特征在于其中所述的信号供应器包含一探针以及一信号供应源,以使该探针接触该信号线,进一步藉由该信号供应源提供该测试信号至该待测接脚。
3.根据权利要求1所述的电性连接瑕疵侦测装置,其特征在于当该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接不正常时,该侦测模块侦测到的该感应电容是小于该临界值。
4.根据权利要求1所述的电性连接瑕疵侦测装置,其特征在于其中所述的侦测模块还用以侦测根据该感应电容产生的一电流。
5.根据权利要求1所述的电性连接瑕疵侦测装置,其特征在于其中所述的侦测模块还用以侦测根据该感应电容产生的一电压。
6.根据权利要求1所述的电性连接瑕疵侦测装置,其特征在于其中所述的电极板包含两排贯孔,该两排贯孔是彼此交错设置。
7.一种电性连接瑕疵侦测装置,其特征在于其用以侦测一待测元件的一待测接脚与一电路板的一信号线间的电性连接是否正常,该电性连接瑕疵侦测装置包含:
一信号供应器,藉由该信号线提供一测试信号至该待测接脚;
一侦测模块;以及
一电极板,电性连接于该侦测模块,包含:
一侦测面,用以接触该待测元件相对该待测接脚的一表面,而与该待测接脚间隔一距离,以在该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接正常时,使该侦测模块侦测到一感应电容大于一临界值;及
一电磁屏蔽物,是包覆该电极板的四边,并与一接地电位相连接,以在该信号供应器与该电极板位于该电路板的同一侧时屏蔽该信号供应器与该电极板间的一电容效应。
8.根据权利要求7所述的电性连接瑕疵侦测装置,其特征在于其中所述的信号供应器包含一探针以及一信号供应源,以使该探针接触该信号线,进一步藉由该信号供应源提供该测试信号至该待测接脚。
9.根据权利要求7所述的电性连接瑕疵侦测装置,其特征在于当该信号供应器提供该测试信号至该待测接脚,且该待测接脚与该信号线连接不正常时,该侦测模块侦测到的该感应电容是小于该临界值。
10.根据权利要求7所述的电性连接瑕疵侦测装置,其特征在于其中所述的电磁屏蔽物的材料为一金属。
11.根据权利要求10所述的电性连接瑕疵侦测装置,其特征在于其中所述的金属为锡、铜或金,以藉由一喷锡工艺或一溅镀工艺形成于该电极板的四边。
12.根据权利要求7所述的电性连接瑕疵侦测装置,其特征在于其中所述的电磁屏蔽物的材料为一导电布或一导电胶带。
13.根据权利要求7所述的电性连接瑕疵侦测装置,其特征在于其中所述的侦测模块还用以侦测根据该感应电容产生的一电流。
14.根据权利要求7所述的电性连接瑕疵侦测装置,其特征在于其中所述的侦测模块还用以侦测根据该感应电容产生的一电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910265753 CN102116817B (zh) | 2009-12-31 | 2009-12-31 | 电性连接瑕疵侦测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910265753 CN102116817B (zh) | 2009-12-31 | 2009-12-31 | 电性连接瑕疵侦测装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102116817A CN102116817A (zh) | 2011-07-06 |
CN102116817B true CN102116817B (zh) | 2013-05-29 |
Family
ID=44215677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910265753 Active CN102116817B (zh) | 2009-12-31 | 2009-12-31 | 电性连接瑕疵侦测装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102116817B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103501577A (zh) * | 2013-10-21 | 2014-01-08 | 浪潮电子信息产业股份有限公司 | 一种pcb电源过孔的摆放方法 |
CN111190090B (zh) * | 2018-11-15 | 2022-06-10 | 宁波舜宇光电信息有限公司 | 用于模组通电测试的连接结构和相应的转接件 |
CN109637808B (zh) * | 2019-01-11 | 2024-02-23 | 芯百特微电子(无锡)有限公司 | 一种新型电容器及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
JP2004361249A (ja) * | 2003-06-04 | 2004-12-24 | Nidec-Read Corp | 基板検査装置 |
JP2005017221A (ja) * | 2003-06-27 | 2005-01-20 | Nidec-Read Corp | 基板検査方法及びその装置 |
CN1982905A (zh) * | 2005-12-15 | 2007-06-20 | 英业达股份有限公司 | 表面贴装元件与电路板的电性连接质量检测方法 |
CN101551431A (zh) * | 2008-04-01 | 2009-10-07 | 德律科技股份有限公司 | 电子元件的检测系统及其方法 |
-
2009
- 2009-12-31 CN CN 200910265753 patent/CN102116817B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
JP2004361249A (ja) * | 2003-06-04 | 2004-12-24 | Nidec-Read Corp | 基板検査装置 |
JP2005017221A (ja) * | 2003-06-27 | 2005-01-20 | Nidec-Read Corp | 基板検査方法及びその装置 |
CN1982905A (zh) * | 2005-12-15 | 2007-06-20 | 英业达股份有限公司 | 表面贴装元件与电路板的电性连接质量检测方法 |
CN101551431A (zh) * | 2008-04-01 | 2009-10-07 | 德律科技股份有限公司 | 电子元件的检测系统及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102116817A (zh) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101949961B (zh) | 射频测试用直流偏置探针卡 | |
CN209764965U (zh) | 显示屏及显示装置 | |
CN110137155B (zh) | 一种阵列基板母板 | |
CN101983004A (zh) | Pcb板成品绝缘可靠性测试的图形结构及其方法 | |
CN102116817B (zh) | 电性连接瑕疵侦测装置 | |
CN202661566U (zh) | 一种电子元件引脚检测装置 | |
EP2811304B1 (en) | Circuit board inspection method, circuit board inspection apparatus and circuit board inspection tool | |
CN105873359A (zh) | 用于电容触摸屏的柔性线路板及其电磁屏蔽膜的检测方法 | |
CN102116818B (zh) | 电性连接瑕疵侦测系统及方法 | |
TWI383159B (zh) | 電性連接瑕疵偵測裝置 | |
CN110007215B (zh) | 一种fpc的开路短路电测方法 | |
US20120217977A1 (en) | Test apparatus for pci-e signals | |
US20030206033A1 (en) | Method and apparatus for testing electronic devices | |
CN201707425U (zh) | 用于集成电路测试的探测装置 | |
CN101726683B (zh) | 检测装置及其方法 | |
CN207336676U (zh) | 用于判定导电图案好坏的检查设备 | |
CN208621658U (zh) | 晶圆测试探针卡及探针结构 | |
CN202351345U (zh) | 一种pcb板上细间距排针的测试装置 | |
CN105338729B (zh) | 一种电路板及其屏蔽膜接地情况检测方法和检测装置 | |
CN219143031U (zh) | 一种双路芯片测试电路板及测试系统 | |
CN206728360U (zh) | 一种射频电路板及移动终端 | |
CN100424512C (zh) | 模组化高频探测卡 | |
CN110702955A (zh) | 一种静电防护器件和防静电测试电路 | |
CN112017531B (zh) | 显示面板 | |
TWI506281B (zh) | Low impedance value of the probe module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |