CN219143031U - 一种双路芯片测试电路板及测试系统 - Google Patents
一种双路芯片测试电路板及测试系统 Download PDFInfo
- Publication number
- CN219143031U CN219143031U CN202223038075.8U CN202223038075U CN219143031U CN 219143031 U CN219143031 U CN 219143031U CN 202223038075 U CN202223038075 U CN 202223038075U CN 219143031 U CN219143031 U CN 219143031U
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- chip test
- chip
- circuit board
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请涉及一种双路芯片测试电路板及测试系统，通过在测试电路板的相对两侧设置有完全对称的引出双路芯片的源极，漏极和栅极的导电层进而引出测试端口，通过本申请实施例提供的双路芯片测试电路板可以在不重新设计/更换插座的情况下，通过翻转双路芯片测试电路方向插入插座便可进行测试，提高了测试效率。
Description
技术领域
本申请实施例涉及芯片测试领域，尤其涉及双路芯片测试电路板及测试系统。
背景技术
现有的测试电路板测试端口都是设置在电路板的一侧，对于双路芯片进行测试就需要重新设计测试电路板或更换插座才可以对双路芯片进行测试。
发明内容
为了解决现有技术中对双路芯片测试时需要重新设计测试电路板或更换插座才能对双路芯片进行测试的问题。
第一方面，本申请实施例提供了一种双路芯片测试电路板，包括：芯片测试板；
所述芯片测试板上设置有待测试芯片，所述待测试芯片包括第一源极，第二源极，第一漏极，第二漏极，第一栅极和第二栅极；
所述芯片测试板第一侧间隔设置有第一导电层，第二导电层和第三导电层；所述芯片测试板第二侧间隔设置有第四导电层，第五导电层和第六导电层，所述第一侧和第二侧相对设置，所述第一导电层和第六导电层成对角线设置，所述第二导电层和第五导电层成对角线设置，所述第三导电层和第四导电层成对角线设置；
所述芯片测试板上的第一导电层与第一栅极连接，所述芯片测试板上的第二导电层与第一源极连接，所述芯片测试板上的第三导电层与第一漏极连接；
所述芯片测试板上的第四导电层与第二漏极连接，所述芯片测试板上的第五导电层与第二源极连接，所述芯片测试板上的第六导电层与第二栅极连接。
作为本申请一优选实施例，所述第一导电层，第二导电层和第三导电层引出的待测试芯片的第一栅极，第一源极和第一漏极与待连接插座对应设置；
所述第四导电层，第五导电层和第六导电层引出的源极待测试芯片的第二漏极，第二源极和第二栅极与待连接插座对应设置。
作为本申请一优选实施例，所述第一导电层，第二导电层，第三导电层，第四导电层，第五导电层和第六导电层为金属铜。
作为本申请一优选实施例，所述第一导电层和第二导电层之间的距离与所述第五导电层和第六导电层之间的距离相等；所述第二导电层和第三导电层之间的距离与所述第四导电层和第五导电层之间的距离相等。
作为本申请一优选实施例，所述第一导电层和第二导电层的宽度与所述第五导电层和第六导电层的宽度相等；所述第二导电层和第三导电层之间的宽度与所述第四导电层和第五导电层之间的宽度相等。
与现有技术相比，本申请实施例提供的一种双路芯片测试电路板，通过在测试电路板的相对两侧设置有完全对称的引出双路芯片的源极，漏极和栅极的导电层进而引出测试端口，通过本申请实施例提供的双路芯片测试电路板可以在不重新设计/更换插座的情况下，通过翻转双路芯片测试电路方向插入插座便可进行测试，提高了测试效率。
第二方面，本申请实施例提供了一种双路芯片测试系统，包括插座和第一方面任一项所述的双路芯片测试电路板；
所述双路芯片测试电路板通过第一导电层，第二导电层和第三导电层引出的第一栅极，第一源极和第一漏极与插座电连接；
或所述双路芯片测试电路板通过第三导电层，第四导电层和第五导电层引出的第二漏极，第二源极和第二栅极与插座电连接。
与现有技术相比，本申请第二方面提供的双路芯片测试系统的有益效果与第二方面提供的一种双路芯片测试电路板的有益效果相同，在此不再赘述。
附图说明
图1为本申请实施例提供的一种双路芯片测试电路板的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请实施例中，所述双路芯片为第一栅极和第一源极设置在芯片第一面，第一漏极设置在芯片第二面；所述双路芯片为第二漏极设置在芯片第一面，第二栅极和第二源极设置在芯片第二面，为了对双路芯片的性能测试以便不用重新设计/更换插座通过翻转双路芯片测试电路方向直接插入插座便可进行测试。
如图1所示，本申请实施例提供了一种双路芯片测试电路板，其特征在于，包括：芯片测试板14；
所述芯片测试板14上设置有待测试芯片，所述待测试芯片包括第一源极07，第二源极11，第一漏极09，第二漏极12，第一栅极08和第二栅极06；
所述芯片测试板14第一侧间隔设置有第一导电层01，第二导电层02和第三导电层03；所述芯片测试板14第二侧间隔设置有第四导电层04，第五导电层05和第六导电层06，所述第一侧和第二侧相对设置，所述第一导电层01和第六导电层06成对角线设置，所述第二导电层02和第五导电层05成对角线设置，所述第三导电层03和第四导电层04成对角线设置；优选地，所述第一导电层01，第二导电层02，第三导电层03，第四导电层04，第五导电层05和第六导电层06为金属铜，也可以为其它金属，本申请实施例对此不做限制。
所述芯片测试板14上的第一导电层01与第一栅极08连接，所述芯片测试板14上的第二导电层02与第一源极07连接，所述芯片测试板14上的第三导电层03与第一漏极09连接。
所述芯片测试板14上的第四导电层04与第二漏极12连接，所述芯片测试板14上的第五导电层05与第二源极11连接，所述芯片测试板14上的第六导电层06与第二栅极06连接。
优选地，所述第一导电层01，第二导电层02和第三导电层03引出的待测试芯片的第一栅极08，第一源极07和第一漏极09与待连接插座13对应设置，这样设置可以使第一导电层01，第二导电层02和第三导电层03分别引出的电极与所述插座的接口匹配。
所述第四导电层04，第五导电层05和第六导电层06引出的源极待测试芯片的第二漏极12，第二源极11和第二栅极06与待连接插座13对应设置，这样设置可以使第四导电层04，第五导电层05和第六导电层06分别引出的电极与所述插座的接口匹配。
优选地，所述第一导电层01和第二导电层02之间的距离与所述第五导电层05和第六导电层06之间的距离相等；所述第二导电层02和第三导电层03之间的距离与所述第四导电层04和第五导电层05之间的距离相等，通过将测试电路板14两侧上的的导电层之间的距离设置相等，主要是为了实现测试电路板14两侧完全对称结构，所以带来的寄生参数影响是完全一致的。
优选地，所述第一导电层01和第二导电层02的宽度与所述第五导电层05和第六导电层06的宽度相等；所述第二导电层02和第三导电层03之间的宽度与所述第四导电层04和第五导电层05之间的宽度相等。
在具体进行测试时，先在芯片测试板14上焊接待测试芯片，随后，将芯片测试板14一侧引出的电极查到插座13的接口上对芯片的可靠性等性能参数进行测试，待测试芯片一路测试完成后，将芯片测试板14翻转360度，在继续测试待测试芯片另外一路的可靠性等性能参数。通过在测试电路板的相对两侧设置有完全对称的引出双路芯片的源极，漏极和栅极的导电层进而引出测试端口，通过本申请实施例提供的双路芯片测试电路板可以在不重新设计/更换插座的情况下，通过翻转双路芯片测试电路方向插入插座便可进行测试，提高了测试效率。
第二方面，本申请实施例提供了一种双路芯片测试系统，包括插座13和第一方面任一项所述的双路芯片测试电路板；
所述双路芯片测试电路板通过第一导电层01，第二导电层02和第三导电层03引出的第一栅极08，第一源极07和第一漏极09与插座13电连接；
或所述双路芯片测试电路板通过第三导电层03，第四导电层04和第五导电层05引出的第二漏极12，第二源极11和第二栅极06与插座13电连接。
与现有技术相比，本申请第二方面提供的双路芯片测试系统的有益效果与第二方面提供的一种双路芯片测试电路板的有益效果相同，在此不再赘述。
虽然，本文中已经用一般性说明及具体实施例对本实用新型作了详尽的描述，但在本实用新型基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。
Claims (6)
1.一种双路芯片测试电路板，其特征在于，包括：芯片测试板；
所述芯片测试板上设置有待测试芯片，所述待测试芯片包括第一源极，第二源极，第一漏极，第二漏极，第一栅极和第二栅极；
所述芯片测试板第一侧间隔设置有第一导电层，第二导电层和第三导电层；所述芯片测试板第二侧间隔设置有第四导电层，第五导电层和第六导电层，所述第一侧和第二侧相对设置，所述第一导电层和第六导电层成对角线设置，所述第二导电层和第五导电层成对角线设置，所述第三导电层和第四导电层成对角线设置；
所述芯片测试板上的第一导电层与第一栅极连接，所述芯片测试板上的第二导电层与第一源极连接，所述芯片测试板上的第三导电层与第一漏极连接；
所述芯片测试板上的第四导电层与第二漏极连接，所述芯片测试板上的第五导电层与第二源极连接，所述芯片测试板上的第六导电层与第二栅极连接。
2.如权利要求1所述的一种双路芯片测试电路板，其特征在于，所述第一导电层，第二导电层和第三导电层引出的待测试芯片的第一栅极，第一源极和第一漏极与待连接插座对应设置；
所述第四导电层，第五导电层和第六导电层引出的源极待测试芯片的第二漏极，第二源极和第二栅极与待连接插座对应设置。
3.如权利要求1所述的一种双路芯片测试电路板，其特征在于，所述第一导电层，第二导电层，第三导电层，第四导电层，第五导电层和第六导电层为金属铜。
4.如权利要求1所述的一种双路芯片测试电路板，其特征在于，所述第一导电层和第二导电层之间的距离与所述第五导电层和第六导电层之间的距离相等；所述第二导电层和第三导电层之间的距离与所述第四导电层和第五导电层之间的距离相等。
5.如权利要求1所述的一种双路芯片测试电路板，其特征在于，所述第一导电层和第二导电层的宽度与所述第五导电层和第六导电层的宽度相等；所述第二导电层和第三导电层之间的宽度与所述第四导电层和第五导电层之间的宽度相等。
6.一种双路芯片测试系统，其特征在于，包括插座和权利要求1～5任一项所述的双路芯片测试电路板；
所述双路芯片测试电路板通过第一导电层，第二导电层和第三导电层引出的第一栅极，第一源极和第一漏极与插座电连接；
或所述双路芯片测试电路板通过第三导电层，第四导电层和第五导电层引出的第二漏极，第二源极和第二栅极与插座电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223038075.8U CN219143031U (zh) | 2022-11-15 | 2022-11-15 | 一种双路芯片测试电路板及测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223038075.8U CN219143031U (zh) | 2022-11-15 | 2022-11-15 | 一种双路芯片测试电路板及测试系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219143031U true CN219143031U (zh) | 2023-06-06 |
Family
ID=86597457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223038075.8U Active CN219143031U (zh) | 2022-11-15 | 2022-11-15 | 一种双路芯片测试电路板及测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219143031U (zh) |
-
2022
- 2022-11-15 CN CN202223038075.8U patent/CN219143031U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105813397A (zh) | 一种提高金手指耐腐蚀性的方法 | |
| CN101604000A (zh) | 电子部件的测试装置用部件及该电子部件的测试方法 | |
| CN110675737A (zh) | 像素驱动电路以及显示面板 | |
| CN104880877A (zh) | 一种阵列基板及其制作方法、测试方法 | |
| CN202749489U (zh) | 射频同轴负载结构 | |
| CN206422042U (zh) | 释放焊垫等离子体的pid测试结构 | |
| CN219143031U (zh) | 一种双路芯片测试电路板及测试系统 | |
| CN104701327A (zh) | 阵列基板、阵列基板的制造方法和显示装置 | |
| CN104037107B (zh) | 通孔链结构的失效分析方法 | |
| CN101566667B (zh) | 一种mos器件的测试方法 | |
| CN105675929A (zh) | 一种兼容不同规格之探针的探针卡 | |
| CN205484687U (zh) | 通用型芯片失效分析的测试装置 | |
| CN102116818B (zh) | 电性连接瑕疵侦测系统及方法 | |
| CN218584889U (zh) | 动态电阻测试装置 | |
| CN102116817B (zh) | 电性连接瑕疵侦测装置 | |
| CN205680445U (zh) | 一种静态随机存取存储器老炼测试板及装置 | |
| CN211236170U (zh) | 电路板 | |
| CN208156121U (zh) | 一种发动机线束短路的检查装置 | |
| CN207249059U (zh) | 一种pcb烧录及测试电流、m1卡的工装 | |
| CN106124938A (zh) | 电子模块以及用于对电子模块进行检查的方法和装置 | |
| CN205656237U (zh) | 半导体绝缘电阻测量装置 | |
| JP2020150069A (ja) | 電子制御装置 | |
| CN104253059A (zh) | 电迁移可靠性测试结构及其使用方法 | |
| CN103872018A (zh) | 一种mos晶体管阵列栅氧化层完整性测试结构 | |
| CN102347314B (zh) | 电动马达驱动用半导体元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |