CN104701327A - 阵列基板、阵列基板的制造方法和显示装置 - Google Patents

阵列基板、阵列基板的制造方法和显示装置 Download PDF

Info

Publication number
CN104701327A
CN104701327A CN201510125812.3A CN201510125812A CN104701327A CN 104701327 A CN104701327 A CN 104701327A CN 201510125812 A CN201510125812 A CN 201510125812A CN 104701327 A CN104701327 A CN 104701327A
Authority
CN
China
Prior art keywords
measurement circuit
point
cut
circuit
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510125812.3A
Other languages
English (en)
Other versions
CN104701327B (zh
Inventor
樊浩原
辛燕霞
杨玉清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510125812.3A priority Critical patent/CN104701327B/zh
Publication of CN104701327A publication Critical patent/CN104701327A/zh
Priority to PCT/CN2015/089445 priority patent/WO2016150114A1/zh
Priority to US14/908,455 priority patent/US9905488B2/en
Application granted granted Critical
Publication of CN104701327B publication Critical patent/CN104701327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明是关于一种阵列基板、阵列基板的制造方法和显示装置，涉及显示技术领域。该阵列基板包括：连接工作电路接口和测试接口的测试线路；测试线路上包含至少一个断开点，测试线路上每个断开点的两端都设置有贯通到阵列基板上表面的导电接点；在对工作电路进行测试时，通过导通所有断开点的两端的导电接点能够实现测试线路的导通。本发明通过在形成测试线路时，在测试线路上设置至少一个断开点，使断开点分割而成的子测试线路都不会过长，减小了测试线路过长时产生的天线效应，解决了相关技术中细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路的问题；达到了测试线路不会因为天线效应损坏工作电路的效果。

Description

阵列基板、阵列基板的制造方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、阵列基板的制造方法和显示装置。
背景技术
阵列基板是显示装置的重要组成部分，阵列基板的显示区域和周边区域均设置有工作电路。目前一些阵列基板由于结构复杂，如低温多晶硅(英文：LowTemperature Poly-Silicon；简称：LTPS)阵列基板，需要在生产阶段对LTPS阵列基板上的工作电路进行相关的测试。
发明内容
为了解决相关技术中细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路的问题，本发明提供了一种阵列基板、阵列基板的制造方法和显示装置。所述技术方案如下：
根据本发明的第一方面，提供一种阵列基板，所述阵列基板包括：
连接工作电路接口和测试接口的测试线路；
其中，所述测试线路上包含至少一个断开点，所述测试线路上每个所述断开点的两端都设置有贯通到所述阵列基板上表面的导电接点；
在对所述工作电路进行测试时，通过导通所有所述断开点的两端的导电接点能够实现所述测试线路的导通。
可选的，所述测试线路中的至少一条线路的中点处设置有断开点。
可选的，所述测试线路中的至少一条线路的两端设置有断开点。
可选的，所述导电接点为从所述断开点一端贯通到所述阵列基板上表面的过孔，所述过孔中设置有延伸到所述阵列基板上表面的导电物质。
可选的，每个所述断开点的两端的导电接点之间的距离大于5微米。
可选的，每个所述断开点的两端的导电接点都能够通过导电银胶电连接。
可选的，所述至少一个断开点将所述测试线路划分为多条子测试线路，所述多条子测试线路形成于所述阵列基板上的同一层或不同层。
可选的，所述工作电路接口包括显示区域的工作电路接口和周边区域的工作电路接口；
所述测试接口包括显示区域的测试接口和周边区域的测试接口；
所述测试线路包括显示区域的测试线路和周边区域的测试线路；
其中，所述显示区域的测试线路连接所述显示区域的工作电路接口和所述显示区域的测试接口；
所述周边区域的测试线路连接所述周边区域的工作电路接口和所述周边区域的测试接口。
根据本发明的第二方面，提供一种阵列基板的制造方法，所述方法包括：
在基板上形成包含至少一个断开点的测试线路，所述测试线路的两端分别连接工作电路接口和测试接口；
在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的导电接点；
在对所述工作电路进行测试时，通过导通所有所述断开点的两端的导电接点能够实现所述测试线路的导通。
可选的，所述测试线路中的至少一条线路的中点处设置有断开点。
可选的，所述测试线路中的至少一条线路的两端设置有断开点。
可选的，所述导电接点为形成有导电物质的过孔，
所述在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的导电接点，包括：
在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的过孔；
在所述过孔中形成延伸到所述阵列基板上表面的导电物质。
可选的，每个所述断开点的两端的导电接点之间的距离大于5微米。
可选的，在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的导电接点之后，所述方法还包括：
通过导电银胶导通所有所述断开点的两端的导电接点。
可选的，所述在基板上形成包含至少一个断开点的测试线路，包括：
在基板上形成所述包含至少一个断开点的测试线路与栅极图案；
或者，在形成有绝缘层的基板上形成所述包含至少一个断开点的测试线路与源漏极图案。
可选的，所述在基板上形成包含至少一个断开点的测试线路，包括：
在基板上形成第一子测试线路的图案与栅极图案；
在形成有所述第一子测试线路的图案与栅极图案的基板上形成绝缘层；
在形成有绝缘层的基板上形成第二子测试线路的图案与源漏极图案，所述第一子测试线路的图案和所述第二子测试线路的图案组成所述包含至少一个断开点的所述测试线路。
可选的，所述工作电路接口包括显示区域的工作电路接口和周边区域的工作电路接口；
所述测试接口包括显示区域的测试接口和周边区域的测试接口；
所述测试线路包括显示区域的测试线路和周边区域的测试线路；
其中，所述显示区域的测试线路连接所述显示区域的工作电路接口和所述显示区域的测试接口；
所述周边区域的测试线路连接所述周边区域的工作电路接口和所述周边区域的测试接口。
根据本发明的第三方面，提供一种显示装置，所述显示装置包括：第一方面提供的阵列基板。
本发明提供的技术方案可以包括以下有益效果：
通过在形成测试线路时，在测试线路上设置至少一个断开点，使断开点分割而成的子测试线路都不会过长，减小了测试线路过长时产生的天线效应，解决了相关技术中细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路的问题；达到了测试线路不会因为天线效应损坏工作电路的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是根据一示例性实施例示出的一种阵列基板的结构示意图；
图2是图1所示的阵列基板中断开点处的左视截面图；
图3是根据一示例性实施例示出的另一种阵列基板的结构示意图；
图4是图3所示的阵列基板中断开点处的左视截面图；
图5是图3所示的阵列基板中多条子测试线路形成于阵列基板上不同层时的结构示意图；
图6是根据一示例性实施例示出的一种阵列基板的制造方法的流程图；
图7是根据一示例性实施例示出的另一种阵列基板的制造方法的流程图；
图8至图14是图7所示实施例中基板的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
发明人经过研究发现，一种阵列基板，该阵列基板中设置有测试线路，该测试线路分别连接位于阵列基板长度方向上一端的工作电路接口(工作电路接口与工作电路电连接)及位于阵列基板长度方向上另一端的测试接口，之后在进行测试时直接通过测试接口向测试线路输入测试信号，由于测试线路与工作电路连接，可以实现对工作电路进行测试。
为了实现阵列基板的有效测试，测试线路的长度通常较长，细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路。
图1是根据一示例性实施例示出的一种阵列基板的结构示意图。该阵列基板可以包括：
连接工作电路接口101和测试接口102的测试线路103。
其中，测试线路103上包含至少一个断开点A，测试线路103上每个断开点的两端都设置有贯通到阵列基板上表面的导电接点(图1中未示出)。
在对工作电路104进行测试时，通过导通所有断开点的两端的导电接点能够实现测试线路的导通。
综上所述，本发明实施例提供的阵列基板，通过在形成测试线路时，在测试线路上设置至少一个断开点，使断开点分割而成的子测试线路都不会过长，减小了测试线路过长时产生的天线效应，解决了相关技术中细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路的问题；达到了测试线路不会因为天线效应损坏工作电路的效果。
如图2所示，其为图1所示的阵列基板中断开点A处的左视截面图，测试线路103上每个断开点A的两端都设置有贯通到阵列基板上表面S的导电接点105。
进一步的，如图3所示，其示出了本发明实施例提供的另一种阵列基板的结构示意图，该阵列基板在图1所示的阵列基板的基础上增加了更优选的部件，从而使得本发明实施例提供的阵列基板具有更好的性能。
其中，工作电路接口101包括显示区域的工作电路接口1011和周边区域的工作电路接口1012。测试接口102包括显示区域的测试接口1021和周边区域的测试接口1022。测试线路103包括显示区域的测试线路1031和周边区域的测试线路1032。其中，测试接口102可以为氧化铟锡(英文：Indium tin oxide；简称：ITO)接口，位于ITO层上。需要说明的是，本发明实施例不对测试接口的位置做出限定，实际应用中，其位置可以调整。
连接方式为：显示区域的测试线路1031连接显示区域的工作电路接口1011和显示区域的测试接口1021；周边区域的测试线路1032连接周边区域的工作电路接口1012和周边区域的测试接口1022。
需要说明的是，显示区域的测试线路1031和周边区域的测试线路1032上设置的断开点的位置可以相同也可以不同，且测试线路103还可以包含有测试其他工作电路的线路，本实施例不作出限制。
可选的，测试线路103中的至少一条线路的中点处设置有断开点A，即断开点A将测试线路103中的至少一条线路分为长度相等的两条子测试线路，因而中点处设置断开点A能够以一个断开点就较大幅度的减小测试线路产生的天线效应。可选的，测试线路103中的至少一条线路的两端设置有断开点A，断开点A将测试线路与工作电路断开，避免了测试线路因天线效应积累的电荷传导至工作电路中。其中，一种断开点的设置方式为：显示区域的测试线路1031和周边区域的测试线路1032都设置有至少一个断开点A，优选的，断开点A设置在显示区域的测试线路1031的中点处和周边区域的测试线路1032的中点处，更为优选的，显示区域的测试线路1031的两端和周边区域的测试线路1032的两端也都设置有断开点A。
可选的，如图4所示，其为图3所示的阵列基板中断开点A处的左视截面图，导电接点105为从断开点一端贯通到阵列基板上S表面的过孔，过孔中设置有延伸到阵列基板上表面的导电物质1051。每个断开点的两端的导电接点之间的距离l大于5微米。导电物质1051可以为金属或ITO等。
每个断开点的两端的导电接点都能够通过导电银胶(干燥后具有一定导电性能的胶黏剂)电连接，示例性的，在需要通过测试线路对工作电路进行测试时，可以在每个断开点处滴下导电银胶，使每个断开点的两端的导电接点都分别连接。需要说明的是，每个断开点的两端的导电接点还可以通过焊接的方式连接。
可选的，至少一个断开点将测试线路划分为多条子测试线路，多条子测试线路形成于阵列基板上的同一层或不同层。图4中所示的阵列基板中被断开点A划分的多条子测试线路形成于阵列基板上的同一层，其中，子测试线路103a与子测试线路103b形成于同一层。示例性的，测试线路可以与栅线图案形成于同一层，或与源漏极图案形成于同一层。
如图5所示，其为多条子测试线路形成于阵列基板上不同层时阵列基板的结构示意图，可以将形成于基板上的子测试线称为第一子测试线路，形成于绝缘层上的子测试线路称为第二子测试线路，第一子测试线路103c与第二子测试线路103d形成于不同层，且形成于不同层的相邻子测试线路之间可以认为设置有断开点A，且断开点A的两端都设置有贯通到阵列基板上表面S的导电接点105。
需要说明的是，多条子测试线路可以有多种排布方式，示例性的，子测试线路有5条，其中3条与栅线图案形成于同一层，2条与源漏极图案形成于同一层，本发明实施例不作出限制。
需要补充说明的是，本发明实施例提供的阵列基板，通过测试线路中的至少一条线路的中点处设置的断开点，将测试线路中的至少一条线路分为长度相等的两条子测试线路，达到了以一个断开点就较大幅度的减小测试线路产生的天线效应的效果。
需要补充说明的是，本发明实施例提供的阵列基板，通过测试线路中的至少一条线路的两端设置的断开点，将测试线路与工作电路断开，达到了避免测试线路积累的电荷传导至工作电路中的效果。
综上所述，本发明实施例提供的阵列基板，通过在形成测试线路时，在测试线路上设置至少一个断开点，使断开点分割而成的子测试线路都不会过长，减小了测试线路过长时产生的天线效应，解决了相关技术中细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路的问题；达到了测试线路不会因为天线效应损坏工作电路的效果。
图6是根据一示例性实施例示出的一种阵列基板的制造方法的流程图，本发明实施例以该方法应用于制造阵列基板来举例说明。该阵列基板制造方法可以包括如下几个步骤：
在步骤601中，在基板上形成包含至少一个断开点的测试线路，测试线路的两端分别连接工作电路接口和测试接口。
在步骤602中，在测试线路上每个断开点的两端形成贯通到阵列基板上表面的导电接点。
在对工作电路进行测试时，通过导通所有断开点的两端的导电接点能够实现测试线路的导通。
综上所述，本发明实施例提供的阵列基板的制造方法，通过在形成测试线路时，在测试线路上设置至少一个断开点，使断开点分割而成的子测试线路都不会过长，减小了测试线路过长时产生的天线效应，解决了相关技术中细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路的问题；达到了测试线路不会因为天线效应损坏工作电路的效果。
图7是根据一示例性实施例示出的另一种阵列基板的制造方法的流程图，本发明实施例以该方法应用于制造阵列基板来举例说明。该阵列基板制造方法可以包括如下几个步骤：
在步骤701中，在基板上形成包含至少一个断开点的测试线路，测试线路的两端分别连接工作电路接口和测试接口。
首先可以在基板上形成包含至少一个断开点的测试线路，测试线路的两端分别连接工作电路接口和测试接口。其中，测试线路中的至少一条线路的中点处设置有断开点，即断开点将测试线路中的至少一条线路分为长度相等的两条子测试线路，因而中点处设置断开点能够以一个断开点就较大幅度的减小测试线路产生的天线效应。可选的，测试线路中的至少一条线路的两端设置有断开点，即断开点将测试线路与工作电路断开，避免了测试线路积累的电荷传导至工作电路中。其中，每个断开点的两端的导电接点之间的距离大于5微米。
可选的，工作电路接口包括显示区域的工作电路接口和周边区域的工作电路接口，测试接口包括显示区域的测试接口和周边区域的测试接口，测试线路包括显示区域的测试线路和周边区域的测试线路。连接的方式为：显示区域的测试线路连接显示区域的工作电路接口和显示区域的测试接口；周边区域的测试线路连接周边区域的工作电路接口和周边区域的测试接口。需要说明的是，本发明实施例不对测试接口的位置做出限定，实际应用中，其位置可以调整。
此外，根据测试线路形成位置的不同，步骤701可以包括下面三种情况。
第一种情况：在基板上形成包含至少一个断开点的测试线路与栅极图案，之后在形成有测试线路与栅极图案的基板上形成阵列基板所需的其他膜层与图案(如绝缘层、源漏极图案和保护层)。此种情况阵列基板的结构可以参照图8(图8中未示出栅极图案)，其中测试线路103形成于基板10上。
第二种情况：在形成有绝缘层的基板上形成包含至少一个断开点的测试线路与源漏极图案，之后在形成有测试线路与源漏极图案的基板上形成阵列基板所需的其他膜层与图案(如保护层)。此种情况基板的结构可以参照图9(图9中未示出源漏极图案)，其中测试线路103形成于绝缘层106上。
第三种情况：
子步骤(1)在基板10上形成第一子测试线路103c的图案与栅极图案。子步骤(1)结束时基板的结构如图10所示(图10中未示出栅极图案)。
子步骤(2)在形成有第一子测试线路103c的图案与栅极图案的基板10上形成绝缘层106。子步骤(2)结束时基板的结构如图11所示(图11中未示出栅极图案)。
子步骤(3)在形成有绝缘层106的基板10上形成第二子测试线路的图案与源漏极图案，第一子测试线路的图案和第二子测试线路的图案组成包含至少一个断开点的测试线路。之后在形成有测试线路与源漏极图案的基板上形成阵列基板所需的其他膜层与图案(如保护层)，形成阵列基板所需的其他膜层与图案后基板的结构如图12所示(图12中未示出栅极图案与源漏极图案)，其中第一子测试线路103c形成于基板10上，第二子测试线路103d形成于绝缘层106上。
在步骤702中，在测试线路上每个断开点的两端形成贯通到阵列基板上表面的过孔。
在阵列基板所需的各个膜层与图案形成之后，可以在测试线路上每个断开点的两端形成贯通到阵列基板上表面的过孔，示例性的，可以通过构图工艺在测试线路上每个断开点的两端形成贯通到阵列基板上表面的过孔。以步骤701的第三种情况为例，步骤702结束时，基板的结构如图13所示，其中，过孔G从断开点A的两端贯通到阵列基板上表面S，第一子测试线路103c与第二子测试线路103d形成于不同层。
在步骤703中，在过孔中形成延伸到阵列基板上表面的导电物质。
在阵列基板上形成过孔之后，可以在过孔中形成延伸到阵列基板上表面的导电物质，示例性的，可以通过构图工艺在过孔中形成延伸到阵列基板上表面的导电物质，该导电物质用于方便将每个断开点的两端进行电连接。以步骤701的第三种情况为例，步骤703结束时，基板的结构如图5所示。此外，以步骤701的第一种情况为例，步骤703结束时，基板的结构如图4所示；以步骤701的第二种情况为例，步骤703结束时，基板的结构如图14所示，其中子测试线路103a和子测试线路103b都形成于绝缘层106上，且断开点A的两端都设置有贯通到阵列基板上表面S的导电接点105。
在步骤704中，通过导电银胶导通所有断开点的两端的导电接点。
在需要对阵列基板上的工作电路进行测试时，可以通过导电银胶导通所有断开点的两端的导电接点，需要说明的是，在仅需要测试显示区域的工作电路时，可以仅导通显示区域的测试线路上所有断开点的两端的导电接点，在仅需要测试周边区域的工作电路时，可以仅导通周边区域的测试线路上所有断开点的两端的导电接点。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过在测试线路中的至少一条线路的中点处设置断开点，将测试线路中的至少一条线路分为长度相等的两条子测试线路，达到了以一个断开点就较大幅度的减小测试线路产生的天线效应的效果。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过在测试线路中的至少一条线路的两端设置断开点，将测试线路与工作电路断开，达到了避免测试线路积累的电荷传导至工作电路中的效果。
综上所述，本发明实施例提供的阵列基板的制造方法，通过在形成测试线路时，在测试线路上设置至少一个断开点，使断开点分割而成的子测试线路都不会过长，减小了测试线路过长时产生的天线效应，解决了相关技术中细长的测试线路容易因为天线效应而聚集较多的电荷，这些电荷可能损坏工作电路的问题；达到了测试线路不会因为天线效应损坏工作电路的效果。
此外提供一种显示装置，该显示装置包括：本发明任一实施例提供的阵列基板，例如图1所示实施例提供的阵列基板或图3所示实施例提供的阵列基板。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种阵列基板，其特征在于，所述阵列基板包括：
连接工作电路接口和测试接口的测试线路；
其中，所述测试线路上包含至少一个断开点，所述测试线路上每个所述断开点的两端都设置有贯通到所述阵列基板上表面的导电接点；
在对所述工作电路进行测试时，通过导通所有所述断开点的两端的导电接点能够实现所述测试线路的导通。
2.根据权利要求1所述的阵列基板，其特征在于，
所述测试线路中的至少一条线路的中点处设置有断开点。
3.根据权利要求2所述的阵列基板，其特征在于，
所述测试线路中的至少一条线路的两端设置有断开点。
4.根据权利要求1所述的阵列基板，其特征在于，
所述导电接点为从所述断开点一端贯通到所述阵列基板上表面的过孔，所述过孔中设置有延伸到所述阵列基板上表面的导电物质。
5.根据权利要求4所述的阵列基板，其特征在于，
每个所述断开点的两端的导电接点之间的距离大于5微米。
6.根据权利要求1所述的阵列基板，其特征在于，
每个所述断开点的两端的导电接点都能够通过导电银胶电连接。
7.根据权利要求1至6任一所述的阵列基板，其特征在于，所述至少一个断开点将所述测试线路划分为多条子测试线路，所述多条子测试线路形成于所述阵列基板上的同一层或不同层。
8.根据权利要求1至6任一所述的阵列基板，其特征在于，
所述工作电路接口包括显示区域的工作电路接口和周边区域的工作电路接口；
所述测试接口包括显示区域的测试接口和周边区域的测试接口；
所述测试线路包括显示区域的测试线路和周边区域的测试线路；
其中，所述显示区域的测试线路连接所述显示区域的工作电路接口和所述显示区域的测试接口；
所述周边区域的测试线路连接所述周边区域的工作电路接口和所述周边区域的测试接口。
9.一种阵列基板的制造方法，其特征在于，所述方法包括：
在基板上形成包含至少一个断开点的测试线路，所述测试线路的两端分别连接工作电路接口和测试接口；
在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的导电接点；
在对所述工作电路进行测试时，通过导通所有所述断开点的两端的导电接点能够实现所述测试线路的导通。
10.根据权利要求9所述的方法，其特征在于，
所述测试线路中的至少一条线路的中点处设置有断开点。
11.根据权利要求10所述的方法，其特征在于，
所述测试线路中的至少一条线路的两端设置有断开点。
12.根据权利要求9所述的方法，其特征在于，所述导电接点为形成有导电物质的过孔，
所述在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的导电接点，包括：
在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的过孔；
在所述过孔中形成延伸到所述阵列基板上表面的导电物质。
13.根据权利要求12所述的方法，其特征在于，
每个所述断开点的两端的导电接点之间的距离大于5微米。
14.根据权利要求9所述的方法，其特征在于，在所述测试线路上每个所述断开点的两端形成贯通到所述阵列基板上表面的导电接点之后，所述方法还包括：
通过导电银胶导通所有所述断开点的两端的导电接点。
15.根据权利要求9至14任一所述的方法，其特征在于，所述在基板上形成包含至少一个断开点的测试线路，包括：
在基板上形成所述包含至少一个断开点的测试线路与栅极图案；
或者，在形成有绝缘层的基板上形成所述包含至少一个断开点的测试线路与源漏极图案。
16.根据权利要求9至14任一所述的方法，其特征在于，所述在基板上形成包含至少一个断开点的测试线路，包括：
在基板上形成第一子测试线路的图案与栅极图案；
在形成有所述第一子测试线路的图案与栅极图案的基板上形成绝缘层；
在形成有绝缘层的基板上形成第二子测试线路的图案与源漏极图案，所述第一子测试线路的图案和所述第二子测试线路的图案组成所述包含至少一个断开点的所述测试线路。
17.根据权利要求9至14任一所述的方法，其特征在于，
所述工作电路接口包括显示区域的工作电路接口和周边区域的工作电路接口；
所述测试接口包括显示区域的测试接口和周边区域的测试接口；
所述测试线路包括显示区域的测试线路和周边区域的测试线路；
其中，所述显示区域的测试线路连接所述显示区域的工作电路接口和所述显示区域的测试接口；
所述周边区域的测试线路连接所述周边区域的工作电路接口和所述周边区域的测试接口。
18.一种显示装置，其特征在于，所述显示装置包括权利要求1至8任一所述的阵列基板。
CN201510125812.3A 2015-03-20 2015-03-20 阵列基板、阵列基板的制造方法和显示装置 Active CN104701327B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510125812.3A CN104701327B (zh) 2015-03-20 2015-03-20 阵列基板、阵列基板的制造方法和显示装置
PCT/CN2015/089445 WO2016150114A1 (zh) 2015-03-20 2015-09-11 阵列基板、阵列基板的制造方法和显示装置
US14/908,455 US9905488B2 (en) 2015-03-20 2015-09-11 Array substrate, method for manufacture the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510125812.3A CN104701327B (zh) 2015-03-20 2015-03-20 阵列基板、阵列基板的制造方法和显示装置

Publications (2)

Publication Number Publication Date
CN104701327A true CN104701327A (zh) 2015-06-10
CN104701327B CN104701327B (zh) 2018-03-02

Family

ID=53348273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125812.3A Active CN104701327B (zh) 2015-03-20 2015-03-20 阵列基板、阵列基板的制造方法和显示装置

Country Status (3)

Country Link
US (1) US9905488B2 (zh)
CN (1) CN104701327B (zh)
WO (1) WO2016150114A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105930010A (zh) * 2016-05-11 2016-09-07 华勤通讯技术有限公司 触摸屏的传感器的布线方法和触摸屏的传感器
WO2016150114A1 (zh) * 2015-03-20 2016-09-29 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示装置
CN107644588A (zh) * 2016-07-20 2018-01-30 三星显示有限公司 显示设备
WO2018214946A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 显示面板及显示装置
CN113506518A (zh) * 2021-09-09 2021-10-15 惠科股份有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615606A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 集成电路芯片焊垫及其制造方法及包含此焊垫的集成电路
CN101846858A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法
US20140346511A1 (en) * 2012-07-27 2014-11-27 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method, and display device thereof
CN104298039A (zh) * 2014-10-31 2015-01-21 京东方科技集团股份有限公司 测试单元、阵列基板和显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
JP2001291852A (ja) * 2000-04-11 2001-10-19 Matsushita Electric Ind Co Ltd アクティブマトリクスアレイ基板及びその製造方法
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
GB0112674D0 (en) * 2001-05-24 2001-07-18 Avx Ltd Manufacture of solid state electronic components
TWI393944B (zh) * 2008-12-10 2013-04-21 Au Optronics Corp 主動元件陣列基板
CN102012593B (zh) 2009-09-07 2012-02-15 上海天马微电子有限公司 液晶显示装置的阵列基板
CN102033643B (zh) * 2009-09-30 2013-03-06 北京京东方光电科技有限公司 触控屏及其制造方法
WO2013118214A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 情報表示装置
CN202917490U (zh) * 2012-11-29 2013-05-01 京东方科技集团股份有限公司 阵列基板和显示装置
CN104701327B (zh) 2015-03-20 2018-03-02 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615606A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 集成电路芯片焊垫及其制造方法及包含此焊垫的集成电路
CN101846858A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法
US20140346511A1 (en) * 2012-07-27 2014-11-27 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method, and display device thereof
CN104298039A (zh) * 2014-10-31 2015-01-21 京东方科技集团股份有限公司 测试单元、阵列基板和显示面板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150114A1 (zh) * 2015-03-20 2016-09-29 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示装置
US9905488B2 (en) 2015-03-20 2018-02-27 Boe Technology Group Co., Ltd. Array substrate, method for manufacture the same, and display device
CN105930010A (zh) * 2016-05-11 2016-09-07 华勤通讯技术有限公司 触摸屏的传感器的布线方法和触摸屏的传感器
CN107644588A (zh) * 2016-07-20 2018-01-30 三星显示有限公司 显示设备
WO2018214946A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 显示面板及显示装置
US10818699B2 (en) 2017-05-26 2020-10-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN113506518A (zh) * 2021-09-09 2021-10-15 惠科股份有限公司 显示面板和显示装置
CN113506518B (zh) * 2021-09-09 2021-12-24 惠科股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
WO2016150114A1 (zh) 2016-09-29
CN104701327B (zh) 2018-03-02
US9905488B2 (en) 2018-02-27
US20170040236A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
CN104701327A (zh) 阵列基板、阵列基板的制造方法和显示装置
CN101084447B (zh) 集成电路的测试和老化系统
CN103488333A (zh) 触控面板及触控显示面板的制造方法
CN103367329B (zh) 用于测试mim电容的半导体结构
CN104849880A (zh) 显示器面板teg测试组件及其形成方法和测试方法
CN104319274A (zh) 阵列基板及其制作方法、显示面板及显示装置
CN103887283B (zh) 多晶硅残留监测结构
CN105304559A (zh) 阵列基板的制造方法、阵列基板和显示装置
CN109270754B (zh) 阵列基板和显示装置
CN104752442A (zh) 一种阵列基板
CN107346751B (zh) 测试结构及其形成方法以及测试方法
US10545594B2 (en) Array substrate, fabrication method and display device
CN205376515U (zh) 一种电迁移测试结构
CN103872018B (zh) 一种mos晶体管阵列栅氧化层完整性测试结构
CN101770964B (zh) 形成钝化层窗口工艺中引入电荷的测试方法
CN104122682A (zh) 一种检测线路结构及其制造方法、显示面板和显示装置
CN104218026A (zh) 半导体检测结构及检测方法
CN104332474A (zh) 一种阵列基板及其制作方法和显示装置
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
CN111341834B (zh) 一种测试结构及半导体器件
CN110838510B (zh) 阵列基板、阵列基板的修复方法及显示面板
US10283425B2 (en) Test key and method for monitoring semiconductor wafer
CN106169486A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN107393904B (zh) 测试结构、阵列基板和显示装置
KR970007453A (ko) 액티브매트릭스 기판 및 그의 검사방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant