CN104218026A - 半导体检测结构及检测方法 - Google Patents
半导体检测结构及检测方法 Download PDFInfo
- Publication number
- CN104218026A CN104218026A CN201310222182.2A CN201310222182A CN104218026A CN 104218026 A CN104218026 A CN 104218026A CN 201310222182 A CN201310222182 A CN 201310222182A CN 104218026 A CN104218026 A CN 104218026A
- Authority
- CN
- China
- Prior art keywords
- resistance
- detected
- reference resistance
- series circuit
- detection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体检测结构及检测方法,所述半导体检测结构包括:两条串联电路,每一个串联电路包括一个待检测电阻和一个参考电阻,所述待检测电阻的正上方具有与引线键合的金属焊盘,所述参考电阻的正上方不具有与引线键合的金属焊盘,且所述待检测电阻和参考电阻的原始阻值都相等,所述两条串联电路之间并联连接,其中一条串联电路通过待检测电阻的一端与电流输入端相连接,另一条串联电路通过参考电阻的一端与电流输入端相连接。通过获得待检测电阻和参考电阻的电阻差表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度,可以排除温度的影响,检测结果精确。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种对焊盘下电阻进行检测的半导体检测结构及检测方法。
背景技术
随着超大规模集成电路(Ultra Large Scale Integration,ULSI)的快速发展,集成电路的制造工艺变得越来越复杂和精细。为了适应工艺要求,需要在越来越小的区域内集成越来越多的器件,但在传统的芯片电路布线结构中,芯片焊盘下通常不设置有源器件,这会浪费一定的芯片面积。因为焊盘是用于通过与连接到外电路的引线相键合,把芯片的有源电路连接到外电路上,但引线键合的几种方法如热压键合、超声键合、热超声球键合都会对焊盘产生压力,并会伴有热能和振动的产生,这可能会使焊盘下方的介质层和金属层产生变形从而导致焊盘下方的器件受损甚至电路报废。
但是,为了提高集成度,有效地利用芯片面积,通过对布局结构、材料改善,一种称为焊盘下器件(Device-Under-Pad,DUP)的技术广泛应用于半导体制造领域。请参考图1,为现有技术的一种焊盘下器件(DUP)的具体结构,包括:衬底10;位于所述衬底10内的N型阱区11,位于N型阱区11内的扩散电阻12;位于所述衬底10表面的第一介质层13;位于所述第一介质层13内且与所述扩散电阻12电学连接的第一插塞14;位于所述第一介质层13内且位于第一插塞14表面的第一金属层15;位于所述第一金属层15表面的第二介质层16;位于所述第二介质层16内且与所述第一金属层15电学连接的第二插塞17;位于所述第二介质层16表面且与第二插塞17电连接的第二金属层18;位于所述第二金属层18表面的钝化层19;位于所述钝化层19开口处且与第二金属层18电学连接的焊盘20,所述焊盘20位于扩散电阻12的正上方。所述焊盘下器件(DUP)技术把焊盘20设置在扩散电阻12或其他半导体器件的正上方,这样可解决以往焊盘下不设置电路、浪费芯片面积的问题,但即使对工艺做了改善,焊盘下器件仍会由于引线键合产生的应力作用使得电学参数发生改变甚至损毁。其中对于扩散电阻,由于受到压阻效应(Piezoresistive effect)的影响,阻值的变化非常受到应力的影响,位于焊盘下扩散电阻的阻值变化会非常明显,因此,非常有必要检测引线键合对焊盘下电阻的影响程度。
发明内容
本发明解决的问题是提供一种半导体检测结构及检测方法,可以很容易地检测引线键合对焊盘下的电阻的影响程度,检测结果精确。
为解决上述问题,本发明提供一种半导体检测结构,包括:位于同一半导体衬底上的两个待检测电阻和两个参考电阻,所述待检测电阻的正上方具有同一个与引线键合的金属焊盘,所述参考电阻的正上方不具有与引线键合的金属焊盘,且所述待检测电阻和参考电阻的原始阻值都相等;电流输入端和电流输出端;位于所述电流输入端和电流输出端之间的两条串联电路,每一个串联电路包括一个待检测电阻和一个参考电阻,所述两条串联电路之间并联连接,其中一条串联电路通过待检测电阻的一端与电流输入端相连接,另一条串联电路通过参考电阻的一端与电流输入端相连接。
可选的,所述待检测电阻和参考电阻为扩散电阻、多晶硅电阻或金属电阻。
可选的,所述扩散电阻的具体结构包括:位于半导体衬底内的阱区,位于所述阱区内的离子注入区,所述阱区和离子注入区的掺杂离子类型相反,所述离子注入区作为扩散电阻。
可选的,所述半导体衬底晶面的密勒指数为(100)、(110)或(111)。
可选的,所述待检测电阻的结构、形状、形成工艺相同。
可选的,所述参考电阻的结构、形状、形成工艺相同,且与待检测电阻的结构、形状、形成工艺相同。
可选的,所述待检测电阻为条形电阻,且两个待检测电阻平行设置或位于同一直线上。
可选的,所述参考电阻为条形电阻,两个参考电阻和两个待检测电阻平行设置或位于同一直线上。
可选的,所述原始阻值为尚未进行引线键合之前测得的待检测电阻和参考电阻的阻值。
可选的,所述待检测电阻完全位于金属焊盘在半导体衬底表面的投影区域内,所述参考电阻完全位于金属焊盘在半导体衬底表面的投影区域外。
本发明还提供了一种利用所述半导体检测结构的检测方法,包括:在电流输入端和电流输出端之间施加测试电流;测量其中一条串联电路中待检测电阻和参考电阻之间的电压与另一条串联电路中待检测电阻和参考电阻之间的电压的电压差,根据所述电压差和测试电流值来获得待检测电阻与参考电阻的电阻差。
可选的,所述电阻差表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
可选的,所述待检测电阻与参考电阻的电阻差与电压差、测试电流值的关系式为:ΔR=2*ΔV/I,其中,ΔR为待检测电阻与参考电阻的电阻差,ΔV为电压差,I为测试电流值。
与现有技术相比,本发明的技术方案具有以下优点:
由于两条串联电路中的电阻值都相同,通过测量一条串联电路中待检测电阻和参考电阻之间的电压与另一条串联电路中待检测电阻和参考电阻之间的电压的电压差,并根据所述电压差和测试电流值可以获得待检测电阻与参考电阻的电阻差,由于所述待检测电阻和参考电阻之间的电阻差即为待检测电阻在引线键合之前和之后的电阻变化值,而所述待检测电阻和参考电阻位于同一半导体衬底上且原始阻值相同,最终获得待检测电阻和参考电阻之间的电阻差不受原始阻值的影响。即使引线键合之前和之后测试时的环境温度发生改变,基于温度改变导致的待检测电阻和参考电阻的电阻变化值都相同,因此最终获得待检测电阻和参考电阻之间的电阻差也不受温度变化的影响,获得的待检测电阻和参考电阻之间的电阻差完全是由于引线键合产生的应力所造成的,使得最终获得的检测结果能精确地表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
附图说明
图1为现有的一种焊盘下器件的剖面结构示意图;
图2~图4为本发明实施例的半导体检测结构的结构示意图;
图5为本发明实施例的检测方法的流程示意图
图6和图7为利用本发明实施例的半导体检测结构进行检测的工作状态示意图。
具体实施方式
通常用于检测引线键合对焊盘下电阻的影响的方法为:在引线键合之前先对焊盘下电阻的阻值进行检测,在引线键合之后再对焊盘下电阻的阻值进行检测,利用两者的电阻差来判断金属焊盘进行引线键合产生的应力作用对焊盘下电阻的影响程度。但由于两次检测时的环境温度往往不同,不同的检测温度也会对检测结果产生影响,使得最终获得的电阻差不能精确地表征引线键合产生的应力作用对焊盘下电阻的影响程度。
为此,本发明提供了一种半导体检测结构及检测方法,所述半导体检测结构包括:两条串联电路,每一个串联电路包括一个待检测电阻和一个参考电阻,所述待检测电阻的正上方具有与引线键合的金属焊盘,所述参考电阻的正上方不具有与引线键合的金属焊盘,且所述待检测电阻和参考电阻的原始阻值都相等,所述两条串联电路之间并联连接,其中一条串联电路通过待检测电阻的一端与电流输入端相连接,另一条串联电路通过参考电阻的一端与电流输入端相连接。通过测量一条串联电路中待检测电阻和参考电阻之间的电压与另一条串联电路中待检测电阻和参考电阻之间的电压的电压差,并根据所述电压差和测试电流值可以获得待检测电阻与参考电阻的电阻差,且利用所述半导体检测结构可以忽略温度变化对待检测电阻与参考电阻的电阻差的影响,所述电阻差完全是由于引线键合产生的应力所造成的,使得最终获得的检测结果能精确地表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例首先提供了一种半导体检测结构,请参考图2,包括:两个待检测电阻(第一待检测电阻111和第二待检测电阻112),两个参考电阻(第一参考电阻121和第二参考电阻122);电流输入端130和电流输出端140;位于所述电流输入端130和电流输出端140之间的两条串联电路,其中第一串联电路150包括第一待检测电阻111和第一参考电阻121,所述第一待检测电阻111的一端与电流输入端130相连接,所述第一参考电阻121的一端与电流输出端140相连接,所述第一待检测电阻111的另一端与所述第一参考电阻121的另一端相连接;第二串联电路160包括第二待检测电阻112和第二参考电阻122,所述第二待检测电阻112的一端与电流输出端140相连接,所述第二参考电阻122的一端与电流输入端130相连接,所述第二待检测电阻112的另一端与所述第二参考电阻122的另一端相连接。
所述待检测电阻和参考电阻位于同一个半导体衬底上,且所述待检测电阻和参考电阻的原始阻值都相同,即所述第一待检测电阻111、第二待检测电阻112、第一参考电阻121和第二参考电阻122的原始阻值都相同。所述原始阻值为尚未进行引线键合之前,对所述待检测电阻和参考电阻的阻值进行测试对应获得的阻值。
在本实施例中,所述待检测电阻和参考电阻同为扩散电阻。请参考图3和图4,图3为本发明其中一个实施例的半导体检测结构的待检测电阻和参考电阻的剖面结构示意图,图4为所述待检测电阻和参考电阻的俯视结构示意图,包括:半导体衬底200,位于所述半导体衬底200内的阱区210,位于所述阱区210内的第一扩散电阻和第二扩散电阻,所述第一扩散电阻和第二扩散电阻为离子注入区,所述第一扩散电阻包括第一待检测电阻111和第二待检测电阻112,所述第二扩散电阻包括第一参考电阻121和第二参考电阻122,所述第一扩散电阻和第二扩散电阻的掺杂离子类型相同,但与阱区210的掺杂离子类型相反;位于所述半导体衬底200表面的层间介质层240,位于所述层间介质层240内的金属互连结构250,所述金属互连结构250分别与第一扩散电阻和第二扩散电阻的两端表面相连接(未图示);位于所述层间介质层240表面的顶层金属线260,位于所述顶层金属线260和层间介质层240表面的具有开口的钝化层270,所述开口暴露出部分顶层金属线260,位于所述开口内的金属焊盘280,所述金属焊盘280与顶层金属线260电学连接,所述金属焊盘280通过引线290与外电路电学连接,其中,所述第一待检测电阻111和第二待检测电阻112完全位于金属焊盘280在半导体衬底200表面的投影区域内,所述第一参考电阻121和第二参考电阻122完全位于金属焊盘280在半导体衬底200表面的投影区域外。
所述半导体衬底200为硅衬底、锗衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底等。在本实施例中,所述半导体衬底200为硅衬底。本实施例的待检测电阻和参考电阻同为扩散电阻,由于压阻效应(Piezoresistive effect),半导体材料的晶格常数受到应力的作用会发生变化,使得载流子迁移率发生改变,从而使得位于半导体衬底200内的扩散电阻的阻值会发生变化。
根据压阻效应,在不同晶面的半导体衬底200施加应力,电阻变化率不相同,因此,所述半导体衬底200的晶面的密勒指数为(100)、(110)或(111)其中的一种。根据压阻效应,受到应力的作用的半导体材料在各个方向上的晶格常数变化的幅度也各不相同,使得各个方向上的载流子迁移率的变化量各不相同,使得沿不同方向设置的扩散电阻的电阻变化率各不相同,因此,所述第一待检测电阻111、第二待检测电阻112平行,且所述第一参考电阻121和第二参考电阻122平行,使得半导体检测结构的两条串联电路的电阻始终相等。其中,所述待检测电阻与参考电阻之间可以平行,也可以不平行。
在本实施例中,所述第一待检测电阻111、第二待检测电阻112、第一参考电阻121和第二参考电阻122同为长方形的条形电阻,且各个条形电阻的长度和宽度都相同。在其他实施例中,所述第一待检测电阻、第二待检测电阻、第一参考电阻和第二参考电阻的俯视结构也可以为S形。
在本实施例中,所述第一待检测电阻111、第二待检测电阻112、第一参考电阻121和第二参考电阻122的掺杂离子相同,且离子注入的能量、剂量相同。
由于所述第一待检测电阻111、第二待检测电阻112、第一参考电阻121和第二参考电阻122同为扩散电阻(即结构相同),四个电阻都为条形结构且互相平行,所述四个电阻的长度和宽度都相等(即形状相同),掺杂离子种类和离子注入工艺的参数相同(即形成工艺),即四个电阻的结构、形状和形成工艺都相同,且在同一半导体衬底200上形成,因此,所述第一待检测电阻111、第二待检测电阻112、第一参考电阻121和第二参考电阻122的原始阻值都相同。
在其他实施例中,所述第一待检测电阻、第二待检测电阻相同(即结构、形状和形成工艺相同),所述第一参考电阻和第二参考电阻相同(即结构、形状和形成工艺相同),且所述第一待检测电阻、第二待检测电阻、第一参考电阻和第二参考电阻的原始阻值相同,但待检测电阻和参考电阻的形状或形成工艺可以不同,例如待检测电阻和参考电阻不平行设置、或长度不同、或宽度不同、或离子注入工艺的参数不同、或掺杂离子的种类不同。
在本实施例中,所述阱区210为P型阱区,对应的,所述第一扩散电阻和第二扩散电阻为N型重掺杂或N型轻掺杂。在其他实施例中,所述阱区为N型阱区,对应的,所述第一扩散电阻和第二扩散电阻为P型重掺杂或P型轻掺杂。在其他实施例中,所述第一扩散电阻和第二扩散电阻还可以通过浅沟槽隔离结构相隔离。
所述层间介质层240包括一层或多层介质层,且所述层间介质层240具有金属互连结构250用于进行电学连接,所述金属互连结构250包括一层或多层金属互连层和用于不同金属互连层之间进行电学连接的导电插塞。在本实施例中,所述金属互连结构250与顶层金属线260未连接。在其他实施例中,所述金属互连结构与顶层金属线电学连接。
所述第一待检测电阻111、第二待检测电阻112的正上方具有同一个与引线290键合的金属焊盘280,所述第一参考电阻121和第二参考电阻122的正上方不具有与引线键合的金属焊盘,因此引线键合工艺不会对第一参考电阻121和第二参考电阻122的阻值造成影响,只会对第一待检测电阻111、第二待检测电阻112的阻值产生影响,使得所述第一待检测电阻111、第二待检测电阻112的阻值发生改变。同时由于第一参考电阻121和第二参考电阻122的阻值不发生改变,通过检测所述待检测电阻和参考电阻之间的电阻差值就能获得待检测电阻在引线键合工艺之前和之后的电阻变化值。
在其他实施例中,所述第一待检测电阻、第二待检测电阻、第一参考电阻和第二参考电阻还可以为多晶硅电阻、金属电阻等,通过测试待检测电阻的电阻变化值表征金属焊盘进行引线键合产生的应力作用对多晶硅电阻、金属电阻的影响程度。
本发明实施例还提供了一种采用上述半导体检测结构的检测方法,请参考图5,为本发明实施例的检测方法的流程示意图,具体包括:
步骤S101,在电流输入端和电流输出端之间施加测试电流;
步骤S102,测量一条串联电路中待检测电阻和参考电阻之间的电压与另一条串联电路中待检测电阻和参考电阻之间的电压的电压差,根据所述电压差和测试电流值来获得待检测电阻与参考电阻的电阻差。
具体的,请参考图6,在本实施例中,在所述电流输入端130接高电平,在所述电流输出端140接地,在所述电流输入端130输入直流的测试电流,所述测试电流值记为I。
由于第一串联电路150包括第一待检测电阻111与第一参考电阻121,第二串联电路160包括第二待检测电阻112与第二参考电阻122,所述第一串联电路150的总电阻和第二串联电路160的总电阻相等,使得通过第一串联电路150的电流和通过第二串联电路160的电流都为I/2。由于所述第一待检测电阻111和第二待检测电阻112的结构、形状和形成工艺相同,即使引线键合和温度变化会使得第一待检测电阻111和第二待检测电阻112的电阻发生改变,但第一待检测电阻111和第二待检测电阻112的电阻变化值相等,同时由于所述第一参考电阻121、第二参考电阻122的结构、形状和形成工艺相同,即使温度变化会使得第一参考电阻121、第二参考电阻122的电阻发生改变,但第一参考电阻121、第二参考电阻122的电阻变化值相等,使得所述第一串联电路150的总电阻和第二串联电路160的总电阻相等,通过第一串联电路150的电流和通过第二串联电路160的电流始终都为I/2。
在本实施例中,所述第一待检测电阻111、第二待检测电阻112、第一参考电阻121和第二参考电阻122在引线键合之前的原始阻值都相同,设为R,引线键合之后所述第一待检测电阻111、第二待检测电阻112的阻值变化为R+ΔR,所述第一参考电阻121和第二参考电阻122在引线键合之后的阻值仍为R,其中,ΔR为引线键合产生的应力作用使待检测电阻的阻值发生变化的电阻变化值,所述ΔR可以为正也可以为负。
在本实施例中,由于所述电流输出端140接地,第一串联电路150通过第一参考电阻121与电流输出端140相连接,所述第一参考电阻121和第一待检测电阻111之间的电压为R*I/2。由于所述电流输出端140接地,第二串联电路160通过第二待检测电阻112与电流输出端140相连接,所述第二待检测电阻112和第二参考电阻122之间的电压为(R+ΔR)*I/2。因此,第一串联电路150中第一参考电阻121和第一待检测电阻111之间电压与第二待检测电阻112和第二参考电阻122之间电压的电压差ΔV=(R+ΔR)*I/2-R*I/2=ΔR*I/2。通过测量获得所述两条串联电路中待检测电阻和参考电阻之间电压的电压差ΔV,并利用所述测试电流的测试电流值I,即可获得引线键合之后待检测电阻和参考电阻之间的电阻差ΔR=2ΔV/I,由于参考电阻不变,所述ΔR也为引线键合产生的应力作用使待检测电阻的阻值发生变化的电阻变化值,利用所述ΔR来表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
由于所述ΔR只需通过测得ΔV和I来获得,所述ΔR与待检测电阻的原始阻值、参考电阻的原始阻值不相关,不需要对待检测电阻和参考电阻的原始阻值一一测试。由于在半导体制造过程中不同晶圆、不同批次的工艺会有偏差,使得实际待检测电阻、参考电阻测得的原始阻值与理论上的原始阻值会有区别,但位于同一半导体衬底上且利用相同工艺形成的待检测电阻、参考电阻的原始阻值一定相同,本发明实施例只需要测试引线键合之后待检测电阻和参考电阻之间的电阻差,可以消除其他干扰因素,使得待检测电阻和参考电阻之间的电阻差(即待检测电阻的电阻变化值)能精确地表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
即使测试过程中由于温度的变化会使得参考电阻的阻值与原始阻值有偏差,但同时由于待检测电阻和参考电阻位于同一半导体衬底上,待检测电阻和参考电阻的原始阻值都相同,温度的变化也会让待检测电阻和参考电阻的阻值同时发生改变,基于温度改变导致的待检测电阻和参考电阻的电阻变化值都相同。假设基于温度改变导致的待检测电阻和参考电阻的电阻变化值为ΔR_T,第一串联电路150中第一参考电阻121和第一待检测电阻111之间电压与第二待检测电阻112和第二参考电阻122之间电压的电压差ΔV=(R+ΔR+ΔR_T)*I/2-(R+ΔR_T)*I/2=ΔR*I/2,即使温度变化对应的电压差也不变,因此引线键合之后待检测电阻和参考电阻之间的电阻差仍为ΔR不变,所述ΔR不受温度变化的影响,完全是由于引线键合产生的应力所造成的,利用本发明实施例的半导体检测结构可以排除温度对检测结果的影响,使得最终获得的检测结果能精确地表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
请参考图7,当所述电流输入端130、电流输出端140都施加有电压,且所述电流输入端130的电压V1大于所述电流输出端140的电压V2,第一串联电路150的第一参考电阻121和第一待检测电阻111之间的电压为R*I/2+V2,第二串联电路160中第二待检测电阻112和第二参考电阻122之间的电压为(R+ΔR)*I/2+V2,因此,第一串联电路150中第一参考电阻121和第一待检测电阻111之间电压与第二待检测电阻112和第二参考电阻122之间电压的电压差仍为ΔV=((R+ΔR)*I/2+V2)-(R*I/2+V2)=ΔR*I/2,只需通过测得ΔV和I,即可获得对应的ΔR。
在本实施例中,由于所述待检测电阻和参考电阻之间的电阻差即为待检测电阻在引线键合之前和之后的电阻变化值,而所述待检测电阻和参考电阻位于同一半导体衬底上且原始阻值相同,最终获得待检测电阻和参考电阻之间的电阻差不受原始阻值的影响。即使引线键合之前和之后测试时的环境温度发生改变,基于温度改变导致的待检测电阻和参考电阻的电阻变化值都相同,因此最终获得待检测电阻和参考电阻之间的电阻差也不受温度变化的影响,获得的待检测电阻和参考电阻之间的电阻差完全是由于引线键合产生的应力所造成的,使得最终获得的检测结果能精确地表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体检测结构,其特征在于,包括:
位于同一半导体衬底上的两个待检测电阻和两个参考电阻,所述待检测电阻的正上方具有同一个与引线键合的金属焊盘,所述参考电阻的正上方不具有与引线键合的金属焊盘,且所述待检测电阻和参考电阻的原始阻值都相等;
电流输入端和电流输出端;
位于所述电流输入端和电流输出端之间的两条串联电路,每一个串联电路包括一个待检测电阻和一个参考电阻,所述两条串联电路之间并联连接,其中一条串联电路通过待检测电阻的一端与电流输入端相连接,另一条串联电路通过参考电阻的一端与电流输入端相连接。
2.如权利要求1所述的半导体检测结构,其特征在于,所述待检测电阻和参考电阻为扩散电阻、多晶硅电阻或金属电阻。
3.如权利要求2所述的半导体检测结构,其特征在于,所述扩散电阻的具体结构包括:位于半导体衬底内的阱区,位于所述阱区内的离子注入区,所述阱区和离子注入区的掺杂离子类型相反,所述离子注入区作为扩散电阻。
4.如权利要求3所述的半导体检测结构,其特征在于,所述半导体衬底晶面的密勒指数为(100)、(110)或(111)。
5.如权利要求1所述的半导体检测结构,其特征在于,所述待检测电阻的结构、形状、形成工艺相同。
6.如权利要求5所述的半导体检测结构,其特征在于,所述参考电阻的结构、形状、形成工艺相同,且与待检测电阻的结构、形状、形成工艺相同。
7.如权利要求1所述的半导体检测结构,其特征在于,所述待检测电阻为条形电阻,且两个待检测电阻平行设置或位于同一直线上。
8.如权利要求7所述的半导体检测结构,其特征在于,所述参考电阻为条形电阻,两个参考电阻和两个待检测电阻平行设置或位于同一直线上。
9.如权利要求1所述的半导体检测结构,其特征在于,所述原始阻值为尚未进行引线键合之前测得的待检测电阻和参考电阻的阻值。
10.如权利要求1所述的半导体检测结构,其特征在于,所述待检测电阻完全位于金属焊盘在半导体衬底表面的投影区域内,所述参考电阻完全位于金属焊盘在半导体衬底表面的投影区域外。
11.一种利用如权利要求1所述的半导体检测结构的检测方法,其特征在于,包括:
在电流输入端和电流输出端之间施加测试电流;
测量其中一条串联电路中待检测电阻和参考电阻之间的电压与另一条串联电路中待检测电阻和参考电阻之间的电压的电压差,根据所述电压差和测试电流值来获得待检测电阻与参考电阻的电阻差。
12.如权利要求11所述的检测方法,其特征在于,所述电阻差表征金属焊盘进行引线键合产生的应力作用对待检测电阻的影响程度。
13.如权利要求11所述的检测方法,其特征在于,所述待检测电阻与参考电阻的电阻差与电压差、测试电流值的关系式为:ΔR=2*ΔV/I,其中,ΔR为待检测电阻与参考电阻的电阻差,ΔV为电压差,I为测试电流值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310222182.2A CN104218026B (zh) | 2013-06-05 | 2013-06-05 | 半导体检测结构及检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310222182.2A CN104218026B (zh) | 2013-06-05 | 2013-06-05 | 半导体检测结构及检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104218026A true CN104218026A (zh) | 2014-12-17 |
CN104218026B CN104218026B (zh) | 2017-05-31 |
Family
ID=52099373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310222182.2A Active CN104218026B (zh) | 2013-06-05 | 2013-06-05 | 半导体检测结构及检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104218026B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111208353A (zh) * | 2020-01-16 | 2020-05-29 | 精电(河源)显示技术有限公司 | 一种cog模组的ito+pin电阻的检测电路及检测方法 |
CN116771325A (zh) * | 2023-06-25 | 2023-09-19 | 宁波市电力设计院有限公司 | 一种地层导电性测量仪 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020017906A1 (en) * | 2000-04-17 | 2002-02-14 | Ho Paul S. | Electromigration early failure distribution in submicron interconnects |
CN101924097A (zh) * | 2009-06-15 | 2010-12-22 | 意法半导体(鲁塞)公司 | 用于检测集成电路芯片的衬底变薄的器件 |
CN102760726A (zh) * | 2011-04-27 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测结构及其形成方法、检测方法 |
CN103107163A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其形成方法、测试方法 |
CN103258812A (zh) * | 2012-02-17 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件 |
-
2013
- 2013-06-05 CN CN201310222182.2A patent/CN104218026B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020017906A1 (en) * | 2000-04-17 | 2002-02-14 | Ho Paul S. | Electromigration early failure distribution in submicron interconnects |
CN101924097A (zh) * | 2009-06-15 | 2010-12-22 | 意法半导体(鲁塞)公司 | 用于检测集成电路芯片的衬底变薄的器件 |
CN102760726A (zh) * | 2011-04-27 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测结构及其形成方法、检测方法 |
CN103107163A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其形成方法、测试方法 |
CN103258812A (zh) * | 2012-02-17 | 2013-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111208353A (zh) * | 2020-01-16 | 2020-05-29 | 精电(河源)显示技术有限公司 | 一种cog模组的ito+pin电阻的检测电路及检测方法 |
CN116771325A (zh) * | 2023-06-25 | 2023-09-19 | 宁波市电力设计院有限公司 | 一种地层导电性测量仪 |
CN116771325B (zh) * | 2023-06-25 | 2024-04-19 | 宁波市电力设计院有限公司 | 一种地层导电性测量仪 |
Also Published As
Publication number | Publication date |
---|---|
CN104218026B (zh) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105158670B (zh) | 基于集电极漏电流的igbt健康状态监测方法 | |
CN102473724B (zh) | 晶体管功率开关器件及测量其特性的方法 | |
CN103941172B (zh) | 半导体测试装置及测试方法 | |
CN102522386B (zh) | 栅氧化层界面陷阱密度测试结构及测试方法 | |
US10079187B2 (en) | Semiconductor devices and methods for testing a gate insulation of a transistor structure | |
CN103489807A (zh) | 测试探针对准控制的方法 | |
CN102194794A (zh) | 等离子体损伤检测结构、其检测方法及其形成方法 | |
US20170271057A1 (en) | Integrated Circuit (IC) Including Semiconductor Resistor and Resistance Compensation Circuit and Related Methods | |
CN104701327B (zh) | 阵列基板、阵列基板的制造方法和显示装置 | |
CN102364682B (zh) | 垂直双扩散mos晶体管测试结构及形成方法、测试方法 | |
CN102680875B (zh) | 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法 | |
CN103887283A (zh) | 多晶硅残留监测结构 | |
US8108175B2 (en) | Method for determining self-heating free I-V characterstics of a transistor | |
CN104218026A (zh) | 半导体检测结构及检测方法 | |
CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
CN101770965A (zh) | 接触孔与栅极之间电容的测试结构与测试方法 | |
CN103887194A (zh) | 并行测试器件 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
CN110364447B (zh) | 半导体工艺的关键尺寸的监测结构及监测方法 | |
US20020011847A1 (en) | Method for polysilicon crystlline line width measurement post etch in undoped-poly process | |
CN108257941A (zh) | 半导体器件的测试结构和测试方法 | |
CN101996909B (zh) | 半导体器件灰化制程的检测方法和电特性的检测方法 | |
CN103545293A (zh) | 多晶硅电迁移测试结构及测试方法 | |
CN111044873B (zh) | 一种基于共享串联电阻的自热效应测试方法和电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |