CN101770965A - 接触孔与栅极之间电容的测试结构与测试方法 - Google Patents
接触孔与栅极之间电容的测试结构与测试方法 Download PDFInfo
- Publication number
- CN101770965A CN101770965A CN200810205259A CN200810205259A CN101770965A CN 101770965 A CN101770965 A CN 101770965A CN 200810205259 A CN200810205259 A CN 200810205259A CN 200810205259 A CN200810205259 A CN 200810205259A CN 101770965 A CN101770965 A CN 101770965A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- grid
- semiconductor substrate
- capacitance
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种接触孔与栅极之间电容的测试结构，包括半导体衬底、多个堆叠栅、介电层以及掺杂区域金属引线。本发明还提供了一种接触孔与栅极之间电容的测试方法。本发明的优点在于，采用具有多个接触孔的测试结构，通过改变接触孔的密度，考察接触孔与栅极之间的寄生电容值，从而计算出供建立器件模型时调用的接触孔与栅极之间的电容值。
Description
【技术领域】
本发明涉及集成电路制造领域，尤其涉及接触孔与栅极之间电容的测试结构与测试方法。
【背景技术】
在建立器件模型时，用于提取器件寄生电容的测试结构会不同程度的包含一部分互连寄生电容。例如，提取栅与源漏交叠部分的电容时，会包含源漏接触孔对栅的电容。如果在提取器件模型时不减去这部分电容，最后生成器件模型时，这部分电容就会包括在模型中。提取电路网表时，倘若也提取了这部分电容，则在电路仿真中，源漏接触孔和互连对栅的电容就会被重复计算，得到的仿真结果也会有误差。
在器件线宽较大时，因为器件宽度和沟道长度都很大，器件栅电容很大，同时互连密度低，互连层间介质厚度大，互连电容相对较小，寄生电容中占主要作用的是MOSFET的栅电容，互连电容只占很小的一部分，不会对整个电路的延迟造成大的影响，因此上述问题并未引起业界的重视。并且由于此电容的形状复杂，也很难通过计算电容极板面积和间距的方法计算，因此现有技术中并没有提出一种获得此电容值的方法。
但是在器件线宽不断缩小的影响下，器件的尺寸不断减小，同一层互连的密度也不断增大，栅电容随之相对缩小。这些因素都使互连间的耦合电容变得更大，因此而造成的RC延迟相对栅电容造成的延迟已经不能忽略，并且在线宽进一步缩小的情况下这一部分延迟的影响越来越严重，因此需要一种方法可以计算出接触孔与栅极之间的电容，以供建立器件模型时调用，从而将这部分电容从器件模型中去除，避免重复计算。
【发明内容】
本发明所要解决的技术问题是，提供接触孔与栅极之间电容的测试结构与测试方法，可以计算出供建立器件模型时调用的接触孔与栅极之间的电容值。
为了解决上述问题，本发明提供了一种接触孔与栅极之间电容的测试结构，包括半导体衬底；多个半导体衬底掺杂区域，所述多个半导体衬底掺杂区域设置于半导体衬底中，且靠近半导体衬底的表面，多个半导体衬底掺杂区域彼此之间相互平行；多个堆叠栅，所述多个堆叠栅均设置于半导体衬底表面的两个相邻的半导体衬底掺杂区域之间，且堆叠栅之间彼此亦相互平行排列；介电层，所述介电层设置于半导体衬底的表面已覆盖所述多个半导体衬底掺杂区域以及所述多个堆叠栅，所述介电层具有多个接触孔，所述接触孔设置于同半导体衬底掺杂区域所对应的位置；以及掺杂区域金属引线，所述掺杂区域引线通过设置于介电层中的多个接触孔与半导体衬底掺杂区域电学连接。
作为可选的技术方案，所述堆叠栅包括多晶硅导电层和栅介质层。
作为可选的技术方案，所述半导体衬底的导电类型为P型，所述半导体衬底掺杂区域的导电类型为N型；或者所述半导体衬底的导电类型为N型，所述半导体衬底掺杂区域的导电类型为P型。所述多个掺杂区域彼此之间的面积均相等。
作为可选的技术方案，所述堆叠栅的横向宽度范围是0.10微米至0.30微米，所述多个堆叠栅的横向宽度相等，且任意两个相邻的堆叠栅之间的距离相等。
作为可选的技术方案，所述掺杂区域引线与半导体衬底掺杂区域之间设置的接触孔的密度范围是0.1个/微米至10个/微米。所述多个接触孔的形状和大小均相同。
作为可选的技术方案，所述多个堆叠栅电学连接至第一电极，所述多个掺杂区域金属引线电学连接至第二电极。
一种接触孔与栅极之间电容的测试方法，包括如下步骤：提供多个前述的测试结构，所述多个测试结构除彼此具有不同的接触孔密度N之外，其余特征均相同；测量每个测试结构的堆叠栅和掺杂区域金属引线之间的电容值C；计算随接触孔密度增加ΔN而引起的电容值的增加值ΔC，即得出单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp＝ΔC/ΔN。
作为可选的技术方案，所述测量一个测试结构的电容值的步骤进一步包括：于介电层中设置第一电极和第二电极；将所述多个堆叠栅电学连接至第一电极，将所述多个掺杂区域金属引线电学连接至第二电极；在第一电极和第二电极之间施加测试电压；测量第一电极和第二电极之间的电容值；记录测得的电容值以及该测试结构的接触孔密度。
作为可选的技术方案，所述计算单位密度接触孔所具有的接触孔与栅极之间的电容值的步骤进一步包括：建立一坐标系，该坐标系以电容值为纵坐标，接触孔密度为横坐标；在所述坐标系中根据测得的电容值和接触孔密度的数据绘制测试点；采用一阶函数曲线对绘制的测试点进行曲线拟合，拟合获得的函数表达式的斜率即为单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp。
本发明的优点在于，采用具有多个接触孔的测试结构，通过改变接触孔的密度，考察接触孔与栅极之间的寄生电容值，从而计算出供建立器件模型时调用的接触孔与栅极之间的电容值。
【附图说明】
附图1至附图3是本发明提供的接触孔与栅极之间电容的测试结构的具体实施方式的测试结构示意图；
附图4所示为本发明提供的接触孔与栅极之间电容的测试方法的具体实施方式的实施步骤流程图。
【具体实施方式】
下面结合附图对本发明提供的接触孔与栅极之间电容的测试结构与测试方法具体实施方式做详细说明。
首先结合附图给出本发明所述接触孔与栅极之间电容的测试结构的具体实施方式。附图1所示是本具体实施方式所述的接触孔与栅极之间电容的测试结构的俯视图，附图2为附图1沿着AA方向的剖视图。
参考附图1和附图2，本具体实施方式所述的接触孔与栅极之间电容的测试结构包括：半导体衬底100、多个半导体衬底掺杂区域110、多个堆叠栅120、介电层130、掺杂区域金属引线140、第一电极150以及第二电极160。所述介电层130中设置有多个接触孔131。
所述半导体衬底100为单晶硅衬底或者其他半导体领域内的常见衬底。
所述多个半导体衬底掺杂区域110设置于半导体衬底100中，且靠近半导体衬底100的表面，多个半导体衬底掺杂区域110彼此之间相互平行。
所述多个堆叠栅120设置于半导体衬底100表面，且堆叠栅120之间彼此亦相互平行排列，任意两个相邻的半导体衬底掺杂区域110之间均设置一堆叠栅。
所述介电层130设置于半导体衬底100的表面以覆盖半导体衬底掺杂区域110以及堆叠栅120。
所述接触孔设置于同半导体衬底掺杂区域所对应的位置。所述多个接触孔的形状和大小均相同。
所述掺杂区域引线140通过设置于介电层130中的多个接触孔131与半导体衬底掺杂区域110电学连接。
为了清晰起见，所述半导体衬底100以及介电层130于附图1中并未示出。
附图3所示为附图2的局部放大示意图，所述堆叠栅120包括多晶硅导电层121和栅介质层122。
所述半导体衬底100的导电类型为P型，所述半导体衬底掺杂区域110的导电类型为N型。或者所述半导体衬底100的导电类型也可以为N型，在此情况下，所述半导体衬底掺杂区域110的导电类型为P型。所述多个掺杂区域彼此之间的面积均相等。
所述堆叠栅120的横向宽度范围W是0.04微米至1微米。所述多个堆叠栅120的横向宽度相等，且任意两个相邻的堆叠栅120之间的距离相等。所述多个堆叠栅120电学连接至第一电极150，以便施加和提取测试信号。
所述掺杂区域金属引线140与半导体衬底掺杂区域110之间设置的接触孔131的密度范围是0.1个/微米至10个/微米。即每微米长的半导体衬底掺杂区域中设置0.5个至3个接触孔。以上的密度范围是实际设计中接触孔密度的常见范围。所述多个掺杂区域金属引线电学连接至第二电极160，以便施加和提取测试信号。
接触孔的形状、大小，掺杂区域的宽度以及接触孔与堆叠栅之间的距离等其他参数均完全与实际生产的集成电路产品相同，以保证模拟结果的可靠性。
在采用上述结构进行测试时，测试电压信号施加于第一电极150和第二电极160，并测量上述两个电极之间的电容。
所述半导体衬底掺杂区域在此结构中用于模拟晶体管的源极和漏极，并通过在介质层中制作多个引线孔，并制作掺杂区域引线，从而模仿了多个真实的晶体管结构。通过测量同半导体衬底掺杂区域电学连接的掺杂区域引线与栅极之间的电容信号，可以考量出不同引线孔密度的情况下，由于引线孔与栅极之间电容的变化而引起的栅极与掺杂区域引线(源极和漏极)之间电容变化的情况。并通过比较不同引线孔密度情况下栅极与掺杂区域引线之间电容的差别判断引线孔与栅极之间的寄生电容大小。
下面结合附图给出本发明所述接触孔与栅极之间电容的测试方法的具体实施方式。附图4所示为本具体实施方式所述方法的实施步骤流程图，包括如下步骤：步骤S100，提供多个前一个具体实施方式中所述的测试结构，所述多个测试结构除彼此具有不同的接触孔密度N之外，其余特征均相同；步骤S110，测量每个测试结构的堆叠栅和掺杂区域金属引线之间的电容值C；步骤S120，计算随接触孔密度增加ΔN而引起的电容值的增加值ΔC，即得出单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp＝ΔC/ΔN。
以下对上述步骤进行详细描述：
步骤S100，提供多个前一个具体实施方式中所述的测试结构，所述多个测试结构除彼此具有不同的接触孔密度N之外，其余特征均相同。多个测试结构具有处不同接触孔密度以外的相同特征，有利于排除其他因素对测试结果的影响，尽量保证测试结果中电容的变化完全是由于接触孔密度变化而引起的。
步骤S110，测量每个测试结构的堆叠栅和掺杂区域金属引线之间的电容值C。通过在测试结构的第一电极和第二电极之间施加测试信号，从而获得堆叠栅和掺杂区域金属引线之间的总电容值。此步骤中，每对一个测试结构进行测试时，可以采用如下步骤：于介电层中设置第一电极和第二电极；将所述多个堆叠栅电学连接至第一电极，将所述多个掺杂区域金属引线电学连接至第二电极；在第一电极和第二电极之间施加测试电压；测量第一电极和第二电极之间的电容值；记录测得的电容值以及该测试结构的接触孔密度。
步骤S120，计算随接触孔密度增加ΔN而引起的电容值的增加值ΔC，即得出单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp＝ΔC/ΔN。
上述步骤可以采用如下的方法具体实现：建立一坐标系，该坐标系以电容值为纵坐标，接触孔密度为横坐标；在所述坐标系中根据测得的电容值和接触孔密度的数据绘制测试点；采用一阶函数曲线对绘制的测试点进行曲线拟合，拟合获得的函数表达式的斜率即为单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp。
以制作NMOS为例，半导体衬底的导电类型为P型，半导体衬底掺杂区域的导电类型为N型，堆叠栅的宽度是0.13微米(应用范围可以扩展至0.04微米～1微米)。分别采用N＝0.5、1.0、2.0以及3.0(应用范围可以扩展至0.1个/微米～10个/微米)的测试结构，测得电容值分别为3.55×10-10F/m、3.57×10-10F/m、3.62×10-10F/m与3.66×10-10F/m。从以上结果可以计算出，接触孔密度N每增加1个/微米的情况下，电容值C增加4.64×10-12F/m，即单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp＝4.64×10-12F/m。利用此结果，如果设计的集成电路结构中接触孔的密度为2个/微米，则可以计算出该集成电路结构中的接触孔与栅极之间的寄生电容值为9.28×10-12F/m。对于PMOS而言，计算结果会略有不同。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种接触孔与栅极之间电容的测试结构，其特征在于，包括
半导体衬底；
多个半导体衬底掺杂区域，所述多个半导体衬底掺杂区域设置于半导体衬底中，且靠近半导体衬底的表面，多个半导体衬底掺杂区域彼此之间相互平行；
多个堆叠栅，所述多个堆叠栅均设置于半导体衬底表面的两个相邻的半导体衬底掺杂区域之间，且堆叠栅之间彼此亦相互平行排列；
介电层，所述介电层设置于半导体衬底的表面以覆盖所述多个半导体衬底掺杂区域以及所述多个堆叠栅，所述介电层具有多个接触孔，所述接触孔分别设置于同半导体衬底掺杂区域所对应的位置；以及
掺杂区域金属引线，所述掺杂区域引线通过设置于介电层中的多个接触孔与半导体衬底掺杂区域电学连接。
2.根据权利要求1所述的接触孔与栅极之间电容的测试结构，其特征在于，所述堆叠栅包括多晶硅导电层和栅介质层。
3.根据权利要求1所述的接触孔与栅极之间电容的测试结构，其特征在于，所述半导体衬底的导电类型为P型，所述半导体衬底掺杂区域的导电类型为N型。
4.根据权利要求1所述的接触孔与栅极之间电容的测试结构，其特征在于，所述半导体衬底的导电类型为N型，所述半导体衬底掺杂区域的导电类型为P型。
5.根据权利要求1至4中任意一项所述的接触孔与栅极之间电容的测试结构，其特征在于，所述多个掺杂区域彼此之间的面积均相等。
6.根据权利要求1所述的接触孔与栅极之间电容的测试结构，其特征在于，所述堆叠栅的横向宽度范围是0.10微米至0.30微米。
7.根据权利要求1或6所述的接触孔与栅极之间电容的测试结构，其特征在于，所述多个堆叠栅的横向宽度相等，且任意两个相邻的堆叠栅之间的距离相等。
8.根据权利要求1所述的接触孔与栅极之间电容的测试结构，其特征在于，所述掺杂区域引线与半导体衬底掺杂区域之间设置的接触孔的密度范围是0.1个/微米至10个/微米。
9.根据权利要求1或8所述的接触孔与栅极之间电容的测试结构，其特征在于，所述多个接触孔的形状和大小均相同。
10.根据权利要求1所述的接触孔与栅极之间电容的测试结构，其特征在于，所述测试结构还包括设置于介电层中的第一电极和第二电极，所述多个堆叠栅电学连接至第一电极，所述多个掺杂区域金属引线电学连接至第二电极。
11.一种采用权利要求1所述结构的接触孔与栅极之间电容的测试方法，其特征在于，包括如下步骤：
提供多个权利要求1所述的测试结构，所述多个测试结构除彼此具有不同的接触孔密度N之外，其余特征均相同；
测量每个测试结构的堆叠栅和掺杂区域金属引线之间的电容值C；
计算随接触孔密度增加ΔN而引起的电容值的增加值ΔC，即得出单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp＝ΔC/ΔN。
12.根据权利要求11所述的接触孔与栅极之间电容的测试方法，其特征在于，所述测量一个测试结构的电容值的步骤进一步包括：
于介电层中设置第一电极和第二电极；
将所述多个堆叠栅电学连接至第一电极，将所述多个掺杂区域金属引线电学连接至第二电极；
在第一电极和第二电极之间施加测试电压；
测量第一电极和第二电极之间的电容值；
记录测得的电容值以及该测试结构的接触孔密度。
13.根据权利要求11所述的接触孔与栅极之间电容的测试方法，其特征在于，所述计算单位密度接触孔所具有的接触孔与栅极之间的电容值的步骤进一步包括：
建立一坐标系，该坐标系以电容值为纵坐标，接触孔密度为横坐标；
在所述坐标系中根据测得的电容值和接触孔密度的数据绘制测试点；
采用一阶函数曲线对绘制的测试点进行曲线拟合，拟合获得的函数表达式的斜率即为单位密度的接触孔所具有的接触孔与栅极之间的电容值Ccp。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102052594A CN101770965B (zh) | 2008-12-31 | 2008-12-31 | 接触孔与栅极之间电容的测试结构与测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102052594A CN101770965B (zh) | 2008-12-31 | 2008-12-31 | 接触孔与栅极之间电容的测试结构与测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101770965A true CN101770965A (zh) | 2010-07-07 |
| CN101770965B CN101770965B (zh) | 2012-05-16 |
Family
ID=42503738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102052594A Expired - Fee Related CN101770965B (zh) | 2008-12-31 | 2008-12-31 | 接触孔与栅极之间电容的测试结构与测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101770965B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022101A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管重叠电容的测试结构及其测试方法 |
| CN104465432A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 监测寄生电容的结构 |
| CN108899320A (zh) * | 2018-07-20 | 2018-11-27 | 上海华力微电子有限公司 | 一种mosfet栅氧化层电容校准结构 |
| WO2022077979A1 (zh) * | 2020-10-16 | 2022-04-21 | 长鑫存储技术有限公司 | 寄生电容的检测方法、存储器和可读存储介质 |
| US11378611B1 (en) | 2020-10-16 | 2022-07-05 | Changxin Memory Technologies, Inc. | Measurement method for contact resistance of transistor test device and computer-readable medium |
| US11867745B2 (en) | 2020-10-16 | 2024-01-09 | Changxin Memory Technologies, Inc. | Parasitic capacitance detection method, memory and readable storage medium |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6539526B1 (en) * | 1999-12-22 | 2003-03-25 | Texas Instruments Incorporated | Method and apparatus for determining capacitances for a device within an integrated circuit |
-
2008
- 2008-12-31 CN CN2008102052594A patent/CN101770965B/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022101A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管重叠电容的测试结构及其测试方法 |
| CN104465432A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 监测寄生电容的结构 |
| CN108899320A (zh) * | 2018-07-20 | 2018-11-27 | 上海华力微电子有限公司 | 一种mosfet栅氧化层电容校准结构 |
| WO2022077979A1 (zh) * | 2020-10-16 | 2022-04-21 | 长鑫存储技术有限公司 | 寄生电容的检测方法、存储器和可读存储介质 |
| US11378611B1 (en) | 2020-10-16 | 2022-07-05 | Changxin Memory Technologies, Inc. | Measurement method for contact resistance of transistor test device and computer-readable medium |
| US11867745B2 (en) | 2020-10-16 | 2024-01-09 | Changxin Memory Technologies, Inc. | Parasitic capacitance detection method, memory and readable storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101770965B (zh) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101770965B (zh) | 接触孔与栅极之间电容的测试结构与测试方法 | |
| CN104465614B (zh) | 测试结构和对应的测试方法 | |
| CN103367329B (zh) | 用于测试mim电容的半导体结构 | |
| CN103972234A (zh) | 集成电路、半导体器件和制造半导体器件的方法 | |
| CN103543365B (zh) | 互连结构最小间距的测试结构及测试方法 | |
| CN103887283B (zh) | 多晶硅残留监测结构 | |
| CN102967813A (zh) | 一种测试结构及测试方法 | |
| CN102854398A (zh) | 寄生电容的测量方法以及栅介质层厚度的计算方法 | |
| CN103545294B (zh) | 半导体检测结构及检测方法 | |
| CN102543957B (zh) | Soi体接触mos晶体管的测试结构及测试方法 | |
| US20080185581A1 (en) | Silicon-on-insulator ("SOI") transistor test structure for measuring body-effect | |
| CN103400749A (zh) | Mim电容器件失效分析方法 | |
| CN206471330U (zh) | 半导体测试结构 | |
| KR20100008915A (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
| CN104103628B (zh) | 晶体管重叠电容的测试结构及其测试方法 | |
| CN105990179B (zh) | 用于双重区域分割的系统和方法 | |
| CN203481225U (zh) | 监测漏电的结构 | |
| CN103367330A (zh) | 功率半导体器件的测试结构及其制造方法 | |
| CN103809062A (zh) | 电迁移测试结构 | |
| CN103400824A (zh) | 检测件和晶圆 | |
| CN104425605A (zh) | 检测结构及其形成方法、检测方法 | |
| CN208674068U (zh) | 界面缺陷表征结构及界面缺陷检测装置 | |
| CN105931987A (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
| CN104218026A (zh) | 半导体检测结构及检测方法 | |
| CN102593026B (zh) | 测量浮栅器件的耦合系数的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120516 Termination date: 20181231 |