KR20100008915A - 테스트 장치 및 반도체 집적 회로 장치 - Google Patents

테스트 장치 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20100008915A
KR20100008915A KR1020080069541A KR20080069541A KR20100008915A KR 20100008915 A KR20100008915 A KR 20100008915A KR 1020080069541 A KR1020080069541 A KR 1020080069541A KR 20080069541 A KR20080069541 A KR 20080069541A KR 20100008915 A KR20100008915 A KR 20100008915A
Authority
KR
South Korea
Prior art keywords
region
test
pair
conductive type
nodes
Prior art date
Application number
KR1020080069541A
Other languages
English (en)
Other versions
KR101400328B1 (ko
Inventor
이상진
이진규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080069541A priority Critical patent/KR101400328B1/ko
Priority to US12/385,117 priority patent/US7994811B2/en
Publication of KR20100008915A publication Critical patent/KR20100008915A/ko
Priority to US13/067,833 priority patent/US8508017B2/en
Application granted granted Critical
Publication of KR101400328B1 publication Critical patent/KR101400328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

테스트 장치가 제공된다. 테스트 장치는 제1 테스트 영역 및 제2 테스트 영역이 정의된 반도체 기판, 제1 테스트 영역에 형성되며, 반도체 기판 내에 소자 분리 영역을 사이에 두고 서로 이격되어 형성된 한 쌍의 제1 도전형 제1 액티브 영역, 제1 도전형 제1 액티브 영역과 일 방향으로 이격되어 형성된 한 쌍의 제2 도전형 제1 액티브 영역, 반도체 기판 상에 형성된 한 쌍의 제1 게이트 라인으로 각각의 제1 게이트 라인의 일단은 각각의 제2 도전형 제1 액티브 영역과 인접한 한 쌍의 제1 게이트 라인, 제2 도전형 제1 액티브 영역과 인접한 제1 게이트 라인 각각의 일단에서 제2 도전형 제1 액티브 영역 상부로 연장되어 형성된 한 쌍의 제1 공유 콘택, 각 제1 공유 콘택 상에 공유 콘택과 전기적으로 연결되어 형성된 한 쌍의 제1 노드를 포함하는 제1 테스트 소자 및 제2 테스트 영역에 형성되며, 반도체 기판 내에 소자 분리 영역에 둘러싸여 형성되며 제1 도전형 제1 액티브 영역에 대응되어 형성된 제1 도전형 제2 액티브 영역, 소자 분리 영역 상에 형성되며 제1 공유 콘택에 대응되어 형성된 제2 공유 콘택, 제2 공유 콘택과 전기적으로 연결되도록 제1 노드와 대응되어 형성된 제2 노드를 포함하는 제2 테스트 소자를 포함한다.
반도체 집적 회로 장치, 스태틱 메모리 셀

Description

테스트 장치 및 반도체 집적 회로 장치{Test device and semiconductor integrated circuit device}
본 발명은 테스트 장치 및 반도체 집적 회로 장치에 관한 것으로 보다 상세하게는 생산성이 향상된 테스트 장치 및 반도체 집적 회로 장치에 관한 것이다.
스태틱 메모리(Static Random Access Memory; 스태틱 메모리)는 디램(Dynamic Random Access Memory; DRAM)에 비해 메모리 용량에서는 떨어지지만, 동작 속도가 빠른 장점을 갖는다. 따라서, 고속의 동작이 요구되는 컴퓨터의 캐쉬 메모리 또는 휴대용 전자제품(portable appliance) 등에 널리 사용되고 있다.
스태틱 메모리 셀은 박막 트랜지스터 셀(Thin Film Transistor cell; TFT cell), 완전 씨모스 셀(Full Complementary Metal Oxide Semiconductor cell; FCMOS cell) 등으로 분류된다. 완전 씨모스 셀은 래치를 구성하는 다수의 풀업 트랜지스터 및 풀다운 트랜지스터와, 상기 래치에 억세스하기 위한 다수의 패스 트랜지스터를 포함한다.
한편, 반도체 메모리 소자가 집적화됨에 따라, 메모리 셀의 크기가 점점 작아지고 있으며, 메모리 셀의 크기가 작아지면서, 금속 콘택의 크기 또한 작아지고 있다. 콘택의 크기가 작아짐에 따라 콘택을 정확하게 패터닝하는 것이 어려워져, 콘택 형성 불량이 증가하고 있다. 특히, 스태틱 메모리 셀에 형성되는 공유 콘택(shared contact)은 인접한 공유 콘택들이 전기적으로 연결되는 브릿지(bridge)가 발생하기 쉽다.
따라서, 공유 콘택 간의 브리지 발생 여부를 측정하기 위하여 인접한 공유 콘택들 각각에 연결된 노드를 형성하고 노드들 간에 전류가 통하는지 여부를 측정하여 공유 콘택 간의 브리지 발생 여부를 판단한다.
그러나, 한 쌍의 공유 콘택에 각각 연결한 노드 간에 전류가 흐르는 경우, 공유 콘택 간에 브리지가 발생한 경우일 수도 있지만, 인접한 액티브 영역들간의 단락, 콘택과 게이트 라인 간의 단락, 노드들 간의 단락 등 다양한 변수에 의해 노드 간에 전류가 흐를 수 있다. 따라서, 한 쌍의 공유 콘택에 각각 연결한 노드 간에 전류가 흐르는 경우, 어떠한 원인에 의한 것인지를 정확히 판단하는 방법이 요구된다.
본 발명이 해결하고자 하는 과제는 생산성이 향상된 테스트 장치를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 생산성이 향상된 반도체 집적 회로 장치를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 테스트 장치의 일 태양은 1 테스트 영역 및 제2 테스트 영역이 정의된 반도체 기판, 상기 제1 테스트 영역에 형성되며, 상기 반도체 기판 내에 소자 분리 영역을 사이에 두고 서로 이격되어 형성된 한 쌍의 제1 도전형 제1 액티브 영역, 상기 제1 도전형 제1 액티브 영역과 일 방향으로 이격되어 형성된 한 쌍의 제2 도전형 제1 액티브 영역, 상기 반도체 기판 상에 형성된 한 쌍의 제1 게이트 라인으로 각각의 제1 게이트 라인의 일단은 상기 각각의 제2 도전형 제1 액티브 영역과 인접한 한 쌍의 제1 게이트 라인, 상기 제2 도전형 제1 액티브 영역과 인접한 상기 제1 게이트 라인 각각의 일단에서 상기 제2 도전형 제1 액티브 영역 상부로 연장되어 형성된 한 쌍의 제1 공유 콘택, 상기 각 제1 공유 콘택 상에 상기 공유 콘택과 전기적으로 연결되어 형성된 한 쌍 의 제1 노드를 포함하는 제1 테스트 소자 및 상기 제2 테스트 영역에 형성되며, 상기 반도체 기판 내에 소자 분리 영역에 둘러싸여 형성되며 상기 제1 도전형 제1 액티브 영역에 대응되어 형성된 제1 도전형 제2 액티브 영역, 상기 소자 분리 영역 상에 형성되며 상기 제1 공유 콘택에 대응되어 형성된 제2 공유 콘택, 상기 제2 공유 콘택과 전기적으로 연결되도록 상기 제1 노드와 대응되어 형성된 제2 노드를 포함하는 제2 테스트 소자를 포함한다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 테스트 장치의 일 태양은 제1 테스트 영역 및 제2 테스트 영역이 정의된 반도체 기판, 상기 제1 테스트 영역에 형성되며, 상기 반도체 기판 내에 소자 분리 영역을 사이에 두고 서로 이격되어 형성된 한 쌍의 제1 도전형 제1 액티브 영역, 상기 제1 도전형 제1 액티브 영역과 일 방향으로 이격되어 형성된 한 쌍의 제2 도전형 제1 액티브 영역, 상기 반도체 기판 상에 형성된 한 쌍의 제1 게이트 라인으로 각각의 제1 게이트 라인의 일단은 상기 각각의 제2 도전형 제1 액티브 영역과 인접한 한 쌍의 제1 게이트 라인, 상기 제2 도전형 제1 액티브 영역과 인접한 상기 제1 게이트 라인의 일단에서 상기 제2 도전형 제1 액티브 영역 상부로 연장되어 형성된 한 쌍의 제1 공유 콘택, 상기 각 제1 공유 콘택 상에 상기 공유 콘택과 전기적으로 연결되어 형성된 한 쌍의 제1 노드를 포함하는 제1 테스트 소자 및 상기 반도체 기판 내에 상기 제1 도전형 제1 액티브 영역에 대응되어 형성된 제1 도전형 제2 액티브 영역, 상기 제2 도전형 제1 액티브 영역에 대응되어 형성된 제2 도전형 제2 액티브 영역, 상기 제1 게이트 라인에 대응되게 형성된 제2 게이트 라인, 상기 제2 게이트 라인 및 상기 제2 도전형 제2 액티브 영역과 수직 방향으로 이격되어 형성되며 상기 제1 노드와 대응되게 형성된 제2 노드를 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 일 태양은 제1 영역, 제2 영역 및 제3 영역이 정의된 반도체 기판, 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역의 상기 반도체 기판 내에 형성된 소자 분리 영역, 상기 제1 영역 및 상기 제3 영역에 형성되며, 상기 소자 분리 영역에 의해 분리되어 형성된 다수개의 액티브 영역, 상기 제1 영역 및 상기 제3 영역의 반도체 기판 상에 형성되며 상기 액티브 영역의 일부 및 상기 소자 분리 영역의 일부와 오버랩되어 형성된 다수개의 게이트 라인, 상기 제1 영역 상기 제2 영역 및 상기 제3 영역 상에 상기 반도체 기판의 전면을 덮도록 형성된 층간 절연막, 상기 제1 영역 및 상기 제2 영역에 상기 층간 절연막을 관통하여 형성되며, 상기 제1 영역에서는 상기 액티브 영역 및 상기 게이트 라인과 접하며, 상기 제2 영역에서는 상기 소자 분리 영역과 접하는 다수개의 공유 콘택 및 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역 상에 형성되며, 상기 제1 영역 및 상기 제2 영역에는 상기 층간 절연막 상에 상기 공유 콘택과 전기적으로 연결되도록 형성되며, 상기 제3 영역에서는 상기 층간 절연막 상에 상기 게이트 라인 및 상기 액티브 영역과 이격되어 형성되는 다수개의 노드를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같은 테스트 장치 및 반도체 집적 회로 장치에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따른 테스트 장치 및 반도체 집적 회로 장치에 따르면, 한 쌍의 노드가 서로 단락되는 경우, 테스트 공유 콘택 또는 노드에 의한 단락인지 여부를, 정확하게 측정할 수 있다.
즉, 테스트 공유 콘택 또는 노드에 의한 단락인지 여부를 정확하게 인지하고 스태틱 메모리 셀 영역에 반영함으로써, 생산성이 향상될 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예들에서 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는" 은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하 게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치는 반도체 기판 상에 정의된 스태틱 메모리 셀 영역 및 테스트 영역을 포함한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 스태틱 메모리 셀 영역의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 스태틱 메모리 셀의 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치는 스태틱 메모리 셀을 포함하며, 스태틱 메모리 셀은 래치를 구성하는 다수의 풀업 트랜지스터(PU1, PU2) 및 풀다운 트랜지스터(PD1, PD2)와, 상기 래치에 억세스하기 위한 다수의 패스 트랜지스터(PS1, PS2)를 포함한다.
스태틱 메모리 셀의 단위 셀은 제1 및 제2 패스 트랜지스터(PS1, PS2), 제1 및 제2 풀다운 트랜지스터(PD1, PD2) 및 제1 및 제2 풀업 트랜지스터(PU1, PU2)를 구비한다. 여기서, 제1 및 제2 패스 트랜지스터(PS1, PS2), 제1 및 제2 풀다운 트 랜지스터(PD1, PD2)는 NMOS 트랜지스터고, 제1 및 제2 풀업 트랜지스터(PU1, PU2)는 PMOS 트랜지스터이다.
제1 및 제2 풀다운 트랜지스터(PD1, PD2)의 소스는 접지 라인(VSS)에 연결되며, 제1 및 제2 풀업 트랜지스터(PU1, PU2)의 소스는 전원 라인(VDD)에 연결된다.
또한, NMOS 트랜지스터로 이루어진 제1 풀다운 트랜지스터(PD1)와 PMOS 트랜지스터로 이루어진 제1 풀업 트랜지스터(PU1)가 제1 인버터(inverter)를 구성하며, NMOS 트랜지스터로 이루어진 제 2 풀다운 트랜지스터(PD2)와 PMOS 트랜지스터로 이루어진 제 2 풀업 트랜지스터(PU2)가 제2 인버터를 구성한다.
제1 및 제2 인버터의 출력단은 제1 패스 트랜지스터(PS1)와 제2 패스 트랜지스터(PS1)의 소스와 연결된다. 또한 제1 및 제2 인버터는 하나의 래치(latch) 회로를 구성하기 위해 입력단과 출력단이 서로 교차되어 연결된다.
또한, 제1 및 제2 패스 트랜지스터(PS1, PS2)의 드레인은 각각 제1 및 제2 비트 라인(BL, /BL)이 연결된다.
도 2는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 스태틱 메모리 셀 영역의 레이아웃도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 스태틱 메모리 소자의 셀 영역에는 소자 분리 영역(102)들에 의해 이격되어 일 방향으로 연장되어 형성된 다수개의 제1 도전형 액티브 영역(110)이 형성된다. 또한, 제1 도전형 액티브 영역(110)과 일 방향으로 이격되어 형성된 제2 도전형 액티브 영역(120)이 형성된다. 제2 도전형 액티브 영역(120)은 제1 도전형 액티브 영역(110)보다 연장 길이가 짧 다. 이 때, 제1 도전형 액티브 영역(110)은 예를 들어, N형 액티브 영역일 수 있으며, 제2 도전형 액티브 영역(120)은 예를 들어, P형 액티브 영역일 수 있다.
제1 도전형 액티브 영역(110) 또는 제2 도전형 액티브 영역(120)을 타 방향으로 가로지르는 다수개의 게이트 라인(130)이 형성된다. 다수개의 게이트 라인(130)은 타 방향으로 연장되어 일 방향으로 서로 인접하여 형성된다. 이 때, 게이트 라인(130)의 일단은 제1 도전형 액티브 영역(110) 또는 제2 도전형 액티브 영역(120)과 인접하게 형성될 수 있으며, 제1 도전형 액티브 영역(110) 또는 제2 도전형 액티브 영역(120)과 일부 오버랩되어 형성될 수도 있다.
다수개의 게이트 라인(130)은 제1 도전형 액티브 영역(110) 또는 제2 도전형 액티브 영역(120)과 일부 오버랩되어 형성되어 트랜지스터를 형성한다. 이 때, 제1 도전형 액티브 영역(110)과 오버랩되는 영역에 형성되는 트랜지스터는 N형 트랜지스터, 예를 들어 풀다운 트랜지스터 또는 패스 트랜지스터일 수 있고, 제2 도전형 액티브 영역(120)과 오버랩되는 영역에 형성되는 트랜지스터는 P형 트랜지스터, 즉 풀업 트랜지스터일 수 있다. 도 2에 표기된 PS, PU, PD가 나타내는 개의 트랜지스터는 스태틱 메모리 셀을 구성한다.
제1 도전형 액티브 영역(110) 또는 제2 도전형 액티브 영역(120)과 다수개의 게이트 라인(130)이 오버랩되는 영역의 양측에는 소스/드레인 영역이 형성되며, 소스/드레인 영역의 일부 상에는 다수개의 제1 콘택(140)이 형성된다. 다수개의 제1 콘택(140)은 소스/드레인 영역과 상부 배선을 연결한다. 또한, 일부 게이트 라인(130) 상에는 제2 콘택(150)이 형성되며, 제2 콘택(150)을 통해서는 게이트 라 인(130)에 전압을 인가한다.
한편, 제2 도전형 액티브 영역(120)과 인접한 게이트 라인(130)의 일단 상부 및 제2 도전형 액티브 영역(120) 상면에 걸쳐 공유 콘택(shared contact)(160)이 형성된다. 이 때, 인접하여 형성된 한 쌍의 제2 도전형 액티브 영역(120) 일단에는 한 쌍의 공유 콘택(160)이 인접하여 형성된다. 공유 콘택(160)은 장축 및 단축을 가지며, 공유 콘택(160) 쌍은 단축 방향으로 인접하여 형성된다.
한편, 게이트 라인(130)이 오버랩되지 않은 제1 도전형 액티브 영역(110) 및 제2 도전형 액티브 영역(120)의 상면 및 게이트 라인(130) 상부에는 실리사이드 영역이 형성될 수 있다. 실리사이드 영역은 제1 콘택(140), 제2 콘택(150) 및 공유 콘택(160)의 접촉 저항을 감소시킨다.
공유 콘택(160)이 형성된 반도체 기판을 매립하는 층간 절연막(미도시) 상부에는 노드(170)가 형성된다. 노드(170)는 다수개가 형성되어 다수개의 공유 콘택(160)과 각각 전기적으로 연결된다. 노드(170)를 통해 각각의 공유 콘택(160)에 전압을 인가할 수 있다.
이하, 도 2 내지 도 5b를 참조하여, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 테스트 영역의 구조를 설명한다. 도 3a는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제1 테스트 영역의 레이아웃도이다. 도 3b는 도 3a의 A-A’을 절단한 단면도이다. 도 4a는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제2 테스트 영역의 레이아웃도이다. 도 4b는 도 4a의 B-B’을 절단한 단면도이다. 도 5a는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제3 테 스트 영역의 레이아웃도이다. 도 5b는 도 5a의 C-C’을 절단한 단면도이다.
여기서, 도 2는 스태틱 메모리 셀 영역을 도시하고, 도 3a 및 도 3b는 제1 테스트 영역, 도 4a 및 도 4b는 제2 테스트 영역, 도 5a 및 도 5b는 제3 테스트 영역을 도시한다.
도 2 내지 3b를 참조하면, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제1 테스트 영역은 도 2에 도시된 스태틱 메모리 셀 영역과 동일한 레이아웃으로 형성된다.
즉, 제1 테스트 영역에는 제1 도전형 테스트 액티브 영역(210) 및 제2 도전형 테스트 액티브 영역(220)이 형성되며, 제1 도전형 테스트 액티브 영역(210) 및 제2 도전형 테스트 액티브 영역(220)은 각각 스태틱 메모리 셀 영역의 제1 도전형 액티브 영역(110) 및 제2 도전형 액티브 영역(120)에 대응되게 형성된다. 여기서, 대응된다는 것은 간격 및 크기 등이 동일하게 또는 실질적으로 유사하게 형성된다는 것을 의미한다.
또한, 제1 테스트 영역에는 제1 도전형 테스트 액티브 영역(210) 및 제2 도전형 테스트 액티브 영역(220)을 타 방향으로 가로지르는 다수개의 테스트 게이트 라인(230)이 형성된다. 다수개의 테스트 게이트 라인(230)은 타 방향으로 연장되어 일 방향으로 서로 인접하게 형성된다. 다수개의 테스트 게이트 라인(230)은 스태틱 메모리 셀 영역의 다수개의 게이트 라인(130)에 대응되게 형성된다.
다수개의 테스트 게이트 라인(230)의 적어도 일부의 일단 상에는 다수개의 제1 테스트 공유 콘택(262)이 형성된다. 이 때, 다수개의 제1 테스트 공유 콘 택(262)은 스태틱 메모리 셀 영역의 다수개의 공유 콘택(160)에 대응되게 형성된다. 각 제1 테스트 공유 콘택(262)은 장축 및 단축을 가지며 각 제1 테스트 공유 콘택(262)은 단축 방향으로 인접한 한 쌍씩 묶을 수 있다. 한편, 제1 콘택(140) 및 제2 콘택(150)에 대응되는 콘택들(240, 250)이 형성될 수도 있다.
제1 테스트 공유 콘택(262)이 형성된 반도체 기판(100)을 매립하는 층간 절연막(310) 상부에는 제1 테스트 노드(272)가 형성된다. 제1 테스트 노드(272)는 스태틱 메모리 셀 영역에 형성된 노드(170)에 대응되도록 형성된다.
한편, 제1 테스트 노드(272)에는 제1 전류 측정부(282, 292)가 연결된다. 제1 전류 측정부(282, 292)는 인접한 한 쌍의 제1 테스트 노드(272) 중의 하나에 전류를 흐르게 하는 제1 입력 패드(282) 및 나머지 제1 테스트 노드(272)에서 상기 전류가 감지되는지 여부를 측정하는 제1 출력 패드(292)를 포함한다. 따라서, 인접한 한 쌍의 제1 테스트 공유 콘택(262) 중의 하나에 연결된 제1 테스트 노드(272)에 전압을 인가하고, 나머지 제1 테스트 공유 콘택(262)과 연결된 제1 테스트 노드(272)에서 전류의 변화가 감지되는지 여부를 측정함으로써, 인접한 제1 테스트 공유 콘택(262)의 브릿지 여부를 측정할 수 있다.
도 3a 내지 도 4b를 참조하면, 제2 테스트 영역이 도1 테스트 영역과 다른 점은 제2 도전형 테스트 액티브 영역 및 테스트 게이트 라인이 형성되지 않는다는 것이다. 즉, 제2 테스트 영역은 제2 도전형 테스트 액티브 영역 및 테스트 게이트 라인을 제외하고는 제1 테스트 영역과 동일한 레이아웃을 갖도록 형성된다. 따라서, 제2 테스트 영역은 스태틱 메모리 셀 영역과 제2 도전형 액티브 영역 및 게이 트 라인을 제외하고는 동일한 레이아웃을 갖도록 형성된다.
제2 테스트 영역에는 제1 테스트 영역과 동일하게 소자 분리 영역(202)에 의해 분리되어 형성된 제1 도전형 테스트 액티브 영역(210)이 형성된다. 그러나, 제2 도전형 테스트 액티브 영역(220)은 형성되지 않으며, 제1 테스트 영역에서 제2 도전형 테스트 액티브 영역(220)이 형성된 영역에는 소자 분리 영역(202)이 형성된다.
또한, 제2 테스트 영역에는 제1 테스트 영역에 도시된 테스트 게이트 라인(230)이 형성된 영역에 어떠한 도전 패턴도 형성되지 않는다. 즉, 도 4b에 형성된 바와 같이, 제2 테스트 영역에서 제1 테스트 영역의 테스트 게이트 라인(230)에 대응되는 영역에는 층간 절연막(310)이 매립되어 있다.
한편, 제1 테스트 영역의 제1 테스트 공유 콘택(262)에 대응되는 영역에는 제2 테스트 공유 콘택(264)이 형성된다. 여기서, 제2 테스트 공유 콘택(264)은 소자 분리 영역(202) 상부에 형성되게 된다.
제2 테스트 공유 콘택(264) 상에는 제2 테스트 공유 콘택(264)에 전압을 인가하는 제2 테스트 노드(274)가 형성된다. 제2 테스트 노드(274)는 제1 테스트 노드(272)에 대응되게 형성된다.
한편, 제2 테스트 노드(274)에는 제2 전류 측정부(284, 294)가 연결된다. 제2 전류 측정부(284, 294)는 인접한 한 쌍의 제2 테스트 노드(274) 중의 하나에 전류를 흐르게 하는 제2 입력 패드(284) 및 나머지 제2 테스트 노드(274)에서 상기 전류가 감지되는지 여부를 측정하는 제2 출력 패드(294)를 포함할 수 있다.
따라서, 인접한 한 쌍의 제2 테스트 공유 콘택(264) 중의 하나에 연결된 제2 테스트 노드(274)에 전압을 인가하고, 나머지 제2 테스트 공유 콘택(264)과 연결된 제2 테스트 노드(274)에서 전류의 변화가 감지되는지 여부를 측정함으로써, 인접한 제2 테스트 공유 콘택(264)의 브릿지 여부를 측정할 수 있다.
도 3a, 도 3b, 도 5a 및 도 5b를 참조하면, 제3 테스트 영역이 제1 테스트 영역과 다른 점은 제1 테스트 공유 콘택이 형성되지 않는다는 것이다. 즉, 제3 테스트 영역은 제1 테스트 공유 콘택을 제외하고는 제1 테스트 영역과 동일한 레이아웃을 갖도록 형성된다. 따라서, 제3 테스트 영역은 스태틱 메모리 셀 영역과 공유 콘택을 제외하고는 동일한 레이아웃을 갖도록 형성된다.
제2 테스트 영역에는 제1 테스트 영역과 동일하게 소자 분리 영역(202)에 의해 분리되어 형성된 제1 도전형 테스트 액티브 영역(210) 및 제2 도전형 테스트 액티브 영역(220)이 형성된다. 또한, 제2 테스트 영역에는 제1 테스트 영역과 동일하게 테스트 게이트 라인(230)이 형성된다.
그러나, 제3 테스트 영역에는 제1 테스트 영역의 제1 테스트 공유 콘택(262)에 대응되는 영역에 아무런 도전 패턴도 형성되지 않는다. 즉, 도 5b에 도시된 바와 같이, 제1 테스트 영역의 제1 테스트 공유 콘택(262)에 대응되는 영역은 층간 절연막(310)으로 매립되어 있다.
한편, 층간 절연막(310) 상부에는 제3 테스트 노드(276)가 형성된다. 제3 테스트 노드(276)는 제1 테스트 노드(272)에 대응되게 형성된다.
한편, 제3 테스트 노드(276)에는 제3 전류 측정부(286, 296)가 연결된다. 제 3 전류 측정부(286, 296)는 인접한 한 쌍의 제3 테스트 노드(276) 중의 하나에 전류를 흐르게 하는 제3 입력 패드(286) 및 나머지 제3 테스트 노드(276)에서 상기 전류가 감지되는지 여부를 측정하는 제3 출력 패드(296)를 포함할 수 있다.
따라서, 제3 테스트 노드(276)에 전압을 인가하고, 나머지 제3 테스트 공유 콘택(266)과 연결된 제3 테스트 노드(276)에서 전류의 변화가 감지되는지 여부를 측정함으로써, 인접한 제3 테스트 노드(276)의 브릿지 여부를 측정할 수 있다.
도 6은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 테스트 효과를 설명하기 위한 도면이다.
도 2 내지 도 6을 참조하면, 반도체 집적 회로 장치의 스태틱 메모리 셀 영역에서 인접한 노드들 사이의 단락 여부에 관련된 변수들은 다양하다. 즉, 인접한 노드가 단락된 경우, 문제가 된 구조가 어느 것인지 쉽게 알기 어렵다.
도 6을 참조하면, 인접한 노드(170)들이 단락되는 경우에, 공유 콘택(160) 또는 노드(170)가 영향을 미치는 경우를 화살표로 도시하였다. 인접하여 형성된 한 쌍의 공유 콘택(160)들이 서로 연결되는 경우, 또는 인접하여 형성된 한 쌍의 노드(170)들이 서로 연결되는 경우, 노드(170)들 사이에 전류가 흐를 수 있다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치는 제1 테스트 영역, 제2 테스트 영역 및 제3 테스트 영역을 구비한다.
제1 테스트 영역에서 인접한 한 쌍의 제1 테스트 노드(272) 중의 하나에 제1 입력 패드(282)에서 전압을 인가하고, 전압을 인가하지 않은 제1 테스트 노드(272)에서 전류가 검출되는지 여부를 제1 출력 패드(292)에서 측정하면, 제1 테스트 노 드(272)의 단락 여부를 측정할 수 있다.
또한, 제2 테스트 영역에서 인접한 제2 테스트 노드(274) 중의 하나에 제2 입력 패드(284)에서 전압을 인가하고, 전압을 인가하지 않은 제2 테스트 노드(274)에서 전류가 검출되는지 여부를 제2 출력 패드(294)에서 측정하면, 제2 테스트 노드(274)의 단락 여부를 측정할 수 있다.
한편, 제3 테스트 영역에서 인접한 제3 테스트 노드(276) 중의 하나에 제3 입력 패드(286)에서 전압을 인가하고, 전압을 인가하지 않은 제3 테스트 노드(276)에서 전류가 검출되는지 여부를 제3 출력 패드(296)에서 측정하면, 제3 테스트 노드(276)의 단락 여부를 측정할 수 있다.
여기서, 제2 테스트 노드(274)의 단락 여부에는 제2 도전형 테스트 액티브 영역(220) 및 테스트 게이트 라인(230)이 영향을 미치지 않는다. 제2 테스트 영역에는 제2 도전형 테스트 액티브 영역(220) 및 테스트 게이트 라인(230)이 형성되어 있지 않기 때문이다.
또한, 제3 테스트 노드(276)의 단락 여부에는 제1 테스트 공유 콘택(262)이 영향을 미치지 않는다. 제3 테스트 영역에는 제1 테스트 공유 콘택(262)이 형성되지 않기 때문이다.
이 때, 제1 테스트 노드(272)는 단락 되었는데, 제2 테스트 노드(274)은 단락 되지 않았다면, 제1 테스트 노드(272)의 단락 원인은 제2 도전형 테스트 액티브 영역(220) 또는 테스트 게이트 라인(230)에 의한 것으로 이해할 수 있다. 제2 테스트 영역은 제1 테스트 영역과 동일한 구조를 가지나 제2 도전형 테스트 액티브 영 역(220) 및 테스트 게이트 라인(230)이 형성되어 있지 않기 때문이다.
한편, 제1 테스트 노드(272) 및 제2 테스트 노드(274)가 모두 단락 되었다면, 제1 테스트 영역에서의 제1 테스트 노드(272) 단락은 제1 테스트 공유 콘택(262) 또는 제1 테스트 노드(272)에 의한 것으로 이해할 수 있다.
유사하게, 제1 테스트 노드(272)는 단락 되었는데, 제3 테스트 노드(276)은 단락 되지 않았다면, 제1 테스트 노드(272)의 단락 원인은 제1 테스트 공유 콘택(262)에 의한 것으로 이해할 수 있다. 제3 테스트 영역은 제1 테스트 영역과 동일한 구조를 가지나 테스트 공유 콘택이 형성되어 있지 않기 때문이다.
또한, 제2 테스트 노드(274)와 제3 테스트 노드(276)의 단락 여부를 비교하여서도 공유 콘택 및 노드의 영향을 측정할 수 있다.
즉, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치에 따르면, 제1 테스트 노드(272), 제2 테스트 노드(274) 및 제3 테스트 노드(276)의 단락 여부를 각각 측정함으로써, 테스트 공유 콘택 및 테스트 노드가 단락의 원인인지 여부를 정확하게 측정할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제1 테스트 영역, 제2 테스트 영역 및 제2 테스트 영역의 구조는 스태틱 메모리 셀 영역의 구조와 대응되게 형성된다. 따라서, 제1 테스트 노드(272), 제2 테스트 노드(274) 및 제3 테스트 노드(276)들의 단락 여부는 스태틱 메모리 셀 영역의 노드(170)들의 단락 여부에 보다 정확하게 반영할 수 있다. 따라서, 보다 정확한 테스트를 수행할 수 있음으로써, 생산성이 향상될 수 있다.
이상 첨부된 도면을 참고하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 스태틱 메모리 셀의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 스태틱 메모리 셀 영역의 레이아웃도이다.
도 3a는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제1 테스트 영역의 레이아웃도이다.
도 3b는 도 3a의 A-A’을 절단한 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제2 테스트 영역의 레이아웃도이다.
도 4b는 도 4a의 B-B’을 절단한 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제3 테스트 영역의 레이아웃도이다.
도 5b는 도 5a의 C-C’을 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 테스트 효과를 설명하기 위한 도면이다.
(도면의 주요부분에 대한 부호의 설명)
100: 반도체 기판 102, 202: 소자 분리 영역
110: 제1 도전형 액티브 영역 120: 제2 도전형 액티브 영역
130: 게이트 라인 140: 제1 콘택
150: 제2 콘택 160: 공유 콘택
210: 제1 도전형 테스트 액티브 영역
220: 제2 도전형 테스트 액티브 영역
230: 테스트 게이트 라인 262: 제1 테스트 공유 콘택
264: 제2 테스트 공유 콘택 266: 제3 테스트 공유 콘택
272: 제1 테스트 노드 274: 제2 테스트 노드
276: 제3 테스트 노드 282: 제1 입력 패드
284: 제2 입력 패드 286: 제3 입력 패드
292: 제1 출력 패드 294: 제2 출력 패드
296: 제3 출력 패드 310: 층간 절연막

Claims (22)

  1. 제1 테스트 영역 및 제2 테스트 영역이 정의된 반도체 기판;
    상기 제1 테스트 영역에 형성되며, 상기 반도체 기판 내에 소자 분리 영역을 사이에 두고 서로 이격되어 형성된 한 쌍의 제1 도전형 제1 액티브 영역, 상기 제1 도전형 제1 액티브 영역과 일 방향으로 이격되어 형성된 한 쌍의 제2 도전형 제1 액티브 영역, 상기 반도체 기판 상에 형성된 한 쌍의 제1 게이트 라인으로 각각의 제1 게이트 라인의 일단은 상기 각각의 제2 도전형 제1 액티브 영역과 인접한 한 쌍의 제1 게이트 라인, 상기 제2 도전형 제1 액티브 영역과 인접한 상기 제1 게이트 라인 각각의 일단에서 상기 제2 도전형 제1 액티브 영역 상부로 연장되어 형성된 한 쌍의 제1 공유 콘택, 상기 각 제1 공유 콘택 상에 상기 공유 콘택과 전기적으로 연결되어 형성된 한 쌍의 제1 노드를 포함하는 제1 테스트 소자; 및
    상기 제2 테스트 영역에 형성되며, 상기 반도체 기판 내에 소자 분리 영역에 둘러싸여 형성되며 상기 제1 도전형 제1 액티브 영역에 대응되어 형성된 제1 도전형 제2 액티브 영역, 상기 소자 분리 영역 상에 형성되며 상기 제1 공유 콘택에 대응되어 형성된 제2 공유 콘택, 상기 제2 공유 콘택과 전기적으로 연결되도록 상기 제1 노드와 대응되어 형성된 제2 노드를 포함하는 제2 테스트 소자를 포함하는 테스트 장치.
  2. 제 1항에 있어서,
    상기 제1 테스트 소자는 상기 한 쌍의 제1 노드 사이에 전류가 통하는지 여부를 측정하는 제1 전류 검출부를 더 포함하는 테스트 장치.
  3. 제 1항에 있어서,
    상기 제2 테스트 소자는 상기 한 쌍의 제2 노드 사이에 전류가 통하는지 여부를 측정하는 제2 전류 검출부를 더 포함하는 테스트 장치.
  4. 제 1항에 있어서,
    상기 한 쌍의 제1 노드 사이에 전류가 통하는지 여부를 측정하고, 상기 한 쌍의 제2 노드 사이에 전류가 통하는지 여부를 측정하여, 상기 제2 도전형 제1 액티브 영역에 의한 누설 전류를 정량화하는 테스트 장치.
  5. 제 1항에 있어서,
    상기 반도체 기판에 정의된 제3 테스트 영역을 더 포함하고, 상기 제3 테스트 영역에 형성된 제3 테스트 소자를 더 포함하며,
    상기 제3 테스트 소자는 상기 반도체 기판 내에 상기 제1 도전형 제1 액티브 영역에 대응되어 형성된 제1 도전형 제3 액티브 영역, 상기 제2 도전형 제1 액티브 영역에 대응되어 형성된 제2 도전형 제2 액티브 영역, 상기 제1 게이트 라인에 대응되게 형성된 제2 게이트 라인, 상기 제2 게이트 라인 및 상기 제2 도전형 제2 액티브 영역과 수직 방향으로 이격되어 형성되며 상기 제1 노드와 대응되게 형성된 제3 노드를 포함하는 테스트 장치.
  6. 제 5항에 있어서,
    상기 제3 테스트 소자는 상기 한 쌍의 제3 노드 사이에 전류가 통하는지 여부를 측정하는 제3 전류 검출부를 더 포함하는 테스트 장치.
  7. 제 5항에 있어서,
    상기 한 쌍의 제1 노드, 상기 한 쌍의 제2 노드 및 상기 한 쌍의 제3 노드 각각의 사이에 전류가 통하는지 여부를 측정하여, 상기 제1 공유 콘택에 의한 누설 전류를 정량화하는 테스트 장치.
  8. 제 1항에 있어서,
    상기 반도체 기판 내에 정의된 스태틱 메모리 셀 영역을 더 포함하고, 상기 제1 테스트 영역 내에 형성된 제1 도전형 액티브 영역, 제2 도전형 액티브 영역, 제1 게이트 라인, 제1 공유 콘택 및 제1 노드의 구조는 상기 스태틱 메모리 셀 영역에 형성된 구조와 동일한 테스트 장치.
  9. 제1 테스트 영역 및 제2 테스트 영역이 정의된 반도체 기판;
    상기 제1 테스트 영역에 형성되며, 상기 반도체 기판 내에 소자 분리 영역을 사이에 두고 서로 이격되어 형성된 한 쌍의 제1 도전형 제1 액티브 영역, 상기 제1 도전형 제1 액티브 영역과 일 방향으로 이격되어 형성된 한 쌍의 제2 도전형 제1 액티브 영역, 상기 반도체 기판 상에 형성된 한 쌍의 제1 게이트 라인으로 각각의 제1 게이트 라인의 일단은 상기 각각의 제2 도전형 제1 액티브 영역과 인접한 한 쌍의 제1 게이트 라인, 상기 제2 도전형 제1 액티브 영역과 인접한 상기 제1 게이트 라인의 일단에서 상기 제2 도전형 제1 액티브 영역 상부로 연장되어 형성된 한 쌍의 제1 공유 콘택, 상기 각 제1 공유 콘택 상에 상기 공유 콘택과 전기적으로 연결되어 형성된 한 쌍의 제1 노드를 포함하는 제1 테스트 소자; 및
    상기 반도체 기판 내에 상기 제1 도전형 제1 액티브 영역에 대응되어 형성된 제1 도전형 제2 액티브 영역, 상기 제2 도전형 제1 액티브 영역에 대응되어 형성된 제2 도전형 제2 액티브 영역, 상기 제1 게이트 라인에 대응되게 형성된 제2 게이트 라인, 상기 제2 게이트 라인 및 상기 제2 도전형 제2 액티브 영역과 수직 방향으로 이격되어 형성되며 상기 제1 노드와 대응되게 형성된 제2 노드를 포함하는 테스트 장치.
  10. 제 9항에 있어서,
    상기 제1 테스트 소자는 상기 한 쌍의 제1 노드 사이에 전류가 통하는지 여부를 측정하는 제1 전류 검출부를 더 포함하는 테스트 장치.
  11. 제 9항에 있어서,
    상기 제2 테스트 소자는 상기 한 쌍의 제2 노드 사이에 전류가 통하는지 여 부를 측정하는 제2 전류 검출부를 더 포함하는 테스트 장치.
  12. 제 9항에 있어서,
    상기 한 쌍의 제1 노드 사이에 전류가 통하는지 여부를 측정하고, 상기 한 쌍의 제2 노드 사이에 전류가 통하는지 여부를 측정하여, 상기 제1 공유 콘택에 의한 누설 전류를 정량화하는 테스트 장치.
  13. 제 9항에 있어서,
    상기 반도체 기판에 정의된 제3 테스트 영역을 더 포함하고, 상기 제3 테스트 영역에 형성된 제3 테스트 소자를 더 포함하며,
    상기 제3 테스트 소자는 상기 반도체 기판 내에 소자 분리 영역에 둘러싸여 형성되며 상기 제1 도전형 제1 액티브 영역에 대응되어 형성된 제1 도전형 제3 액티브 영역, 상기 소자 분리 영역 상에 형성되며 상기 제1 공유 콘택에 대응되어 형성된 제2 공유 콘택, 상기 제2 공유 콘택과 전기적으로 연결되도록 상기 제1 노드와 대응되어 형성된 제3 노드를 포함하는 테스트 장치.
  14. 제 13항에 있어서,
    상기 제3 테스트 소자는 상기 한 쌍의 제3 노드 사이에 전류가 통하는지 여부를 측정하는 제3 전류 검출부를 더 포함하는 테스트 장치.
  15. 제 13항에 있어서,
    상기 한 쌍의 제1 노드, 상기 한 쌍의 제2 노드 및 상기 한 쌍의 제3 노드 각각의 사이에 전류가 통하는지 여부를 측정하여, 상기 제1 공유 콘택에 의한 누설 전류를 정량화하는 테스트 장치.
  16. 제 9항에 있어서,
    상기 반도체 기판 내에 정의된 스태틱 메모리 셀 영역을 더 포함하고, 상기 제1 테스트 영역 내에 형성된 제1 도전형 액티브 영역, 제2 도전형 액티브 영역, 제1 게이트 라인, 제1 공유 콘택 및 제1 노드의 구조는 상기 스태틱 메모리 셀 영역에 형성된 구조와 동일한 테스트 장치.
  17. 제1 영역, 제2 영역 및 제3 영역이 정의된 반도체 기판;
    상기 제1 영역, 상기 제2 영역 및 상기 제3 영역의 상기 반도체 기판 내에 형성된 소자 분리 영역;
    상기 제1 영역 및 상기 제3 영역에 형성되며, 상기 소자 분리 영역에 의해 분리되어 형성된 다수개의 액티브 영역;
    상기 제1 영역 및 상기 제3 영역의 반도체 기판 상에 형성되며 상기 액티브 영역의 일부 및 상기 소자 분리 영역의 일부와 오버랩되어 형성된 다수개의 게이트 라인;
    상기 제1 영역 상기 제2 영역 및 상기 제3 영역 상에 상기 반도체 기판의 전 면을 덮도록 형성된 층간 절연막;
    상기 제1 영역 및 상기 제2 영역에 상기 층간 절연막을 관통하여 형성되며, 상기 제1 영역에서는 상기 액티브 영역 및 상기 게이트 라인과 접하며, 상기 제2 영역에서는 상기 소자 분리 영역과 접하는 다수개의 공유 콘택; 및
    상기 제1 영역, 상기 제2 영역 및 상기 제3 영역 상에 형성되며, 상기 제1 영역 및 상기 제2 영역에는 상기 층간 절연막 상에 상기 공유 콘택과 전기적으로 연결되도록 형성되며, 상기 제3 영역에서는 상기 층간 절연막 상에 상기 게이트 라인 및 상기 액티브 영역과 이격되어 형성되는 다수개의 노드를 포함하는 반도체 집적 회로 장치.
  18. 제 17항에 있어서,
    상기 제1 영역, 상기 제2 영역 및 상기 제3 영역 중의 적어도 하나의 영역에 형성된 상기 액티브 영역, 상기 게이트 라인, 상기 공유 콘택 및 상기 노드는 형성된 영역에 각각 한쌍씩 인접하여 형성된 반도체 집적 회로 장치.
  19. 제 18항에 있어서,
    상기 제1 영역, 상기 제2 영역 및 상기 제3 영역에 각각 형성되며 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역에 각각 인접하여 형성된 한 쌍의 노드 사이에 전류가 통하는지 여부를 측정하는 전류 검출부를 더 포함하는 반도체 집적 회로 장치.
  20. 제 19항에 있어서,
    상기 전류 검출부는 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역의 각각에 형성된 한 쌍의 노드 사이에 전류가 통하는지 여부를 측정하여, 상기 공유 콘택 또는 노드에 의한 누설 전류를 정량화하는 반도체 집적 회로 장치.
  21. 제 17항에 있어서,
    상기 제1 영역은 제1 테스트 영역, 상기 제2 영역은 제2 테스트 영역, 상기 제3 영역을 제3 테스트 영역이고,
    상기 반도체 기판 내에 정의된 스태틱 메모리 셀 영역을 더 포함하고, 상기 제1 테스트 영역 내에 형성된 상기 액티브 영역, 상기 게이트 전극, 상기 층간 절연막, 상기 공유 콘택 및 상기 금속 배선의 구조는 상기 스태틱 메모리 셀 영역에 형성된 구조와 동일한 반도체 집적 회로 장치.
  22. 제 17항에 있어서,
    상기 제1 영역은 스태틱 메모리 셀 영역, 상기 제2 영역은 제1 테스트 영역, 상기 제3 영역은 제2 테스트 영역인 반도체 집적 회로 장치.
KR1020080069541A 2008-07-17 2008-07-17 테스트 장치 및 반도체 집적 회로 장치 KR101400328B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080069541A KR101400328B1 (ko) 2008-07-17 2008-07-17 테스트 장치 및 반도체 집적 회로 장치
US12/385,117 US7994811B2 (en) 2008-07-17 2009-03-31 Test device and semiconductor integrated circuit device
US13/067,833 US8508017B2 (en) 2008-07-17 2011-06-29 Test device and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080069541A KR101400328B1 (ko) 2008-07-17 2008-07-17 테스트 장치 및 반도체 집적 회로 장치

Publications (2)

Publication Number Publication Date
KR20100008915A true KR20100008915A (ko) 2010-01-27
KR101400328B1 KR101400328B1 (ko) 2014-05-26

Family

ID=41529773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069541A KR101400328B1 (ko) 2008-07-17 2008-07-17 테스트 장치 및 반도체 집적 회로 장치

Country Status (2)

Country Link
US (2) US7994811B2 (ko)
KR (1) KR101400328B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080199A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426486B1 (ko) * 2008-07-17 2014-08-05 삼성전자주식회사 테스트 장치 및 반도체 집적 회로 장치
US9658278B2 (en) * 2014-01-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for high voltage device crystal defect detection
US9772366B2 (en) * 2015-02-26 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods of testing a device under test using the same
JP2024516754A (ja) * 2022-04-12 2024-04-17 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体レイアウト構造及び半導体テスト構造
CN115632044B (zh) * 2022-12-22 2023-03-10 广州粤芯半导体技术有限公司 半导体测试结构及半导体测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085480A (ja) * 1999-09-10 2001-03-30 Mitsubishi Electric Corp 半導体装置および半導体集積回路装置の製造方法
JP3885860B2 (ja) 2000-01-14 2007-02-28 セイコーエプソン株式会社 半導体記憶装置およびその製造方法
KR20030002247A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 시험 패턴
US6778449B2 (en) * 2002-07-01 2004-08-17 International Business Machines Corporation Method and design for measuring SRAM array leakage macro (ALM)
JP2006302330A (ja) 2005-04-15 2006-11-02 Seiko Epson Corp Ｓｒａｍにおけるリーク電流測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080199A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기

Also Published As

Publication number Publication date
US7994811B2 (en) 2011-08-09
KR101400328B1 (ko) 2014-05-26
US8508017B2 (en) 2013-08-13
US20110260161A1 (en) 2011-10-27
US20100013513A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
KR20100008915A (ko) 테스트 장치 및 반도체 집적 회로 장치
US8405078B2 (en) Test device and a semiconductor integrated circuit device
TWI688778B (zh) 用以量測漏電流的方法、系統以及金屬隔離測試電路
KR101318946B1 (ko) 테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치
KR20100008918A (ko) 테스트 장치 및 반도체 집적 회로 장치
CN101697351B (zh) 一种半导体测试结构
KR101340510B1 (ko) 테스트 장치 및 반도체 집적 회로 장치
US9335368B1 (en) Method and apparatus for quantifying defects due to through silicon VIAs in integrated circuits
US10121713B1 (en) In-kerf test structure and testing method for a memory array
US20030080334A1 (en) Semiconductor device having test element and method of testing using same
CN109559778B (zh) Sram测试结构
JPH077064A (ja) 半導体集積回路
JPH09213901A (ja) Ｔｅｇを備えた半導体メモリおよびその検査方法
JP5505074B2 (ja) リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法
WO2023283991A1 (zh) 一种接触插塞电阻值的测量方法及测试结构
CN101770966B (zh) 静态随机存储器中晶体管的测试结构
US20230255012A1 (en) Metal isolation testing in the context of memory cells
CN109411008B (zh) Sram测试结构及其形成方法、测试电路及其测试方法
KR20090056043A (ko) 반도체 소자의 테스트 패턴
KR20090036007A (ko) 테스트 패턴
JP2000286316A (ja) 半導体装置
KR20110052047A (ko) 구리 배선을 포함한 반도체 장치 내 테스트 회로
KR20060134343A (ko) 반도체 소자의 테스트 패턴
KR20090014019A (ko) 셀의 저항 평가용 테스트 패턴 및 그를 이용한 셀의 저항평가방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6