CN101697351B - 一种半导体测试结构 - Google Patents
一种半导体测试结构 Download PDFInfo
- Publication number
- CN101697351B CN101697351B CN2009101964516A CN200910196451A CN101697351B CN 101697351 B CN101697351 B CN 101697351B CN 2009101964516 A CN2009101964516 A CN 2009101964516A CN 200910196451 A CN200910196451 A CN 200910196451A CN 101697351 B CN101697351 B CN 101697351B
- Authority
- CN
- China
- Prior art keywords
- leakage current
- sram array
- sram
- nmos
- basis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体测试结构，用于区分SRAM阵列中漏电流的来源，所述SRAM阵列包括多个SRAM单元，每个SRAM单元包括4个NMOS管和2个PMOS管，所述半导体测试结构包括：第一结构，其在衬底上形成有大面积的有源区；第二结构，其在衬底上形成有所述SRAM阵列的所述NMOS管和所述PMOS管的有源区；第三结构，其在第二结构的基础上形成有金属硅化物层；第四结构，其在第三结构的基础上对应于所述SRAM阵列的所述NMOS管和所述PMOS管的源极和漏极区域形成有接触孔；以及第五结构，其在第四结构的基础上形成有所述SRAM阵列的所述NMOS管和所述PMOS管的栅极多晶硅层；其中，所述第一至第五结构形成于同一晶圆上。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种用于区分静态随机存储器阵列中漏电流来源的半导体测试结构。
背景技术
静态随机存储器(Static Random Access Memory，SRAM)在现代超大规模集成电路中被广泛应用，具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等优点。基本的SRAM单元由两个交叉耦合的反相器和两个存取晶体管构成。一个典型的六晶体管SRAM(6T SRAM)单元电路结构如图1所示。其中，晶体管M1、M3、M5以及M6为NMOS管，晶体管M2和M4为PMOS管，晶体管M1、M2组成的CMOS反相器与晶体管M3、M4组成的CMOS反相器交叉耦合以锁存一位二进制数，晶体管M5和M6为存取晶体管，在对存储器进行读写操作时完成将存储单元与外围电路连接或断开的作用。
多个SRAM单元以一定的构架方式排列在一起形成了SRAM阵列。由于工艺相关及器件相关的因素，SRAM阵列通常会衍生漏电流(leakage current)。SRAM阵列的漏电流对整个芯片的静态功耗具有非常大的影响，所以降低SRAM阵列的漏电流具有很重要的意义。然而，由于SRAM阵列的漏电流有很多工艺相关及器件相关的来源，因此要降低漏电流，首先就要区分漏电流的来源。可以设计一些半导体测试结构，通过仿真实际的SRAM阵列，以区分工艺相关的漏电流(如浅沟隔离边缘引起的漏电流、金属硅化物引起的漏电流、接触孔引起的漏电流等)以及器件相关的漏电流(如栅级引起的漏端漏电流，结与结的直接隧穿电流，亚阈值漏电流等)。
发明内容
本发明的目的在于提供一种半导体测试结构，用于区分SRAM阵列中漏电流的来源。
本发明提供一种半导体测试结构，用于区分SRAM阵列中漏电流的来源，所述SRAM阵列包括多个SRAM单元，每个SRAM单元包括4个NMOS管和2个PMOS管，所述半导体测试结构包括：第一结构，其在衬底上形成有大面积的有源区；第二结构，其在衬底上形成有所述SRAM阵列的所述NMOS管和所述PMOS管的有源区；第三结构，其在第二结构的基础上形成有金属硅化物层；第四结构，其在第三结构的基础上对应于所述SRAM阵列的所述NMOS管和所述PMOS管的源极和漏极区域形成有接触孔；以及第五结构，其在第四结构的基础上形成有所述SRAM阵列的所述NMOS管和所述PMOS管的栅极多晶硅层；其中，所述第一至第五结构形成于同一晶圆上。
进一步的，所述第二结构还形成有硅化物阻挡层(SAB层)。
进一步的，所述第一至第五结构各自在四周形成有虚拟结构(dummy结构)。
本发明提供了一种半导体测试结构，通过设计五个不同的测试结构进行测量并将测得的漏电流进行互相比较，从而区分工艺相关的漏电流(如浅沟隔离边缘引起的漏电流、金属硅化物引起的漏电流、接触孔引起的漏电流等)以及器件相关的漏电流(如栅级引起的漏端漏电流，结与结的直接隧穿电流，亚阈值漏电流等)。
附图说明
图1为一个典型的六晶体管SRAM(6T SRAM)单元电路结构图；
图2至图6为根据本发明的一种半导体测试结构的第一至第五结构的单元版图；
图7至图11为根据本发明的一种半导体测试结构的第一至第五结构的版图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。
由于根据本发明的一种半导体测试结构的第一至第五结构都是多单元的阵列结构，为了使本领域的普通技术人员更容易理解本发明，下面将先描述该第一至第五结构的单元版图。图2至图6为根据本发明的一种半导体测试结构的第一至第五结构的单元版图。
图2中，衬底上形成有P型掺杂区域11和N型掺杂区域12，其中，P型掺杂区域11用于形成如图1所示的SRAM单元的NMOS管M1、M3、M5以及M6，N型掺杂区域12用于形成如图1所示的SRAM单元的PMOS管M2和M4。P型掺杂区域11和N型掺杂区域12分别形成有大面积的N型有源区21和P型有源区22。
图3中，在P型掺杂区域11形成NMOS管M1、M3、M5以及M6的N型有源区23，在N型掺杂区域12形成PMOS管M2和M4的P型有源区24。与图1中的N型有源区21和P型有源区22相比，N型有源区23和P型有源区24的轮廓的周长更长，因此需要形成更多的浅沟隔离以实现有源区的电性隔离。浅沟隔离中填充有场氧(field oxide，FOX)，场氧与有源区的接触区为浅沟隔离边缘。此外，P型掺杂区域11和N型掺杂区域12上还形成有SAB层。
图4中，在图3的基础上，P型掺杂区域11和N型掺杂区域12上形成有金属硅化物层32。
图5中，在图4的基础上，对应于所有晶体管M1～M6的源极和漏极区域形成有接触孔41～48。其中，接触孔41和42分别对应于PMOS管M2和M4的源极区域，接触孔43对应于NMOS管M1和M3共用的源极区域，接触孔44对应于NMOS管M3和M6共用的漏极区域，接触孔45对应于NMOS管M1和M5共用的漏极区域，接触孔46对应于PMOS管M4的漏极区域，接触孔47对应于PMOS管M2的漏极区域，接触孔48对应于PMOS管M2和M4共用的源极区域。
图6中，在图5的基础上，形成有NMOS管M5和M6共用的栅极多晶硅51、NMOS管M3和PMOS管M4共用的栅极多晶硅52、以及NMOS管M1和PMOS管M2共用的栅极多晶硅53。接触孔61形成于NMOS管M3和PMOS管M4共用的栅极区域，接触孔62形成于NMOS管M1和PMOS管M2共用的栅极区域。
接下来，在描述了第一至第五结构的单元版图的基础上，进一步描述第一至第五结构的版图。图7至图11为根据本发明的一种半导体测试结构的第一至第五结构的版图。第一至第五结构形成于同一晶圆上，且具有相同数目的单元。
图7中，单元71对应于第一结构7的如图2所示的单元版图。单元72与单元71垂直镜面对称从而共用NMOS管M5和M6的源极，单元73与单元72垂直镜面对称从而共用PMOS管M2和M4的源极。第一结构7在四周还形成有虚拟结构74，用于使测试环境更接近真实环境。测试时，选取其中一列单元，通过接触孔75将对应于SRAM阵列的NMOS管的源极和漏极区域连接到一外部正电压，而第一结构7形成有P型阱76并将其连接到外部接地电压，测得第一漏电流。
图8中，类似的，单元81对应于第二结构8的如图3所示的单元版图，第二结构8在四周还形成有虚拟结构。测试时，选取其中一列单元，通过接触孔85将对应于SRAM阵列的NMOS管的源极和漏极区域连接到一外部正电压，而第二结构8形成有P型阱86并将其连接到外部接地电压，测得第二漏电流。通过比较第一漏电流与第二漏电流，可以区分由浅沟隔离边缘引起的漏电流。
图9中，类似的，单元91对应于第三结构9的如图4所示的单元版图，第二结构9在四周还形成有虚拟结构。测试时，选取其中一列单元，通过接触孔95将对应于SRAM阵列的NMOS管的源极和漏极区域连接到一外部正电压，而第二结构9形成有P型阱96并将其连接到外部接地电压，测得第三漏电流。通过比较第二漏电流与第三漏电流，可以区分由金属硅化物引起的漏电流。
图10中，类似的，单元101对应于第四结构10的如图5所示的单元版图，第四结构10在四周还形成有虚拟结构。测试时，将SRAM阵列的NMOS管的源极和漏极区域的所有接触孔连接到一外部正电压，而第四结构10形成有P型阱106并将其连接到外部接地电压，测得第四漏电流。通过比较第三漏电流与第四漏电流，可以区分由接触孔引起的漏电流。
图11中，类似的，单元201对应于第五结构20的如图6所示的单元版图，第五结构20在四周还形成有虚拟结构。测试时，将SRAM阵列的NMOS管的源极和漏极区域的所有接触孔、SRAM阵列的PMOS管的源极和漏极区域的所有接触孔、SRAM阵列的所有晶体管的栅极区域的所有接触孔分别连接出来进行漏电流测量。通过与第四漏电流的比较，可以区分器件相关的漏电流，如由栅极引起的漏电流、结与结的直接隧穿电流以及亚阈值漏电流等。
综上所述，本发明提供的一种半导体测试结构，通过设计五个不同的测试结构进行测量并将测得的漏电流进行互相比较，从而区分工艺相关的漏电流(如浅沟隔离边缘引起的漏电流、金属硅化物引起的漏电流、接触孔引起的漏电流等)以及器件相关的漏电流(如栅级引起的漏端漏电流，结与结的直接隧穿电流，亚阈值漏电流等)。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (2)
1.一种半导体测试结构，其特征在于，用于区分SRAM阵列中漏电流的来源，所述SRAM阵列包括多个SRAM单元，每个SRAM单元包括4个NMOS管和2个PMOS管，所述半导体测试结构包括：
第一结构，其在衬底上形成有大面积的有源区；
第二结构，其在衬底上形成有所述SRAM阵列的所述NMOS管和所述PMOS管的有源区；
第三结构，其在第二结构的基础上形成有金属硅化物层；
第四结构，其在第三结构的基础上对应于所述SRAM阵列的所述NMOS管和所述PMOS管的源极和漏极区域形成有接触孔；以及
第五结构，其在第四结构的基础上形成有所述SRAM阵列的所述NMOS管和所述PMOS管的栅极多晶硅层；
其中，所述第一至第五结构形成于同一晶圆上；
所述第一至第五结构各自在四周形成有虚拟结构。
2.如权利要求1所述的一种半导体测试结构，其特征在于，所述第二结构还形成有硅化物阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101964516A CN101697351B (zh) | 2009-09-25 | 2009-09-25 | 一种半导体测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101964516A CN101697351B (zh) | 2009-09-25 | 2009-09-25 | 一种半导体测试结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101697351A CN101697351A (zh) | 2010-04-21 |
| CN101697351B true CN101697351B (zh) | 2012-08-08 |
Family
ID=42142447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101964516A Active CN101697351B (zh) | 2009-09-25 | 2009-09-25 | 一种半导体测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101697351B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094251B (zh) * | 2011-10-28 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 用于评价opc效果的测试结构 |
| CN103579191B (zh) * | 2012-07-20 | 2016-06-15 | 无锡华润上华半导体有限公司 | 用于测试六管sram的漏电流的半导体测试结构 |
| CN105140214B (zh) * | 2014-06-03 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种用于监控sram存储阵列中上拉晶体管的测试结构及测试方法 |
| CN104916621B (zh) * | 2015-04-21 | 2018-01-09 | 深超光电（深圳）有限公司 | 线路结构及显示面板 |
| CN105140147B (zh) * | 2015-07-22 | 2018-02-09 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与有源区接触电阻的结构 |
| CN105118794B (zh) * | 2015-07-22 | 2018-02-09 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与多晶硅接触电阻的结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593157B1 (en) * | 1999-07-16 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Early response to plasma/charging damage by special pattern design of active region |
| CN1549321A (zh) * | 2003-05-23 | 2004-11-24 | 上海宏力半导体制造有限公司 | 用以厘清漏电流发生原因的半导体测试结构 |
-
2009
- 2009-09-25 CN CN2009101964516A patent/CN101697351B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593157B1 (en) * | 1999-07-16 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Early response to plasma/charging damage by special pattern design of active region |
| CN1549321A (zh) * | 2003-05-23 | 2004-11-24 | 上海宏力半导体制造有限公司 | 用以厘清漏电流发生原因的半导体测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101697351A (zh) | 2010-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9218872B1 (en) | Memory chip and layout design for manufacturing same | |
| US11037622B2 (en) | Semiconductor device and dynamic logic circuit | |
| CN101697351B (zh) | 一种半导体测试结构 | |
| US10748913B2 (en) | SRAM cell with T-shaped contact | |
| CN103151071A (zh) | 用于finfet单元的方法和装置 | |
| JP2011134839A (ja) | 半導体装置 | |
| CN101110424A (zh) | 存储器装置 | |
| US10672770B2 (en) | Semiconductor structure | |
| CN106298782B (zh) | 静态随机存取存储器 | |
| US10453522B2 (en) | SRAM with stacked bit cells | |
| CN105336358A (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
| US7400524B2 (en) | Semiconductor memory device and semiconductor device | |
| US8508017B2 (en) | Test device and semiconductor integrated circuit device | |
| CN109559778B (zh) | Sram测试结构 | |
| KR20090015710A (ko) | 테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치 | |
| KR101426486B1 (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
| CN110400797B (zh) | Sram的存储单元结构版图、sram的存储单元结构及其版图 | |
| Kitamori et al. | Power optimization of a micro-controller with Silicon On Thin Buried Oxide | |
| US8929154B2 (en) | Layout of memory cells | |
| JP5131788B2 (ja) | Ｓｒａｍセル及びｓｒａｍ装置 | |
| CN105140147A (zh) | 一种测试sram共享接触孔与有源区接触电阻的结构 | |
| CN104751876A (zh) | 双端口sram结构 | |
| JP2005039294A (ja) | 半導体記憶装置 | |
| KR20100080171A (ko) | Ｓｒａｍ 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140519 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140519 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |