CN105140147B - 一种测试sram共享接触孔与有源区接触电阻的结构 - Google Patents

一种测试sram共享接触孔与有源区接触电阻的结构 Download PDF

Info

Publication number
CN105140147B
CN105140147B CN201510435916.4A CN201510435916A CN105140147B CN 105140147 B CN105140147 B CN 105140147B CN 201510435916 A CN201510435916 A CN 201510435916A CN 105140147 B CN105140147 B CN 105140147B
Authority
CN
China
Prior art keywords
contact hole
memory cell
sram
sram memory
remodeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510435916.4A
Other languages
English (en)
Other versions
CN105140147A (zh
Inventor
葛雯
刘梅
马杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510435916.4A priority Critical patent/CN105140147B/zh
Publication of CN105140147A publication Critical patent/CN105140147A/zh
Application granted granted Critical
Publication of CN105140147B publication Critical patent/CN105140147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种测试SRAM共享接触孔与有源区接触电阻的结构，包括：SRAM存储单元阵列和边界单元；其中，所述边界单元用于将阱电位接出，同时作为SRAM存储单元阵列的环境；而且，所述SRAM存储单元阵列包括多个阵列单元，其中每个阵列单元包括按照左右镜像且上下镜像的方式排列的四个改型SRAM存储单元版图结构；每个改型SRAM存储单元版图结构包含且仅仅包含一个共享接触孔；而且在每个阵列单元中，每个改型SRAM存储单元版图结构的共享接触孔与相邻的镜像对称的另一个改型SRAM存储单元版图结构的共享接触孔通过金属布线连接。

Description

一种测试SRAM共享接触孔与有源区接触电阻的结构
技术领域
本发明涉及半导体测试领域，更具体地说，本发明涉及一种测试SRAM共享接触孔与有源区接触电阻的结构。
背景技术
SRAM(Static Random Access Memory)即静态随机存储器，不用刷新电路，速度快，常用于各种集成电路的存储器。
图1为一个6T SRAM的存储单元的示意图，由4个NMOS T1、T2、Q1、Q2以及2个PMOSQ3、Q4组成。其中Q3、Q1的输入端和Q4、Q2的输出端连在一起，Q4、Q2的输入端和Q3、Q1的输出端连在一起，组成一个锁存器。其中，T1，T2为两个传输管。
随着集成电路线宽的减小，集成度的提高，通常为了缩小SRAM版图面积，引入共享接触孔将Q3、Q1的输入端栅极和Q4、Q2的输出端漏极连在一起，同理Q4、Q2的栅极和Q3、Q1的漏极连在一起。6T SRAM存储单元的版图如图2所示，其中1为有源区，有源区1上覆盖有金属硅化物，有源区之间用氧化隔离层隔开；2为栅极多晶硅，多晶硅上覆盖有金属硅化物；3为不规则形状的共享接触孔，一部分与有源区接触，一部分与栅极多晶硅接触，一个存储单元中有2个共享接触孔；4为正方形的常规接触孔；5为N型注入区，T1，T2，Q1，Q2包含在其中，为NMOS；6为P型注入区，Q3，Q4包含在其中，为PMOS。
这个共享接触孔形状与普通接触孔尺寸不同，一部分与漏极有源区接触一部分与栅极多晶硅接触，甚至还有一部分直接与氧化隔离层接触。它的接触环境相对复杂，且密度很高，对SRAM制造的成品良率起到很大影响。所以监控SRAM共享接触孔的接触电阻非常重要。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种测试SRAM共享接触孔与有源区接触电阻的结构，该结构能够有效监控SRAM工艺制造中共享接触孔与有源区的接触电阻，可以有效监控SRAM制造中的一些问题。
为了实现上述技术目的，根据本发明，提供了一种测试SRAM共享接触孔与有源区接触电阻的结构，包括：SRAM存储单元阵列和边界单元；其中，所述边界单元用于将阱电位接出，同时作为SRAM存储单元阵列的环境；而且，所述SRAM存储单元阵列包括多个阵列单元，其中每个阵列单元包括按照左右镜像且上下镜像的方式排列的四个改型SRAM存储单元版图结构；每个改型SRAM存储单元版图结构包含且仅仅包含一个共享接触孔。
优选地，在每个阵列单元中，每个改型SRAM存储单元版图结构的共享接触孔与相邻的镜像对称的另一个改型SRAM存储单元版图结构的共享接触孔通过金属布线连接。
优选地，每个改型SRAM存储单元版图结构中的除共享接触孔之外的其它接触孔被设置为浮空状态。
优选地，每个改型SRAM存储单元版图结构中的除共享接触孔之外的其它接触孔被设置被金属层覆盖。
优选地，所述边界单元包围所述SRAM存储单元阵列。
优选地，所述改型SRAM存储单元版图结构是6T SRAM存储单元的改型SRAM存储单元版图结构。
优选地，共享接触孔一部分与有源区接触，而且共享接触孔一部分与栅极多晶硅接触。
优选地，通过去除完整SRAM存储单元版图结构中的部分栅极多晶硅以使得每个改型SRAM存储单元版图结构包含且仅仅包含一个共享接触孔。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了6T SRAM的存储单元的示意图。
图2示意性地示出了6T SRAM存储单元的版图。
图3示意性地示出了SRAM漏电测试结构的示意图。
图4示意性地示出了根据本发明优选实施例的测试SRAM共享接触孔与有源区接触电阻的结构的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明在常规SRAM漏电测试结构的基础上，对存储单元的结构进行少量的变动，并相应改变其金属连线，使之成为测共享接触孔与有源区接触电阻的链状测试结构，可以测链形测试结构的总电阻以及单个接触孔与有源区的接触电阻，从而可以更精确的模拟SRAM制造中共享接触孔与有源区的接触情况，并以此监控工艺制造。并且，该测试结构共享接触孔的环境与集成电路制造中的SRAM存储器相同，可以更好的监控SRAM制造中由共享接触孔引起的问题。
具体地，图3示出了同样应用于本发明的SRAM漏电测试结构示意图，包括SRAM存储单元阵列7和边界单元8；边界单元8主要用于将阱电位接出，同时作为SRAM存储单元阵列7的环境(具体地，例如如图3所示，边界单元8包围SRAM存储单元阵列7)。
单个“F”字样代表的结构表示6T SRAM存储单元版图9，6T SRAM存储单元版图9按照左右镜像且上下镜像的方式排列成一个阵列单元，该阵列单元不断重复得到SRAM存储单元阵列7。
换言之，SRAM存储单元阵列7包括多个阵列单元，其中每个阵列单元包括按照左右镜像且上下镜像的方式排列的四个6T SRAM存储单元版图9。
图4为本发明测试结构的版图示意图。如图4所示，在本发明中，6T SRAM存储单元版图9采用参考标号10所代表的区域内的改型6T SRAM存储单元版图结构(图4中10以外的部分即是一个与改型6T SRAM存储单元版图结构10在上下镜像对称的另一个改型6T SRAM存储单元版图结构)。
根据本发明的每个改型6T SRAM存储单元版图结构包含且仅仅包含一个共享接触孔。如上所述，共享接触孔一部分与有源区接触，而且共享接触孔一部分与栅极多晶硅接触。
而且在每个阵列单元中，每个改型6T SRAM存储单元版图结构的共享接触孔与相邻的镜像对称的另一个改型6T SRAM存储单元版图结构的共享接触孔通过金属布线连接(图4示出了其中金属布线11将两个上下临近的共享接触孔连接在一起的情况)。每个改型6T SRAM存储单元版图结构中的除共享接触孔之外的其它接触孔被设置为浮空状态。
在本发明中，可以通过去除完整SRAM存储单元版图结构中的部分栅极多晶硅(及部分共享接触孔)以使得每个改型SRAM存储单元版图结构包含且仅仅包含一个共享接触孔。
具体地说，本发明在图3的SRAM漏电测试结构基础上，对图2所示的6T SRAM存储单元加以修改，去掉Q1、Q3或Q2、Q4任意一栅极多晶硅及共享接触孔。此处以去掉Q1和Q3的栅极多晶硅及共享接触孔为例，得到图4中的改型6T SRAM存储单元版图结构10，用金属层将改型6T SRAM存储单元版图结构10中的共享接触孔与临近存储单元的共享接触孔连接在一起，其它常规的接触孔用金属层覆盖并浮空，以最大近似模拟SRAM存储器制造时的环境，并按图3的方式进行排列，得到“共享接触孔—金属层—共享接触孔—有源区金属硅化物—共享接触孔”的一条链状结构，可以通过测试电阻监控SRAM共享接触孔与有源区的接触情况。
显然，本发明不仅限于图2和图4中所示的版图结构，还包含所有基于本发明思想在SRAM测试结构基础上改变的共享接触孔与有源区接触电阻的链状测试结构。例如，除了适用于改型6T SRAM存储单元版图结构10，还可以适用于非6T SRAM存储单元，可以是其它数量晶体管构成的SRAM存储单元的改型SRAM存储单元版图结构。
需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种测试SRAM共享接触孔与有源区接触电阻的结构，其特征在于包括：SRAM存储单元阵列和边界单元；其中，所述边界单元用于将阱电位接出，同时作为SRAM存储单元阵列的环境；而且，所述SRAM存储单元阵列包括多个阵列单元，其中每个阵列单元包括按照左右镜像且上下镜像的方式排列的四个改型SRAM存储单元版图结构；每个改型SRAM存储单元版图结构包含且仅仅包含一个共享接触孔；在每个阵列单元中，每个改型SRAM存储单元版图结构的共享接触孔与相邻的镜像对称的另一个改型SRAM存储单元版图结构的共享接触孔通过金属布线连接。
2.根据权利要求1所述的测试SRAM共享接触孔与有源区接触电阻的结构，其特征在于，每个改型SRAM存储单元版图结构中的除共享接触孔之外的其它接触孔被设置为浮空状态。
3.根据权利要求1所述的测试SRAM共享接触孔与有源区接触电阻的结构，其特征在于，每个改型SRAM存储单元版图结构中的除共享接触孔之外的其它接触孔被设置被金属层覆盖。
4.根据权利要求1所述的测试SRAM共享接触孔与有源区接触电阻的结构，其特征在于，所述边界单元包围所述SRAM存储单元阵列。
5.根据权利要求1所述的测试SRAM共享接触孔与有源区接触电阻的结构，其特征在于，所述改型SRAM存储单元版图结构是6T SRAM存储单元的改型SRAM存储单元版图结构。
6.根据权利要求1所述的测试SRAM共享接触孔与有源区接触电阻的结构，其特征在于，共享接触孔一部分与有源区接触，而且共享接触孔一部分与栅极多晶硅接触。
CN201510435916.4A 2015-07-22 2015-07-22 一种测试sram共享接触孔与有源区接触电阻的结构 Active CN105140147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510435916.4A CN105140147B (zh) 2015-07-22 2015-07-22 一种测试sram共享接触孔与有源区接触电阻的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510435916.4A CN105140147B (zh) 2015-07-22 2015-07-22 一种测试sram共享接触孔与有源区接触电阻的结构

Publications (2)

Publication Number Publication Date
CN105140147A CN105140147A (zh) 2015-12-09
CN105140147B true CN105140147B (zh) 2018-02-09

Family

ID=54725449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510435916.4A Active CN105140147B (zh) 2015-07-22 2015-07-22 一种测试sram共享接触孔与有源区接触电阻的结构

Country Status (1)

Country Link
CN (1) CN105140147B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112699630B (zh) * 2020-12-31 2023-09-15 杭州广立微电子股份有限公司 单层连接结构的方块数获取方法及电阻值的计算方法
CN116581121B (zh) * 2023-07-13 2024-02-23 深圳中安辰鸿技术有限公司 一种芯片版图

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599460A (zh) * 2009-06-17 2009-12-09 上海宏力半导体制造有限公司 一种sram双位单元布线方法
CN101697351A (zh) * 2009-09-25 2010-04-21 上海宏力半导体制造有限公司 一种半导体测试结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853791B2 (en) * 2006-11-06 2014-10-07 Infineon Technologies Ag SRAM memory cell having a dogleg shaped gate electrode structure
US8472228B2 (en) * 2010-10-27 2013-06-25 Texas Instruments Incorporated Array-based integrated circuit with reduced proximity effects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599460A (zh) * 2009-06-17 2009-12-09 上海宏力半导体制造有限公司 一种sram双位单元布线方法
CN101697351A (zh) * 2009-09-25 2010-04-21 上海宏力半导体制造有限公司 一种半导体测试结构

Also Published As

Publication number Publication date
CN105140147A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN106409331B (zh) 具有带单元的存储器阵列
US10381070B2 (en) Integrated circuit
KR101539495B1 (ko) Ｓｒａｍ 셀 구조를 위한 방법 및 장치
CN100481257C (zh) 双端口静态随机存取存储单元
US10147729B2 (en) Structures, devices and methods for memory devices
TWI521540B (zh) 電子元件以及佈局元件
CN103854696A (zh) 含FinFET的SRAM单元
US9424889B1 (en) Multiple-port SRAM device
CN105118794B (zh) 一种测试sram共享接触孔与多晶硅接触电阻的结构
CN100580809C (zh) 静态随机存取存储器单元以及其操作方法
JPH10223777A (ja) 半導体記憶装置
US8472228B2 (en) Array-based integrated circuit with reduced proximity effects
KR20170031629A (ko) 반도체 장치
CN107346770A (zh) 静态随机存取存储器的布局图案
TWI688778B (zh) 用以量測漏電流的方法、系統以及金屬隔離測試電路
CN107026168A (zh) 集成电路结构
CN106783857A (zh) 存储器件及其制造方法
US9336859B2 (en) Memory array
US20170221555A1 (en) Sram with stacked bit cells
CN105140147B (zh) 一种测试sram共享接触孔与有源区接触电阻的结构
CN103022008B (zh) 用于半导体存储器的布局
TW201513115A (zh) 三維雙埠位元細胞、半導體記憶體，以及半導體製造方法
CN101697351B (zh) 一种半导体测试结构
CN103544981B (zh) 多端口存储器件的方法及其结构
CN203910786U (zh) 一种半导体测试结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant