CN101599460A - 一种sram双位单元布线方法 - Google Patents
一种sram双位单元布线方法 Download PDFInfo
- Publication number
- CN101599460A CN101599460A CNA2009100532479A CN200910053247A CN101599460A CN 101599460 A CN101599460 A CN 101599460A CN A2009100532479 A CNA2009100532479 A CN A2009100532479A CN 200910053247 A CN200910053247 A CN 200910053247A CN 101599460 A CN101599460 A CN 101599460A
- Authority
- CN
- China
- Prior art keywords
- sram
- metal level
- blb
- metal2
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000004744 fabric Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明揭露了一种SRAM双位单元布线方法，通过位线BL和BLb以及电源线Vss和Vdd沿垂直方向使用Metal2进行布线，字线WL沿水平方向使用Metal3进行布线，不但减小了位线BL和BLb自身连线上的电阻，而且也减小了位线BL和BLb与周边布线的耦合电容，从而提高了SRAM的工作特性。此外，位线BL和BLb使用Metal2布线还可以使SRAM上方的金属布线多一层选择。
Description
技术领域
本发明涉及一种半导体器件布线方法，特别涉及一种SRAM双位单元布线方法，属于硅半导体器件技术领域。
背景技术
静态随机存储器(SRAM)是一种只要供电就保持数据的半导体存储器。SRAM具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等优点，广泛应用于各种电子器件中。
基本的SRAM单元由两个交叉耦合的反相器和两个存取晶体管构成。一个典型的六晶体管SRAM(6T SRAM)单元电路结构如图1所示。其中，M1、M2组成的CMOS反相器与M3、M4组成的CMOS反相器交叉耦合以锁存一位二进制数，M5和M6为存取晶体管，在对存储器进行读写操作时完成将存储单元与外围电路连接或断开的作用。
图2是如图1所示的SRAM单元的多晶硅层(Poly)、有源区层(ACT)、接触孔区(CT)和金属层1(Metal1)的前端版图。图中，晶体管11～16分别对应于图1中的晶体管M1～M6。区域1为P阱区，形成4个NMOS晶体管11、13、15和16。区域2为N阱区，形成2个PMOS晶体管12和14。晶体管11、12的Poly栅极互连，晶体管13、14的Poly栅极互连。晶体管11、15共用的漏极与晶体管12的漏极分别通过漏极接触孔112、122引出到Metal1层，通过Metal1布线实现互连并连接到晶体管13、14的Poly栅极。类似的，晶体管13、16共用的漏极与晶体管14的漏极分别通过漏极接触孔132、142引出到Metal1层，通过Metal1布线实现互连并连接到晶体管11、12的Poly栅极。晶体管11、13的源极分别通过源极接触孔113、133下拉到电源Vss。晶体管12、14的源极分别通过源极接触孔123、143上拉到电源Vdd。晶体管15、16的源极分别通过源极接触孔153、163连接到位线BL、BLb(BL的非)。晶体管15、16的栅极分别通过栅极接触孔151、161连接到字线WL。
在现代超大规模集成电路芯片制造中，由于要在单个芯片上放置大量数目的存储单元，目前业界广泛采用如图3所示的镜面对称结构的构架方式来构架一个2x2单元(双位单元)，这样就可以像贴瓷砖一样通过横向和纵向简单地把2x2单元排列起来形成存储器阵列。图4为目前业界采用的一种在如图2所示的SRAM单元的前端版图上布好金属层2(Metal2)和金属层3(Metal3)的版图，在此布线方式中，字线WL沿水平方向使用Metal2进行布线，位线BL和BLb以及电源线Vss和Vdd则沿垂直方向使用Metal3进行布线。图5为采用如图4所示的布线方式构架好的2x2SRAM单元的版图。在此2x2SRAM单元中，前端版图和后端Metal2、Metal3布线均采用如图3所示的镜面对称结构，图4所示的SRAM单元版图对应于图5中右上部分区域，相邻的SRAM单元之间通过使单元沿水平和垂直方向上镜像变换从而共用源/漏/栅接触孔。
在半导体制造工艺中，通常在堆叠的通孔内灌入金属来实现各层金属的互连。信号布线所在的金属层数越高，所需要的堆叠的通孔数目也就越多，这将导致寄生电阻和电容的产生。然而在如图5所示的2x2SRAM单元的版图中，位线BL和BLb使用较高层的Metal3进行布线，这不仅增大了自身连线上的电阻，而且增大了与周边布线的耦合电容，降低了SRAM的工作特性。
发明内容
本发明的目的在于提供一种SRAM双位单元布线方法，以解决现有方法中BL和BLb使用Metal3进行布线时增大了自身连线上的电阻并增大了与周边布线的耦合电容的问题。
为解决上述技术问题，本发明提供一种SRAM双位单元布线方法，所述SRAM双位单元为2x2SRAM单元，所述SRAM单元包括4个NMOS管和2个PMOS管，其中，2个NMOS管的源极分别连接到互补的位线BL和BLb，而栅极都连接到字线WL，另外2个NMOS管的源极下拉到电源线Vss，2个PMOS管的源极上拉到电源线Vdd，所述方法包括下列步骤：提供对应于所述SRAM双位单元的具有多晶硅层(Poly)、有源区层(ACT)、接触孔区(CT)和金属层1(Metal1)的前端版图；在所述前端版图上布金属层2(Metal2)，并在Metal2中沿垂直方向形成所述位线BL和BLb以及电源线Vss和Vdd；在金属层2上布金属层3(Metal3)，并在Metal3中沿水平方向形成所述字线WL。
较佳的，根据所述方法形成的SRAM双位单元中，Metal2和Metal3都具有垂直镜面对称的布线结构。
与现有方法相比，本发明提供的一种SRAM双位单元布线方法，通过位线BL和BLb以及电源线Vss和Vdd沿垂直方向使用Metal2进行布线，字线WL沿水平方向使用Metal3进行布线，不但减小了位线BL和BLb自身连线上的电阻，而且也减小了位线BL和BLb与周边布线的耦合电容，从而提高了SRAM的工作特性。此外，位线BL和BLb使用Metal2布线还可以使SRAM上方的金属布线多一层选择。
附图说明
图1为一个典型的六晶体管SRAM(6T SRAM)单元电路结构图；
图2为如图1所示的SRAM单元的多晶硅层(Poly)、有源区层(ACT)、接触孔区(CT)和金属层1(Metal1)的前端版图；
图3为现有技术的2x2SRAM单元的构架方式；
图4为一种在如图2所示的SRAM单元的前端版图上布好金属层2(Metal2)和金属层3(Metal3)的版图；
图5为采用如图4所示的布线方式构架好的2x2SRAM单元的版图；
图6为本发明的在如图2所示的SRAM单元的前端版图上布好金属层2(Metal2)和金属层3(Metal3)的版图；
图7为本发明的采用如图6所示的布线方式构架好的2x2SRAM单元的版图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。
在背景技术中已经提及，现有的2x2SRAM单元的版图中，位线BL和BLb使用较高层的Metal3进行布线，这不仅增大了自身连线上的电阻，而且增大了与周边布线的耦合电容，降低了SRAM的工作特性。
本发明的核心思想在于，位线BL和BLb使用较低层的Metal2进行布线，而字线WL则使用Metal3进行布线，从而大大地减小位线BL和BLb的寄生电阻和电容，提高SRAM的工作特性。
图6为本发明的在如图2所示的SRAM单元的前端版图上布好金属层2(Metal2)和金属层3(Metal3)的版图。Metal2和Metal3主要用来布线引出电源线Vss和Vdd、位线BL和BLb以及字线WL。图6中，晶体管M1的源极通过源极接触孔113连接到Metal1层，然后再通过位于Metal1层和Metal2层之间的通孔213连接到Metal2层的按垂直方向布线的电源线Vss。晶体管M3的源极也采用类似的方法连接到电源线Vss，图6中没有画出来，但是可以在图7中看到。晶体管M2和M4的源极分别通过源极接触孔123和143连接到Metal1层，然后再分别通过位于Metal1层和Metal2层之间的处于同一垂直线上的通孔223和243一起连接到Metal2层的按垂直方向布线的电源线Vdd。晶体管M5的源极通过源极接触孔153连接到Metal1层，然后再通过位于Metal1层和Metal2层之间的通孔253连接到Metal2层的按垂直方向布线的位线BL。类似的，晶体管M6的源极通过源极接触孔163连接到Metal1层，然后再通过位于Metal1层和Metal2层之间的通孔263连接到Metal2层的按垂直方向布线的位线BLb。至此，Metal2层上的电源线Vss和Vdd以及位线BL和BLb已全部布好，接下来布Metal3层上的字线WL。从图6中可以看出，晶体管M5和M6的栅极分别通过栅极接触孔151和161连接到Metal1层，然后再分别通过位于Metal1层和Metal2层之间的两个通孔连接到Metal2层，最后分别通过位于Metal2层和Metal3层之间的处于同一水平线上的通孔351和361一起连接到Metal3层的按水平方向布线的字线WL。其中，Metal1层和Metal2层之间的所述两个通孔分别位于通孔351和361的正下方，所以在图中被通孔351和361遮挡住无法标出。
图7为本发明的采用如图6所示的布线方式构架好的2x2SRAM单元的版图。在此2x2 SRAM单元中，前端版图仍采用如图3所示的镜面对称结构，但后端Metal2、Metal3布线则是非对称结构，较佳的，都为垂直镜面对称结构。图7中包括4个SRAM单元21～24。图6所示的SRAM单元版图对应于图7中的21。21与22共用晶体管M6的栅极及相应的接触孔与通孔，且21与22各自的晶体管M3的源极分别通过不同的源极接触孔连接到Metal1层实现互连，然后再通过共用一个位于Metal1层和Metal2层之间的通孔233连接到Metal2层的按垂直方向布线的电源线Vss。由于这种共用，每个单元的接触孔电容因此减少到实际值的一半，存储器单元的面积也得到减少。类似的，23与24共用晶体管M6的栅极及相应的接触孔与通孔，且23与24各自的晶体管M3的源极分别通过不同的源极接触孔连接到Metal1层实现互连，然后再通过共用一个位于Metal1层和Metal2层之间的通孔233连接到Metal2层的按垂直方向布线的电源线Vss。21与23垂直镜面对称，共用晶体管M5的源极及相应的接触孔与通孔，晶体管M4的源极及相应的接触孔与通孔，晶体管M3的源极及相应的接触孔。22与24垂直镜面对称，共用晶体管M3的源极及相应的接触孔与通孔233，晶体管M4的源极及相应的接触孔与通孔，晶体管M5的源极及相应的接触孔与通孔。由此可见，位线BL和BLb沿垂直方向使用较低层的Metal2进行布线，比使用较高层的Metal3布线需要的堆叠的通孔数目更少，不但会减小自身连线上的电阻，而且也会减小与周边布线的耦合电容，从而提高SRAM的工作特性。
此外，位线BL和BLb使用较低层的Metal2进行布线，使SRAM上方的金属布线还可以布在Metal3层上，从而多了一层选择。
综上所述，本发明所提供的一种SRAM双位单元布线方法，通过位线BL和BLb以及电源线Vss和Vdd沿垂直方向使用Metal2进行布线，字线WL沿水平方向使用Metal3进行布线，不但减小了位线BL和BLb自身连线上的电阻，而且也减小了位线BL和BLb与周边布线的耦合电容，从而提高了SRAM的工作特性。此外，位线BL和BLb使用Metal2布线还可以使SRAM上方的金属布线多一层选择。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (2)
1、一种SRAM双位单元布线方法，所述SRAM双位单元为2x2SRAM单元，所述SRAM单元包括4个NMOS管和2个PMOS管，其中，2个NMOS管的源极分别连接到互补的位线BL和BLb，而栅极都连接到字线WL，另外2个NMOS管的源极下拉到电源线Vss，2个PMOS管的源极上拉到电源线Vdd，其特征在于，所述方法包括下列步骤：
提供对应于所述SRAM双位单元的具有多晶硅层、有源区层、接触孔区和金属层1的前端版图；
在所述前端版图上布金属层2，并在金属层2中沿垂直方向形成所述位线BL和BLb以及电源线Vss和Vdd；
在金属层2上布金属层3，并在金属层3中沿水平方向形成所述字线WL。
2、如权利要求1所述的方法，其特征在于，根据所述方法形成的SRAM双位单元中，金属层2和金属层3都具有垂直镜面对称的布线结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100532479A CN101599460A (zh) | 2009-06-17 | 2009-06-17 | 一种sram双位单元布线方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100532479A CN101599460A (zh) | 2009-06-17 | 2009-06-17 | 一种sram双位单元布线方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101599460A true CN101599460A (zh) | 2009-12-09 |
Family
ID=41420832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009100532479A Pending CN101599460A (zh) | 2009-06-17 | 2009-06-17 | 一种sram双位单元布线方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101599460A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102109868A (zh) * | 2009-12-11 | 2011-06-29 | Arm有限公司 | 电压调节电路 |
| CN102385908A (zh) * | 2011-09-06 | 2012-03-21 | 复旦大学 | 一种多端口寄存器堆存储单元及其布局布线方法 |
| CN103915108A (zh) * | 2014-03-05 | 2014-07-09 | 复旦大学 | 一种多端口寄存器堆存储单元 |
| CN105118794A (zh) * | 2015-07-22 | 2015-12-02 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与多晶硅接触电阻的结构 |
| CN105140147A (zh) * | 2015-07-22 | 2015-12-09 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与有源区接触电阻的结构 |
| CN108695272A (zh) * | 2017-04-06 | 2018-10-23 | 三星电子株式会社 | 半导体装置 |
| CN109314098A (zh) * | 2016-06-24 | 2019-02-05 | 高通股份有限公司 | 用于减小寄生电阻并提高数据路径速度的标准单元架构 |
-
2009
- 2009-06-17 CN CNA2009100532479A patent/CN101599460A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102109868A (zh) * | 2009-12-11 | 2011-06-29 | Arm有限公司 | 电压调节电路 |
| CN102109868B (zh) * | 2009-12-11 | 2014-09-03 | Arm有限公司 | 电压调节电路 |
| CN102385908A (zh) * | 2011-09-06 | 2012-03-21 | 复旦大学 | 一种多端口寄存器堆存储单元及其布局布线方法 |
| CN103915108A (zh) * | 2014-03-05 | 2014-07-09 | 复旦大学 | 一种多端口寄存器堆存储单元 |
| CN105118794A (zh) * | 2015-07-22 | 2015-12-02 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与多晶硅接触电阻的结构 |
| CN105140147A (zh) * | 2015-07-22 | 2015-12-09 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与有源区接触电阻的结构 |
| CN105140147B (zh) * | 2015-07-22 | 2018-02-09 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与有源区接触电阻的结构 |
| CN105118794B (zh) * | 2015-07-22 | 2018-02-09 | 上海华力微电子有限公司 | 一种测试sram共享接触孔与多晶硅接触电阻的结构 |
| CN109314098A (zh) * | 2016-06-24 | 2019-02-05 | 高通股份有限公司 | 用于减小寄生电阻并提高数据路径速度的标准单元架构 |
| CN109314098B (zh) * | 2016-06-24 | 2022-01-25 | 高通股份有限公司 | 用于减小寄生电阻并提高数据路径速度的标准单元架构 |
| CN108695272A (zh) * | 2017-04-06 | 2018-10-23 | 三星电子株式会社 | 半导体装置 |
| CN108695272B (zh) * | 2017-04-06 | 2024-04-09 | 三星电子株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101161506B1 (ko) | 듀얼 포트 ｓｒａｍ을 위한 셀 구조 | |
| US9305633B2 (en) | SRAM cell and cell layout method | |
| CN101599460A (zh) | 一种sram双位单元布线方法 | |
| CN102034825B (zh) | 嵌入式静态随机存取存储器芯片 | |
| CN101246888B (zh) | 集成电路、双端口静态随机存取存储器单元及半导体架构 | |
| US11640962B2 (en) | Semiconductor structure | |
| US8472229B2 (en) | Array-based integrated circuit with reduced proximity effects | |
| KR20140110710A (ko) | 듀얼 포트 ｓｒａｍ 시스템 | |
| CN105336358B (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
| JP2007234804A (ja) | 半導体記憶装置 | |
| CN107026168A (zh) | 集成电路结构 | |
| US10727237B2 (en) | Semiconductor structure | |
| US12022644B2 (en) | Semiconductor structure with a bit line in a different configuration than a local interconnect line | |
| CN108257960A (zh) | 静态随机存取存储元件 | |
| CN101697351B (zh) | 一种半导体测试结构 | |
| CN101640187A (zh) | 一种四晶体管sram单元制造方法 | |
| US20210241817A1 (en) | Semiconductor memory device | |
| KR101397302B1 (ko) | 메모리 스트랩 셀의 배치 | |
| KR102245978B1 (ko) | 감소된 커플링 커패시턴스를 갖는 sram 디바이스 | |
| CN104751878A (zh) | 读写分离的双端口sram结构及其单元 | |
| US7825471B2 (en) | Semiconductor memory device including SRAM cell having well power potential supply region provided therein | |
| US20240306362A1 (en) | Interconnect structures for integration of memory cells and logic cells | |
| CN116631483A (zh) | 一种sram接触插塞测试结构 | |
| KR101036158B1 (ko) | Ｓｒａｍ 및 로직 복합 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20091209 |