JP5505074B2 - リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法 - Google Patents
リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5505074B2 JP5505074B2 JP2010112110A JP2010112110A JP5505074B2 JP 5505074 B2 JP5505074 B2 JP 5505074B2 JP 2010112110 A JP2010112110 A JP 2010112110A JP 2010112110 A JP2010112110 A JP 2010112110A JP 5505074 B2 JP5505074 B2 JP 5505074B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- leakage current
- gate
- electrodes
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
s1.まず、予め設定した工程で半導体装置を製造する。
s2.次いで、半導体ウェーハの状態でのウェーハソート試験を行う。ここでは、冗長試験、ロジック回路やメモリ回路等への環境負荷試験、或いは、周波数/リーク試験を行う。
s3.半導体ウェーハをチップにダイシングする。
s4.ダイシングされた良品の半導体チップを選択してパッケージを組み立てる。
s5.パッケージ状態でのファイナル試験を行う。ここでは、ロジック回路やメモリ回路等への環境負荷試験、或いは、周波数/リーク試験を行う。
s6.パッケージをボードに実装する。
s7.ボードを実機に搭載して実機試験を行う。
s8.パッケージに実装した半導体チップのトランジスタのしきい値電圧Vth等の状態設定を行う。
s9.以上のステップを経て製品を出荷する。
S1.まず、顧客設計データからリーク電流モニタに必要な情報を集めて、リーク電流モニタを設計する。
a.ここでは、顧客設計データを入手して、レイアウトデータ、ネットリストデータより、メインチップ(製品チップ)内に設けられているトランジスタの種類毎の設置率(設置頻度)を算出する。算出した設置率に応じてリークモニタとしているゲートアレイ状に配置した素子の配分、即ち、選択する素子の数を決定する。トランジスタの種類としては、しきい値電圧Vth、ゲート長、ゲート幅、仕様特性におけるリーク電流値、或いは、製品チップ内で最も使用頻度の高いセル或いはマクロセルとする。また、選択するトランジスタの種類数としては、例えば、上位3種類のトランジスタとし、選択する素子の数は、設置率の概数、例えば、百個単位で四捨五入した数値を用いる。
b.次いで、決定した種類毎の素子数の割合に応じてゲートアレイ状に配置した素子に対する配線等を含めたリーク電流モニタを設計する。この場合のリーク電流モニタは製品チップ内に配置しても良いし、或いは、スクライブ領域或いはダイシング領域に配置しても良い。
S3.作成したレチクルを用いて半導体装置を製造する。
S6.半導体ウェーハをチップにダイシングする。
S7.ダイシングされた良品の半導体チップを選択してパッケージを組み立てる。
S8.パッケージ状態でのファイナル試験を行う。ここでは、ロジック回路やメモリ回路等への環境負荷試験、或いは、周波数/リーク試験を行う。
S9.パッケージをボードに実装する。
S10.ボードを実機に搭載して実機試験を行う。
S11.以上のステップを経て製品を出荷する。
MODE1.ドレイン端子、ソース端子及びバックゲート端子を接地した状態で、ゲート端子に、例えば、1.2Vの電圧を印加してゲートリークを測定する
MODE2.ゲート端子、ドレイン端子及びソース端子を接地した状態で、バックゲート端子に、例えば、1.2Vの電圧を印加して接合リークを測定する
MODE3.ゲート端子、ソース端子及びバックゲート端子を接地した状態で、ドレイン端子に、例えば、1.2Vの電圧を印加して基板電位依存性を含むチャネルを測定する。
MODE4.ソース端子を接地した状態で、ゲート端子、ドレイン端子及びバックゲート端子に、例えば、1.2Vの電圧を印加して基板電位依存性を含むトランジスタ特性を測定する。
なお、3端子の場合には、MODE1、MODE3及びMODE4の測定が可能であるが、基板電位依存性は測定できない。
(付記1) 形状或いはしきい値電圧の少なくとも一方が異なる複数種類のトランジスタを異なった領域に同じ間隔で配置するとともに、前記複数種類のトランジスタの内、設計データにおける設置頻度の比を反映した数のトランジスタのゲート電極同士、ソース電極同士、及び、ドレイン電極同士を電気的に共通に接続したことを特徴とするリーク電流モニタ。
(付記2) 前記各異なった領域にバックゲート電極を有していることを特徴とする付記1に記載のリーク電流モニタ。
(付記3) 付記1または付記2に記載のリーク電流モニタをスクライブ領域に設けたことを特徴とする半導体ウェーハ。
(付記4) 設計データより互いに形状或いはしきい値電圧の少なくとも一方が異なる複数種類のトランジスタの設置頻度を取得する工程と、
前記複数種類のトランジスタを異なった領域に同じ間隔で配置する工程と、
前記複数種類のトランジスタの数を前記取得した設置頻度の比を反映した数だけ選択して、全てのトランジスタのゲート電極同士、ソース電極同士、及び、ドレイン電極同士を電気的に共通に接続する工程と、
前記共通接続したゲート電極と、ソース電極と、ドレイン電極に対して電圧を印加して、電圧を印加した電極間のリーク電流を測定する工程と
を有することを特徴とするリーク電流モニタ方法。
(付記5) 前記各異なった領域にバックゲート電極を設け、前記共通接続したゲート電極と、ソース電極と、ドレイン電極、及び、前記バックゲートに対して電圧を印加して、電圧を印加した電極間のリーク電流を測定することを特徴とする付記4に記載のリーク電流モニタ方法。
(付記6) 前記設置頻度が、しきい電圧が異なるトランジスタの設置頻度であることを特徴とする付記4または付記5に記載のリーク電流モニタ方法。
(付記7) 前記設置頻度が、ゲート長が異なるトランジスタの設置頻度であることを特徴とする付記4または5に記載のリーク電流モニタ方法。
(付記8) 前記設置頻度が、ゲート幅が異なるトランジスタの設置頻度であることを特徴とする付記4または5に記載のリーク電流モニタ方法。
(付記9) 設計データより仕様リーク電流が互いに異なる複数種類のトランジスタを複数種類のトランジスタを異なった領域に同じ間隔で配置する工程と、
前記複数種類のトランジスタの数を前記仕様リーク電流の逆数の比を反映した数だけ選択して、全てのトランジスタのゲート電極同士、ソース電極同士、ドレイン電極同士、及び、バックゲート同士を電気的に共通に接続する工程と、
前記共通接続したゲート電極と、ソース電極と、ドレイン電極に対して電圧を印加して、電圧を印加した電極間のリーク電流を測定する工程と
を有することを特徴とするリーク電流モニタ方法。
(付記10) 設計データより最も設置頻度の高いセル、マクロ、或いは、その一部を選択する工程と、
前記選択したセル、マクロ、或いは、その一部を予め設定した遷移状態になるように結線する工程と、
前記結線したセル、マクロ、或いは、その一部の電源間のリーク電流を測定する工程とを有するリーク電流モニタ方法。
(付記11) 付記2乃至付記10のいずれか1項に記載のリーク電流モニタ方法において、リークモニタ用のトランジスタを通常のトランジスタとして動作させることにより取得したドレイン電流のゲート−ドレイン間印加電圧依存性或いは基板電位依存性の評価結果に基づいて、各半導体チップの動作速度と消費電力とが予め設定した設定値の範囲内になるように、各半導体チップの電源電圧及びバックゲート電圧を設定する工程を有することを特徴とする半導体装置の製造方法。
11 メイン領域
12 電圧制御回路
13 状態設定レジスタ
14 プロセス管理モニタ
15 リーク電流モニタ
20 リークモニタチップ
211,212,213 ブロック
21S1、21S2 サブブロック
22,221,222,223 素子形成領域
23,231,232,233 ゲート電極
24 素子分離埋込絶縁膜
25 基板コンタクト領域
26 ゲート絶縁膜
27 チャネルドープ領域
28 エクステンション領域
29 サイドウォール
30 ソース領域
31 ドレイン領域
32 層間絶縁膜
33 ソース電極
34 ドレイン電極
35 ゲート引出電極
36 基板電極
37 ソース配線
38 ドレイン配線
39 ゲート配線
40 バックゲート配線
41 ゲート接続局所配線
42 ソース接続局所配線
43 ドレイン接続局所配線
44,45,46 ビア
Claims (5)
- 形状或いはしきい値電圧の少なくとも一方が異なる複数種類のトランジスタを異なった領域に同じ間隔で配置するとともに、前記複数種類のトランジスタの内、設計データにおける設置頻度の比を反映した数のトランジスタのゲート電極同士、ソース電極同士、及び、ドレイン電極同士を電気的に共通に接続したことを特徴とするリーク電流モニタ。
- 設計データより互いに形状或いはしきい値電圧の少なくとも一方が異なる複数種類のトランジスタの設置頻度を取得する工程と、
前記複数種類のトランジスタを異なった領域に同じ間隔で配置する工程と、
前記複数種類のトランジスタの数を前記取得した設置頻度の比を反映した数だけ選択して、全てのトランジスタのゲート電極同士、ソース電極同士、及び、ドレイン電極同士を電気的に共通に接続する工程と、
前記共通接続したゲート電極と、ソース電極と、ドレイン電極に対して電圧を印加して、電圧を印加した電極間のリーク電流を測定する工程と
を有することを特徴とするリーク電流モニタ方法。 - 前記各異なった領域にバックゲート電極を設け、前記共通接続したゲート電極と、ソース電極と、ドレイン電極、及び、前記バックゲートに対して電圧を印加して、電圧を印加した電極間のリーク電流を測定することを特徴とする請求項2に記載のリーク電流モニタ方法。
- 前記設置頻度が、しきい電圧が異なるトランジスタの設置頻度であることを特徴とする請求項2または請求項3に記載のリーク電流モニタ方法。
- 請求項2乃至請求項4のいずれか1項に記載のリーク電流モニタ方法において、リークモニタ用のトランジスタを通常のトランジスタとして動作させることにより取得したドレイン電流のゲート−ドレイン間印加電圧依存性或いは基板電位依存性の評価結果に基づいて、各半導体チップの動作速度と消費電力とが予め設定した設定値の範囲内になるように、各半導体チップの電源電圧及びバックゲート電圧を設定する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112110A JP5505074B2 (ja) | 2010-05-14 | 2010-05-14 | リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112110A JP5505074B2 (ja) | 2010-05-14 | 2010-05-14 | リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011243630A JP2011243630A (ja) | 2011-12-01 |
JP5505074B2 true JP5505074B2 (ja) | 2014-05-28 |
Family
ID=45410035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010112110A Expired - Fee Related JP5505074B2 (ja) | 2010-05-14 | 2010-05-14 | リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5505074B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103178053B (zh) * | 2011-12-23 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 晶圆级测试结构和测试方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110944A (ja) * | 2000-09-28 | 2002-04-12 | Hitachi Ltd | 半導体記憶装置及びその評価方法並びにその評価方法を用いた半導体記憶装置の開発方法 |
JP4728203B2 (ja) * | 2006-11-06 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体回路のレイアウト方法、プログラム、設計支援システム |
JP2008182004A (ja) * | 2007-01-24 | 2008-08-07 | Renesas Technology Corp | 半導体集積回路 |
-
2010
- 2010-05-14 JP JP2010112110A patent/JP5505074B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011243630A (ja) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6133582A (en) | Methods and apparatuses for binning partially completed integrated circuits based upon test results | |
Bhushan et al. | Ring oscillators for CMOS process tuning and variability control | |
US8664968B2 (en) | On-die parametric test modules for in-line monitoring of context dependent effects | |
US7586322B1 (en) | Test structure and method for measuring mismatch and well proximity effects | |
US7868606B2 (en) | Process variation on-chip sensor | |
US20020133748A1 (en) | Circuit for measuring on-chip power supply integrity | |
US8009398B2 (en) | Isolating faulty decoupling capacitors | |
US10060974B2 (en) | Electrical circuit odometer sensor array | |
US20080157800A1 (en) | TEG pattern and method for testing semiconductor device using the same | |
JP2003197751A (ja) | 半導体装置及び半導体記憶装置の検査方法 | |
US7800107B2 (en) | Test module for semiconductor device | |
KR101400328B1 (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
KR101409372B1 (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
JP5505074B2 (ja) | リーク電流モニタ、リーク電流モニタ方法、及び、半導体装置の製造方法 | |
US6870375B2 (en) | System and method for measuring a capacitance associated with an integrated circuit | |
KR101426486B1 (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
KR20090015710A (ko) | 테스트 장치, 스태틱 메모리 테스트 장치 및 반도체 집적회로 장치 | |
US20050260776A1 (en) | Structure and method for extraction of parasitic junction capacitance in deep submicron technology | |
Pan et al. | Using NMOS transistors as switches for accuracy and area-efficiency in large-scale addressable test array | |
US7109738B2 (en) | Method for modeling inductive effects on circuit performance | |
CN109559778B (zh) | Sram测试结构 | |
US6593590B1 (en) | Test structure apparatus for measuring standby current in flash memory devices | |
US7499354B2 (en) | Method for testing transistors having an active region that is common with other transistors and a testing circuit for accomplishing the same | |
JPH09213901A (ja) | Tegを備えた半導体メモリおよびその検査方法 | |
Kato et al. | SRAM cell stability under the influence of parasitic resistances and data holding voltage as a stability prober |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5505074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |