CN103545294B - 半导体检测结构及检测方法 - Google Patents

Abstract

一种半导体检测结构及检测方法，所述检测结构包括：半导体衬底，位于所述半导体衬底内的N型掺杂区和P型掺杂区，所述N型掺杂区和P型掺杂区之间具有耗尽区；位于所述半导体衬底表面的层间介质层，位于所述层间介质层内且电学隔离的待检测互连结构和辅助互连结构，所述待检测互连结构与所述P型掺杂区电学连接，所述辅助互连结构与所述N型掺杂区电学连接，所述待检测互连结构和辅助互连结构都至少包括两层层间金属层和位于相邻层间金属层之间的导电插塞，且所述待检测互连结构和辅助互连结构的层间金属层的层数相同。通过检测出不同层的层间金属层的电阻，就能判断待检测互连结构是否因为光致电化学腐蚀存在缺陷，简单方便。

Description

半导体检测结构及检测方法

技术领域

本发明涉及半导体测试领域，特别涉及一种用于测试光致电化学腐蚀的半导体检测结构及检测方法。

背景技术

随着半导体技术的进步，集成电路器件的尺寸变得越来越小，当集成电路的集成度增加时，芯片表面无法提供足够面积来制作所需的互连线。因此，目前超大规模集成电路的结构大都采用多层堆叠的金属互连结构。在多层堆叠的金属互连结构中，每一层金属互连层都包括若干条金属互连线，位于同一层的金属互连线之间利用介质材料相隔离，位于不同层的金属互连线之间也利用介质材料相隔离，不同层的金属互连线之间通过导电插塞相连接。但是随着金属互连线的尺寸变得越来越小，金属互连结构越来越容易受到例如电迁移（Electro-Migration）、应力迁移（StressMigration）、光致铜腐蚀（PhotoAssistantCopperCorrosion，PACC）的影响，所述金属互连结构容易发生断路或导通电阻变大。

为了解决上述问题，业界采用了多种检测结构及检测方法来检测金属互连结构的互连性能，但现有技术的检测结构大多数是来检测电迁移、应力迁移对金属互连结构所造成的影响，例如专利号为US6747445B2的美国专利文献公开了一种对金属互连结构的应力迁移进行检测的检测方法和检测结构，但目前还没有对金属互连结构的光致铜腐蚀进行检测的检测方法和检测结构。

发明内容

本发明解决的问题是可以方便地测试待检测互连结构是否因为光致电化学腐蚀存在缺陷。

为解决上述问题，本发明技术方案提供了一种半导体检测结构，包括：半导体衬底，位于所述半导体衬底内的N型掺杂区和P型掺杂区，所述N型掺杂区和P型掺杂区之间具有耗尽区；位于所述半导体衬底表面的层间介质层，位于所述层间介质层内且电学隔离的待检测互连结构和辅助互连结构，所述待检测互连结构与所述P型掺杂区电学连接，所述辅助互连结构与所述N型掺杂区电学连接，所述待检测互连结构和辅助互连结构都至少包括两层层间金属层和位于相邻层间金属层之间的导电插塞，且所述待检测互连结构和辅助互连结构的层间金属层的层数相同。

可选的，所述导电插塞的材料为钨，所述层间金属层的材料为铝。

可选的，所述导电插塞和层间金属层的材料为铜。

可选的，所述待检测互连结构中相邻层的导电插塞与位于所述相邻层导电插塞之间的层间金属层相接触的位置相同。

可选的，所述待检测互连结构中相邻层的导电插塞与位于所述相邻层导电插塞之间的层间金属层相接触的位置不同。

可选的，所述待检测互连结构的层间金属层的俯视形状为梳状结构。

可选的，还包括检测互连结构，所述检测互连结构与待检测互连结构、辅助互连结构电学隔离，所述检测互连结构包括若干层层间金属层和位于相邻层间金属层之间的导电插塞，所述检测互连结构的层间金属层的俯视形状也为梳状结构，且与位于同一层的待检测互连结构的层间金属层相对嵌入设置。

可选的，所述N型掺杂区与P型掺杂区相邻。

可选的，所述N型掺杂区位于所述P型掺杂区内，或所述P型掺杂区位于所述N型掺杂区内。

可选的，所述N型掺杂区内还具有N型重掺杂区或P型重掺杂区，所述N型掺杂区通过所述N型重掺杂区或P型重掺杂区与辅助互连结构电连接。

可选的，所述P型掺杂区内还具有N型重掺杂区或P型重掺杂区，所述P型掺杂区通过所述N型重掺杂区或P型重掺杂区与待检测互连结构电连接。

可选的，所述层间介质层的材料为氧化硅或透明、半透明的低K介质材料。

本发明技术方案还提供了一种利用所述半导体检测结构的检测方法，包括：将检测电压施加在所述待检测互连结构的不同层层间金属层之间，测试两者之间的电阻，将两者之间的测试电阻值与标准电阻值进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

可选的，在所述检测之前，先对所述待检测互连结构进行电迁移疲劳测试或应力迁移疲劳测试。

本发明技术方案还提供了一种利用所述半导体检测结构的检测方法，包括：将检测电压施加在所述待检测互连结构和检测互连结构之间，测试两者之间的击穿电压，将两者之间的测试击穿电压值与标准击穿电压值进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

本发明技术方案还提供了一种利用所述半导体检测结构的检测方法，包括：将检测电压施加在所述待检测互连结构和检测互连结构之间，测试两者之间的时间相关介质击穿寿命，将两者之间的时间相关介质击穿寿命与标准时间相关介质击穿寿命进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

与现有技术相比，本发明具有以下优点：

本发明实施例的半导体衬底内具有相接触的N型掺杂区和P型掺杂区，使得所述N型掺杂区和P型掺杂区之间具有耗尽区；所述N型掺杂区上形成有辅助互连结构，所述P型掺杂区上形成有待检测互连结构，由于待检测互连结构形成于P型掺杂区上，导电插塞下的层间金属层容易因为光致电化学腐蚀产生空洞，因此通过检测不同层的层间金属层的电阻，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷，简单方便。

进一步的，本发明实施例还包括检测互连结构，所述待检测互连结构的层间金属层的俯视形状为梳状结构，所述检测互连结构的层间金属层的俯视形状也为梳状结构，两者相对嵌入设置，通过检测待检测互连结构和检测互连结构之间的击穿电压和时间相关介质击穿寿命，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷，简单方便。

附图说明

图1和图2是本发明第一实施例的半导体检测结构的结构示意图；

图3和图4是本发明第二实施例的半导体检测结构的结构示意图。

具体实施方式

发明人经过研究发现，利用现有工艺形成金属互连结构的过程中，在每一步沉积、刻蚀等工艺之前，都会利用湿法清洗工艺对晶圆表面进行清洗，以除去晶圆表面的颗粒、有机物、金属等。但是由于湿法清洗液中往往存在着正离子和负离子，在清洗的过程中，外界的入射光会使金属互连结构发生光致电化学腐蚀，在暴露出的湿法清洗液中的金属互连结构中形成空洞，影响湿法清洗液中的电学性能。

为此，发明人经过研究，提出了一种半导体检测结构及检测方法，所述半导体检测结构至少包括待检测互连结构和辅助互连结构，所述待检测互连结构与P型掺杂区电学连接，所述辅助互连结构与N型掺杂区电学连接，且所述P型掺杂区与N型掺杂区电学连接，通过检测所述待检测互连结构的不同层之间的电阻值，将两者之间的测试电阻值与标准电阻值进行比较，就能判断待检测互连结构是否因为光致电化学腐蚀存在缺陷，简单方便。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

本发明第一实施例首先提供了一种半导体检测结构，请参考图1，为本发明第一实施例的半导体检测结构的结构示意图，包括：

半导体衬底100，位于所述半导体衬底100内的N型掺杂区101和P型掺杂区102，所述N型掺杂区101和P型掺杂区102相邻，所述N型掺杂区101和P型掺杂区102之间具有耗尽区；位于所述半导体衬底100表面的第一层间介质层110；位于所述第一层间介质层110内的第一导电插塞111和位于所述第一导电插塞111表面的第一层间金属层112，所述第一导电插塞111与N型掺杂区101电学连接；位于所述第一层间介质层110内的第二导电插塞112和位于所述第二导电插塞113表面的第二层间金属层114，所述第二导电插塞112与P型掺杂区102电学连接；位于所述第一层间介质层110表面的第二层间介质层120；位于所述第二层间介质层120内的第三导电插塞121和位于所述第三导电插塞121表面的第三层间金属层122，所述第三导电插塞121与第一层间金属层112电学连接；位于所述第二层间介质层120内的第四导电插塞123和位于所述第四导电插塞123表面的第四层间金属层124，所述第四导电插塞123与第二层间金属层114电学连接。

所述半导体衬底100为硅衬底、锗衬底、绝缘体上硅衬底、锗硅衬底等。所述半导体衬底100内的N型掺杂区101和P型掺杂区102相接触。在本实施例中，所述N型掺杂区101和P型掺杂区102相邻设置，所述N型掺杂区101和P型掺杂区102相接触的区域形成耗尽区。

其他实施例中，所述N型掺杂区位于P型掺杂区内，或者所述P型掺杂区位于N型掺杂区内，使得N型掺杂区和P型掺杂区相接触，所述N型掺杂区和P型掺杂区在接触的区域形成耗尽区。

在其他实施例中，还可以在所述N型掺杂区内形成N型重掺杂区或P型重掺杂区，所述N型掺杂区通过所述N型重掺杂区或P型重掺杂区与第一导电插塞电学连接。还可以在所述P型掺杂区内形成N型重掺杂区或P型重掺杂区，所述P型掺杂区通过所述N型重掺杂区或P型重掺杂区与第二导电插塞电学连接。由于现有技术中MOS晶体管的阱区内形成有N型或P型的源漏区，利用所述检测结构可以模拟实际的NMOS晶体管和PMOS晶体管毗邻时导致的对互连结构进行光致电化学腐蚀。

当形成了所述第一层间金属层112、第二层间金属层114或所述第三层间金属层122和第四层间金属层124后，往往需要利用现有工艺进行湿法清洗，由于在湿法清洗液中往往存在着正离子和负离子，在清洗的过程中，外界的入射光会透过透明的层间介质层照射到N型掺杂区和P型掺杂区之间的耗尽区上，使得所述耗尽区产生空穴电子对，P型掺杂区102产生的空穴使得第二层间金属层114或第四层间金属层124发生氧化反应，第二层间金属层114或第四层间金属层124内的金属被光致电化学腐蚀，在湿法清洗液中形成金属离子，第二层间金属层114或第四层间金属层124内形成空洞25；同时N型掺杂区101产生的电子使得第一层间金属层112或第三层间金属层122表面的湿法清洗液中的金属离子发生还原反应，反应生成的金属沉积在第一层间金属层112或第三层间金属层122表面。由于所述空洞在后续的工艺中不一定能被填满，可能会使得互连结构电阻增大或短路，并会影响互连线之间的击穿电压、时间相关介质击穿寿命，因此需要检测所述光致电化学腐蚀对互连结构的影响。

在本实施例中，所述层间金属层的层数为两层，在第一层层间金属层上形成第二层层间金属层及对应的导电插塞时，可能会在第一层层间金属层内因为光致电化学腐蚀形成空洞，造成缺陷。在其他实施例中，所述层间金属层的层数也可以大于两层，相邻层之间的层间金属层利用导电插塞电学连接，在形成第二层层间金属层或第二层以上的金属层时，可能会在下一层的层间金属层内因为光致电化学腐蚀形成空洞。

在本实施例中，所述第二导电插塞113、第二层间金属层114、第四导电插塞123和第四层间金属层124构成待检测互连结构，所述待检测互连结构与P型掺杂区102电学连接。所述第一导电插塞111、第一层间金属层112、第三导电插塞121和第三层间金属层122构成辅助互连结构，所述辅助互连结构与N型掺杂区101电学连接。当所述待检测互连结构和辅助互连结构通过清洗溶液发生导通时，且清洗过程中所述N型掺杂区101和P型掺杂区102之间的耗尽区会在外界光的照射下产生空穴电子对，使得P型掺杂区102内积累有大量空穴，所述N型掺杂区101积累有大量电子，所述待检测互连结构中的金属会发生氧化反应，被腐蚀成空洞，且所述暴露出的辅助互连结构表面会发生还原反应，将清洗溶液中的金属离子重新沉积到所述辅助互连结构表面。在本发明实施例，在形成第三导电插塞121和第四导电插塞123时，所述第三导电插塞121对应的通孔的尺寸较大，使得述通孔暴露出的第一层间金属层112的面积较大，有利于提高反应速率，更有利于在所述待检测互连结构中腐蚀形成空洞，从而更有利于检测出待检测互连结构是否因为光致电化学腐蚀形成空洞，检测结果更精确。所述第一层间金属层112、第二层间金属层114、第三层间金属层122和第四层间金属层124不与位于同一层的其他器件、互连线电学连接，避免测试电阻、击穿电压时因其他器件、互连线中存在的缺陷对测试结果造成干扰。

在本发明实施例中，所述待检测互连结构和辅助互连结构的材料为铜，所述待检测互连结构和辅助互连结构的形成工艺为大马士革工艺。在其他实施例中，所述导电插塞的材料为钨，所述层间金属层的材料为铝。

所述第一层间介质层110和第二层间介质层120的材料为氧化硅或透明、半透明的低K介质材料。在本发明实施例中，所述第一层间介质层110和第二层间介质层120的材料为透明的氧化硅，使得外界光可以照射到所述N型掺杂区和P型掺杂区之间的耗尽层。

在本发明实施例中，所述第二导电插塞113、第二层间金属层114相接触的位置和所述第二层间金属层114、第四导电插塞123相接触的位置相同。

在其他实施例中，请参考图2，所述第二导电插塞113、第二层间金属层114相接触的位置和所述第二层间金属层114、第四导电插塞123相接触的位置不同，所述第二层间金属层114、第四层间金属层124为条形结构，所述第二导电插塞113、第二层间金属层114相接触的位置位于第二层间金属层114的一端，所述第二层间金属层114、第四导电插塞123相接触的位置位于导电插塞的另一端，由于因为电化学腐蚀所造成的空洞的位置多形成于导电插塞下方的层间金属层内，所述相邻层可能存在空洞的位置较远，彼此不会影响检测结果。

本发明实施例还提供了一种利用所述第一实施例的半导体检测结构的检测方法，具体包括：将检测电压施加在所述待检测互连结构的不同层层间金属层之间，测试两者之间的电阻，将两者之间的测试电阻值与标准电阻值进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

所述标准电阻值是指利用标准互连结构对不同层层间金属层进行检测获得的电阻值，所述标准互连结构的形状、材料、形成工艺与待检测互连结构的形状、材料、形成工艺相同，但所述标准互连结构不与半导体衬底中的N型掺杂区或P型掺杂区电学连接。由于标准互连结构与待检测互连结构的形状、材料、形成工艺相同，且标准互连结构不与半导体衬底中的N型掺杂区或P型掺杂区电学连接，不会发生光致电化学腐蚀，通过将待检测互连结构的测试电阻值与标准电阻值进行比较，就能获知待检测互连结构中是否因为光致电化学腐蚀产生空洞或缺陷，使得待检测互连结构的电阻发生变化。

在其他实施例中，还可以在所述检测之前，先对所述待检测互连结构进行电迁移疲劳测试或应力迁移疲劳测试。其中，所述电迁移疲劳测试为对不同层的层间金属层施加大电流，在待检测互连结构中产生电流应力；所述应力迁移疲劳测试为对待检测互连结构进行升温、降温，因为不同材料的热膨胀系数的不同在待检测互连结构中产生热应力。在本发明实施例中，通过控制所述测试电流、升温幅度和疲劳测试时间，所述电迁移疲劳测试或应力迁移疲劳测试不会对标准互连结构的电阻造成影响。对所述待检测互连结构先进行电迁移疲劳测试或应力迁移疲劳测试，然后再检测待检测互连结构的电压，虽然所述电迁移疲劳测试或应力迁移疲劳测试产生的应力不会对标准互连结构的电阻造成影响，但可能会使得光致电化学腐蚀产生空洞或缺陷放大，更容易检测出待检测互连结构中是否因为光致电化学腐蚀产生空洞或缺陷，有利于提高检测精确度。

本发明第二实施例还提供了一种半导体检测结构，请参考图3和图4，图3为半导体检测结构的俯视视角的结构示意图，图4为图3中沿AB线方向的剖面结构示意图，具体包括：

半导体衬底300，位于所述半导体衬底300内的N型掺杂区301和P型掺杂区302，所述N型掺杂区301和P型掺杂区302相邻，所述N型掺杂区301和P型掺杂区302之间具有耗尽区；位于所述半导体衬底300表面的第一层间介质层310；位于所述第一层间介质层310内的第一导电插塞311和位于所述第一导电插塞311表面的第一层间金属层312，所述第一导电插塞311与N型掺杂区301电学连接；位于所述第一层间介质层310内的第二导电插塞313和位于所述第二导电插塞313表面的第二层间金属层314，所述第二导电插塞313与P型掺杂区302电学连接；位于第一层间介质层310内的第五层间金属层315；位于所述第一层间介质层310表面的第二层间介质层320；位于所述第二层间介质层320内的第三导电插塞321和位于所述第三导电插塞321表面的第三层间金属层322，所述第三导电插塞321与第一层间金属层312电学连接；位于所述第二层间介质层320内的第四导电插塞323和位于所述第四导电插塞323表面的第四层间金属层324，所述第四导电插塞323与第二层间金属层314电学连接；位于所述第二层间介质层320内的第五导电插塞325和位于所述第五导电插塞325表面的第六层间金属层326，所述第五导电插塞325与第五层间金属层315电学连接。

所述半导体衬底300为硅衬底、锗衬底、绝缘体上硅衬底、锗硅衬底等。所述半导体衬底300内的N型掺杂区301和P型掺杂区302相接触。在本实施例中，所述N型掺杂区301和P型掺杂区302相邻设置，所述N型掺杂区301和P型掺杂区302相接触的区域形成耗尽区。

其他实施例中，所述N型掺杂区位于P型掺杂区内，或者所述P型掺杂区位于N型掺杂区内，使得N型掺杂区和P型掺杂区相接触，所述N型掺杂区和P型掺杂区在接触的区域形成耗尽区。

在本实施例中，所述层间金属层的层数为两层，在第一层层间金属层上形成第二层层间金属层及对应的导电插塞时，可能会在第一层层间金属层内因为光致电化学腐蚀形成空洞，造成缺陷。在其他实施例中，所述层间金属层的层数也可以大于两层，相邻层之间的层间金属层利用导电插塞电学连接，在形成第二层层间金属层或第二层以上的金属层时，可能会在下一层的层间金属层内因为光致电化学腐蚀形成空洞。

在本实施例中，所述第二导电插塞313、第二层间金属层314、第四导电插塞323和第四层间金属层324构成待检测互连结构，所述待检测互连结构与P型掺杂区302电学连接。所述第一导电插塞311、第一层间金属层312、第三导电插塞321和第三层间金属层322构成辅助互连结构，所述辅助互连结构与N型掺杂区301电学连接；所述第五层间金属层315、第五导电插塞325和第六层间金属层326构成检测互连结构，所述检测互连结构与待检测互连结构、辅助互连结构电学隔离。

由于所述检测互连结构不与所述半导体衬底内的N型掺杂区或P型掺杂区电学连接，所述检测互连结构中不会因为光致电化学腐蚀形成空洞，后续检测出的击穿电压、时间相关介质击穿寿命与标准不一致时，只可能是因为待检测互连结构中存在空洞或缺陷。

所述待检测互连结构中第二层间金属层314、第四层间金属层324的俯视形状为梳状结构，且检测互连结构中的第五层间金属层315、第六层间金属层326的俯视形状也为梳状结构。所述第二层间金属层314和第五层间金属层315位于同一层，且相对嵌入设置。所述第四层间金属层324与第六层间金属层326位于同一层，且相对嵌入设置。

在本发明实施例中，所述待检测互连结构和辅助互连结构的材料为铜，所述待检测互连结构和辅助互连结构的形成工艺为大马士革工艺。在其他实施例中，所述导电插塞的材料为钨，所述层间金属层的材料为铝。

所述第一层间介质层310和第二层间介质层320的材料为氧化硅或透明、半透明的低K介质材料。在本发明实施例中，所述第一层间介质层310和第二层间介质层320的材料为透明的氧化硅，使得外界光可以照射到所述N型掺杂区和P型掺杂区之间的耗尽层。

在本发明实施例中，所述待检测互连结构中的导电插塞与层间金属层接触的位置位于梳状结构的梳柄位置。在其他实施例中，所述待检测互连结构中的导电插塞与层间金属层接触的位置位于梳状结构的梳齿位置。

本发明实施例还提供了一种利用所述第二实施例的半导体检测结构的检测方法，具体包括：将检测电压施加在所述待检测互连结构和检测互连结构之间，测试两者之间的击穿电压，将两者之间的测试击穿电压值与标准击穿电压值进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

其中，测试两者之间的击穿电压的具体方法包括：在所述待检测互连结构和检测互连结构之间施加测试电压，所述测试电压持续增大，并检测两者之间的导通电流，当导通电流突然变大时，即表明两者之间发生击穿，对应的电压即为击穿电压。

所述标准击穿电压值是指对标准互连结构与标准检测互连结构之间进行检测获得的击穿电压值，所述标准互连结构的形状、材料、形成工艺与待检测互连结构的形状、材料、形成工艺相同，所述标准检测互连结构的形状、材料、形成工艺与检测互连结构的形状、材料、形成工艺相同，且所述标准互连结构和标准检测互连结构之间的位置、间距与待检测互连结构和检测互连结构之间的位置、间距相同，但所述标准互连结构、标准检测互连结构不与半导体衬底中的N型掺杂区或P型掺杂区电学连接。

由于标准互连结构与待检测互连结构的形状、材料、形成工艺相同，标准检测互连结构与检测互连结构的形状、材料、形成工艺相同，且标准互连结构、标准检测互连结构不与半导体衬底中的N型掺杂区或P型掺杂区电学连接，不会发生光致电化学腐蚀，通过将待检测互连结构与检测互连结构的击穿电压值与标准的击穿电压值进行比较，就能获知待检测互连结构中是否因为光致电化学腐蚀产生空洞或缺陷，使得待检测互连结构与检测互连结构的击穿电压值发生改变。

本发明实施例还提供了一种利用所述第二实施例的半导体检测结构的检测方法，具体包括：将检测电压施加在所述待检测互连结构和检测互连结构之间，测试两者之间的时间相关介质击穿寿命，将两者之间的时间相关介质击穿寿命与标准时间相关介质击穿寿命进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

其中，测试两者之间的时间相关介质击穿寿命的具体方法包括：在所述待检测互连结构和检测互连结构之间施加较大的测试电压，并检测两者之间的导通电流，直到导通电流突然变大时，即表明两者之间发生击穿，从施加电压开始到发生击穿的总时间即为时间相关介质击穿寿命。

所述标准时间相关介质击穿寿命是指对标准互连结构与标准检测互连结构之间进行检测获得的时间相关介质击穿寿命，所述标准互连结构的形状、材料、形成工艺与待检测互连结构的形状、材料、形成工艺相同，所述标准检测互连结构的形状、材料、形成工艺与检测互连结构的形状、材料、形成工艺相同，且所述标准互连结构和标准检测互连结构之间的位置、间距与待检测互连结构和检测互连结构之间的位置、间距相同，但所述标准互连结构、标准检测互连结构不与半导体衬底中的N型掺杂区或P型掺杂区电学连接。

由于标准互连结构与待检测互连结构的形状、材料、形成工艺相同，标准检测互连结构与检测互连结构的形状、材料、形成工艺相同，且标准互连结构、标准检测互连结构不与半导体衬底中的N型掺杂区或P型掺杂区电学连接，不会发生光致电化学腐蚀，通过将待检测互连结构与检测互连结构的时间相关介质击穿寿命与标准的时间相关介质击穿寿命进行比较，就能获知待检测互连结构中是否因为光致电化学腐蚀产生空洞或缺陷，使得待检测互连结构与检测互连结构的时间相关介质击穿寿命发生改变。

综上，本发明实施例的半导体衬底内具有相接触的N型掺杂区和P型掺杂区，使得所述N型掺杂区和P型掺杂区之间具有耗尽区；所述N型掺杂区上形成有辅助互连结构，所述P型掺杂区上形成有待检测互连结构，由于待检测互连结构形成于P型掺杂区上，导电插塞下的层间金属层容易因为光致电化学腐蚀产生空洞，因此通过检测不同层的层间金属层的电阻，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

进一步的，本发明实施例还包括检测互连结构，所述待检测互连结构的层间金属层的俯视形状为梳状结构，所述检测互连结构的层间金属层的俯视形状也为梳状结构，两者相对嵌入设置，通过检测待检测互连结构和检测互连结构之间的击穿电压和时间相关介质击穿寿命，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种半导体检测结构，其特征在于，包括：

半导体衬底，位于所述半导体衬底内的N型掺杂区和P型掺杂区，所述N型掺杂区和P型掺杂区之间具有耗尽区；

位于所述半导体衬底表面的层间介质层，位于所述层间介质层内且电学隔离的待检测互连结构和辅助互连结构，所述待检测互连结构与所述P型掺杂区电学连接，所述辅助互连结构与所述N型掺杂区电学连接，所述待检测互连结构和辅助互连结构都至少包括两层层间金属层和位于相邻层间金属层之间的导电插塞，且所述待检测互连结构和辅助互连结构的层间金属层的层数相同。

2.如权利要求1所述的半导体检测结构，其特征在于，所述导电插塞的材料为钨，所述层间金属层的材料为铝。

3.如权利要求1所述的半导体检测结构，其特征在于，所述导电插塞和层间金属层的材料为铜。

4.如权利要求1所述的半导体检测结构，其特征在于，所述待检测互连结构中相邻层的导电插塞与位于所述相邻层导电插塞之间的层间金属层相接触的位置相同。

5.如权利要求1所述的半导体检测结构，其特征在于，所述待检测互连结构中相邻层的导电插塞与位于所述相邻层导电插塞之间的层间金属层相接触的位置不同。

6.如权利要求1所述的半导体检测结构，其特征在于，所述待检测互连结构的层间金属层的俯视形状为梳状结构。

7.如权利要求6所述的半导体检测结构，其特征在于，还包括检测互连结构，所述检测互连结构与待检测互连结构、辅助互连结构电学隔离，所述检测互连结构包括若干层层间金属层和位于相邻层间金属层之间的导电插塞，所述检测互连结构的层间金属层的俯视形状也为梳状结构，且与位于同一层的待检测互连结构的层间金属层相对嵌入设置。

8.如权利要求1所述的半导体检测结构，其特征在于，所述N型掺杂区与P型掺杂区相邻。

9.如权利要求1所述的半导体检测结构，其特征在于，所述N型掺杂区位于所述P型掺杂区内，或所述P型掺杂区位于所述N型掺杂区内。

10.如权利要求1所述的半导体检测结构，其特征在于，所述N型掺杂区内还具有N型重掺杂区或P型重掺杂区，所述N型掺杂区通过所述N型重掺杂区或P型重掺杂区与辅助互连结构电连接。

11.如权利要求1所述的半导体检测结构，其特征在于，所述P型掺杂区内还具有N型重掺杂区或P型重掺杂区，所述P型掺杂区通过所述N型重掺杂区或P型重掺杂区与待检测互连结构电连接。

12.如权利要求1所述的半导体检测结构，其特征在于，所述层间介质层的材料为透明、半透明的低K介质材料。

13.一种利用如权利要求1所述的半导体检测结构的检测方法，其特征在于，包括：将检测电压施加在所述待检测互连结构的不同层层间金属层之间，测试两者之间的电阻，将两者之间的测试电阻值与标准电阻值进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

14.如权利要求13所述的半导体检测结构的检测方法，其特征在于，在所述检测之前，先对所述待检测互连结构进行电迁移疲劳测试或应力迁移疲劳测试。

15.一种利用如权利要求7所述的半导体检测结构的检测方法，其特征在于，包括：将检测电压施加在所述待检测互连结构和检测互连结构之间，测试两者之间的击穿电压，将两者之间的测试击穿电压值与标准击穿电压值进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。

16.一种利用如权利要求7所述的半导体检测结构的检测方法，其特征在于，包括：将检测电压施加在所述待检测互连结构和检测互连结构之间，测试两者之间的时间相关介质击穿寿命，将两者之间的时间相关介质击穿寿命与标准时间相关介质击穿寿命进行比较，判断待检测互连结构是否因为光致电化学腐蚀存在缺陷。