CN105092898B - 半导体检测结构及形成方法、检测方法 - Google Patents

半导体检测结构及形成方法、检测方法 Download PDF

Info

Publication number
CN105092898B
CN105092898B CN201410185201.3A CN201410185201A CN105092898B CN 105092898 B CN105092898 B CN 105092898B CN 201410185201 A CN201410185201 A CN 201410185201A CN 105092898 B CN105092898 B CN 105092898B
Authority
CN
China
Prior art keywords
dielectric layer
substrate
under test
device under
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410185201.3A
Other languages
English (en)
Other versions
CN105092898A (zh
Inventor
李楠
赖李龙
朱灵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410185201.3A priority Critical patent/CN105092898B/zh
Priority to US14/567,362 priority patent/US9557348B2/en
Publication of CN105092898A publication Critical patent/CN105092898A/zh
Priority to US15/280,777 priority patent/US9823271B2/en
Application granted granted Critical
Publication of CN105092898B publication Critical patent/CN105092898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00—Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/46—SCM [Scanning Capacitance Microscopy] or apparatus therefor, e.g. SCM probes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/20—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring contours or curvatures, e.g. determining profile
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q30/00—Auxiliary means serving to assist or improve the scanning probe techniques or apparatus, e.g. display or data processing devices
    • G01Q30/20—Sample handling devices or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Health & Medical Sciences (AREA)
  • Radiology & Medical Imaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种半导体检测结构及形成方法、检测方法，其中，半导体检测结构的形成方法包括：提供表面具有待测器件结构的衬底，所述衬底和待测器件结构表面具有介质层，所述介质层表面具有导电结构、以及用于电隔离所述导电结构的绝缘层；采用第一平坦化工艺去除所述导电结构和绝缘层，直至暴露出所述介质层的第一表面为止；在所述第一平坦化工艺之后，采用粘结层使介质层的第一表面固定于基底表面；在所述介质层固定于基底表面之后，去除所述衬底，并暴露出介质层的第二表面和待测器件结构表面为止，所述介质层的第二表面与待测器件表面齐平，所述介质层的第二表面与第一表面相对。所形成的半导体检测结构用于扫描探针显微镜检测，能够使检测结果更精确。

Description

半导体检测结构及形成方法、检测方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体检测结构及形成方法、检测方法。
背景技术
扫描探针显微技术(Scanning Probe Microscopy，SPM)一种显微成像技术，可以通过不同的传感形式(Sensing Modalities)对特定的对象进行成像。
扫描探针显微技术依赖于控制探针和样本表面之间的相互作用，同时在样本表面附近扫描探针。扫描探针显微技术的基本操作原理在于：为了获取样本空间的“相互作用图形”，在样本表面上以纳米探针进行机械地扫描，而不同类型的扫描探针显微镜的局部探针与样本表面存在相互作用不同。
基于不同的扫描探针形式，扫描探针显微镜具有不同类型，例如扫描电容显微镜(SCM，Scanning Capacitance Microscope)、扫描隧穿显微镜(STM，Scanning TunnelingMicroscope)、磁力显微镜(MFM，Magnetic Force Microscope)和原子力显微镜(AFM，AtomForce Microscope)。扫面探针显微技术用于获取“相互作用图形”的方式包括：接触模式、非接触模式、间歇接触模式(或敲击模式)。
其中，扫描电容显微镜能够在空间分辨率为10纳米～15纳米的范围内，获取待测器件内的二维掺杂浓度图形，而且所获得的掺杂浓度范围为1e15atoms/cm3～1e20atoms/cm3。而且，扫描电容显微镜为接触模式的扫描探针显微镜，在成像过程中，需要将探针与待测器件表面接触，并且在待测器件表面拖动探针进行扫描。因此，扫描电容显微镜对于待测器件表面形貌的平整度具有较高的要求。
然而，现有技术所形成的待测半导体结构的表面粗糙度较大，不适用于接触模式的扫描探针显微镜检测。
发明内容
本发明解决的问题是提供一种半导体检测结构及形成方法、检测方法，所形成的半导体检测结构适用于扫描探针显微镜检测，且能够使检测结果更精确。
为解决上述问题，本发明提供一种半导体检测结构的形成方法，包括：提供衬底，所述衬底表面具有待测器件结构，所述衬底和待测器件结构表面具有介质层，所述介质层表面具有导电结构、以及用于电隔离所述导电结构的绝缘层；采用第一平坦化工艺去除所述导电结构和绝缘层，直至暴露出所述介质层的第一表面为止；在所述第一平坦化工艺之后，采用粘结层使介质层的第一表面固定于基底表面；在所述介质层固定于基底表面之后，去除所述衬底，并暴露出介质层的第二表面和待测器件结构表面为止，所述介质层的第二表面与待测器件表面齐平，所述介质层的第二表面与第一表面相对。
可选的，所述衬底内还具有隔离结构。
可选的，还包括：在所述第一平坦化工艺之后，所述介质层的第一表面固定于基底表面之前，采用第二平坦化工艺对所述衬底、隔离结构和介质层进行平坦化，以形成第三表面，所述第三表面垂直于衬底表面，且所述第三表面到所述待测器件结构具有预设距离，所述第二平坦化工艺以平行于衬底表面的方向、自衬底边缘向待测器件结构进行平坦化；在所述第二平坦化工艺之后，在所述介质层内形成标记开口，所述标记开口暴露出衬底表面；在去除所述衬底之后，在所述介质层的第二表面、隔离结构表面和待测器件表面形成保护层，所述保护层覆盖于所述标记开口的顶部，使所述标记开口内部形成空腔；去除所述保护层和隔离结构，直至暴露出所述标记开口和介质层的第二表面、以及待测器件表面为止。
可选的，所述预设距离为1微米～5微米。
可选的，形成所述标记开口的工艺为第一聚焦离子束轰击刻蚀工艺，轰击离子源为镓离子源、惰性离子源中的一种或多种，电压为1kV～30kV。
可选的，所述保护层的材料与隔离结构的材料相同。
可选的，所述保护层和隔离结构的材料为氧化硅。
可选的，去除所述保护层和隔离结构的工艺为第二聚焦离子束轰击刻蚀工艺，轰击离子源为镓离子源、惰性离子源中的一种或多种，电压为1kV～30kV。
可选的，所述第二聚焦粒子束轰击刻蚀工艺的电压为2kV。
可选的，在去除所述保护层和隔离结构之后，对暴露出的介质层第二表面和待测器件结构表面进行抛光，以去除介质层第二表面和待测器件结构表面的缺陷，所述抛光工工艺的抛光液为水，研磨垫的转速为20rpm～80rpm。
可选的，所述待测器件结构为栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。
可选的，所述导电结构包括：若干层重叠设置的导电层、以及位于各层导电层之间并电连接相邻两层导电层的导电插塞。
可选的，所述粘结层的材料为有机材料。
可选的，所述有机材料为环氧树脂或蜡。
可选的，去除衬底的工艺包括：对所述衬底与介质层相对的表面进行第三平坦化工艺，使所述衬底的厚度减薄至预设厚度；在第三平坦化工艺之后，刻蚀所述衬底直至暴露出介质层和待测器件结构表面为止。
可选的，所述第三平坦化工艺为化学机械抛光工艺；所述刻蚀工艺为湿法刻蚀法工艺，刻蚀液为碱性溶液。
可选的，所述刻蚀液为胆碱，刻蚀温度为100摄氏度～200摄氏度，时间为30分钟～60分钟。
相应的，本发明还提供一种半导体检测结构，包括：基板；位于基板表面的粘结层；位于粘结层表面的介质层，所述介质层的第一表面通过所述粘结层固定于基板表面；位于所述介质层内的待测器件结构，所述介质层的第二表面暴露出所述待测器件结构的表面，所述待测器件结构表面与介质层的第二表面齐平，所述介质层的第二表面与第一表面相对。
相应的，本发明还提供一种检测方法，包括：提供半导体检测结构，所述半导体检测结构包括：基板；位于基板表面的粘结层；位于粘结层表面的介质层，所述介质层的第一表面通过所述粘结层固定于基板表面；位于所述介质层内的待测器件结构，所述介质层的第二表面暴露出所述待测器件结构的表面，所述待测器件结构表面与介质层的第二表面齐平，所述介质层的第二表面与第一表面相对；提供检测设备，所述检测设备包括探针；使所述探针在所述介质层的第二表面和待测器件表面移动，通过所述探针获取所述待测器件结构内的检测信息。
可选的，所述检测设备为扫描探针显微镜；所述检测信息为待测器件结构内部的掺杂离子分布图像。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的方法中，在对导电结构和绝缘层进行第一平坦化工艺之后，将介质层的第一表面通过粘结层固定于基板表面，并且去除衬底，以暴露出介质层的第二表面和待测器件表面。所述介质层的第二表面和介质层暴露出的待测器件表面用于作为检测表面。由于所述介质层的第二表面和待测器件表面通过去除衬底暴露出，因此所述介质层的第二表面与待测器件表面齐平，即所述介质层的第二表面与待测器件表面平坦，能够避免因采用抛光工艺而造成检测表面粗糙的问题，使所述介质层的第二表面与待测器件表面适用于扫描电容显微镜检测，而且不会造成探针损伤。此外，由于所述介质层的第二表面和待测器件表面通过去除衬底而被暴露，避免因抛光工艺难以确定停止位置而使待测器件造成损伤的问题，所述待测器件的形貌和结构完整，能够使测试结果更准确。
进一步，所述衬底内还具有隔离结构，因此在去除衬底之后，还需要去除所述隔离结构，而去除所述隔离结构的工艺为聚焦离子束轰击刻蚀工艺。具体的，在第一平坦化工艺之后，需要进行第二平坦化工艺，使所形成的垂直于衬底表面的第三表面到待测器件结构之间具有预设距离，以形成待测样品，所述待测样品能够固定于聚焦离子束轰击设备中。将所述待测样品固定于基底之后，去除所述衬底，并在介质层的第二表面、隔离结构表面和待测器件表面形成保护层；通过同一聚焦粒子束轰击刻蚀工艺去除所述保护层和隔离层，能够形成平整的介质层第二表面和待测器件表面。其中，为了精确定义所述聚焦粒子束轰击刻蚀工艺的停止位置，还需要在第二平坦化工艺之后，在所述介质层内形成暴露出衬底表面的标记开口，当刻蚀保护层和隔离层至暴露出标记开口顶部时，即停止所述刻蚀工艺，因此所暴露出的介质层第二表面和待测器件结构表面平坦，且待测器件结构形貌结构完整。
进一步，去除所述保护层和隔离结构的工艺为第二聚焦离子束轰击刻蚀工艺，电压为1kV～30kV。尤其是当所述电压为2kV时，由于所述刻蚀工艺的电压较小，因此所述第二聚焦离子束轰击刻蚀工艺对介质层第二表面和待测器件结构表面的损伤小，有利于后续在所述介质层第二表面和待测器件结构表面进行检测。
进一步，在去除所述保护层和隔离结构之后，对暴露出的介质层第二表面和待测器件结构表面进行抛光，所述抛光工艺的抛光液为水，研磨垫的转速为20rpm～80rpm。所述抛光工艺用于介质层第二表面和待测器件结构表面的缺陷。其中，所述抛光液为水，而研磨垫的转速较低，因此所述抛光工艺的速率较低，在去除缺陷的同时，不会损伤或减薄介质层或待测器件结构。
进一步，去除衬底的工艺包括第三平坦化工艺，在第三平坦化工艺之后，刻蚀所述衬底直至暴露出介质层和待测器件结构表面。其中，第三平坦化工艺用于使衬底表面接近介质层和待测器件结构，而通过所述刻蚀工艺去除衬底，尤其是湿法刻蚀工艺，能够减小对介质层第二表面和待测器件表面的损伤，保证暴露出的介质层第二表面和待测器件表面平坦。
本发明的结构中，所述介质层的第二表面和暴露出的待测器件表面用于作为检测表面。由于所述介质层的第二表面与待测器件表面齐平，即所述介质层的第二表面与待测器件表面平坦，所述介质层的第二表面与待测器件表面适用于扫描电容显微镜检测，且不会造成探针损伤。此外，所述待测器件的形貌和结构完整，能够使测试结果更准确。
本发明的检测方法中，探针在所述介质层的第二表面和待测器件表面移动，以进行检测，因此，所述介质层的第二表面和暴露出的待测器件表面即检测表面。由于所述介质层的第二表面与待测器件表面齐平，因此所述介质层的第二表面与待测器件表面适用于扫描电容显微镜检测，而不会造成探针损伤。而且，所述待测器件的形貌和结构完整，能够使测试结果更准确。
附图说明
图1至图2是一种形成待测半导体结构的过程实施例的剖面结构示意图；
图3至图10是本发明实施例的半导体检测结构的形成过程的结构示意图；
图11是本发明实施例的检测方法的结构示意图；
图12是第二聚焦离子束刻蚀工艺对介质层第二表面和待测器件表面形成的缺陷SEM图。
具体实施方式
如背景技术所述，现有技术所形成的待测半导体结构的表面粗糙度较大，不适用于接触模式的扫描探针显微镜检测。
图1至图2是本发明一实施例形成待测半导体结构的过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底表面具有待测栅极结构101，所述衬底100和待测栅极结构101表面具有介质层102，所述介质层102表面具有导电结构103、以及用于电隔离所述导电结构103的绝缘层104，所述导电结构103通过介质层102内的导电插塞105与衬底100或待测栅极结构101电连接。
其中，所述导电结构103包括：若干层重叠设置的导电层103a、以及位于各层导电层103a之间并电连接相邻两层导电层103a的导电插塞103b。所述待测栅极结构101：位于衬底100表面的栅介质层110、位于栅介质层110表面的栅极层111、以及位于栅极层111和栅介质层110侧壁表面的侧墙112。所述栅极层111内具有掺杂离子，后续需要对所述栅极层111内的掺杂离子浓度进行检测成像。
请参考图2，对所述导电结构103和绝缘层104进行抛光，直至暴露出所述介质层102表面和栅极层111的顶部表面为止，形成检测表面A。
在对所述待测栅极结构101进行检测时，请继续参考图2，将测试探针P与检测表面A相接触，并且使所述探针P以平行于衬底100表面的方向移动，以此扫描栅极层111内的掺杂离子浓度。
然而，现有的抛光工艺难以形成表面平坦的检测表面A。尤其是，所述介质层102内具有导电插塞105，所述抛光工艺对介质层102和导电插塞105的抛光速率不同，容易在抛光之后，使所述导电插塞105的顶部表面突出于介质层102表面。当探针P在介质层102表面移动时，所述探针P容易碰触到突出的导电插塞105，继而会导致所述探针P被损坏。因此，上述方法形成的待测半导体结构的检测表面A不适用于扫描电容显微镜检测。
而且，所述导电结构103和绝缘层104具有厚度H1(请参考图1)，而所述待测栅极结构101的厚度H2(请参考图1)远小于厚度H1，在对所述导电结构103和绝缘层104进行抛光时，所述抛光工艺的停止位置难以精确控制，容易造成所述待测栅极结构101也被抛光工艺去除，从而使得后续的进行检测的目标(Target)遗失。
为了解决上述问题，本发明提出一种半导体检测结构及形成方法、检测方法。其中，在半导体检测结构的形成方法中，在对导电结构和绝缘层进行第一平坦化工艺之后，将介质层的第一表面通过粘结层固定于基板表面，并且去除衬底，以暴露出介质层的第二表面和待测器件表面。所述介质层的第二表面和介质层暴露出的待测器件表面用于作为检测表面。由于所述介质层的第二表面和待测器件表面通过去除衬底暴露出，因此所述介质层的第二表面与待测器件表面齐平，即所述介质层的第二表面与待测器件表面平坦，能够避免因采用抛光工艺而造成检测表面粗糙的问题，使所述介质层的第二表面与待测器件表面适用于扫描电容显微镜检测，而且不会造成探针损伤。此外，由于所述介质层的第二表面和待测器件表面通过去除衬底而被暴露，避免因抛光工艺难以确定停止位置而使待测器件造成损伤的问题，所述待测器件的形貌和结构完整，能够使测试结果更准确。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图10是本发明实施例的半导体检测结构的形成过程的结构示意图。
请参考图3，提供衬底200，所述衬底200表面具有待测器件结构201，所述衬底200和待测器件结构201表面具有介质层202，所述介质层202表面具有导电结构203、以及用于电隔离所述导电结构203的绝缘层204。
所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)或玻璃衬底。本实施例中，所述衬底200为硅衬底。
在所述衬底200内具有有源区(AA，Active Area)，在衬底200的有源区表面形成半导体器件，所述半导体器件与导电结构203用于构成能够实现特定功能的集成电路。
在本实施例中，所述衬底200内还具有隔离结构205，所述隔离结构205作为浅沟槽隔离结构(STI，Shallow Trench Isolation)，用于在隔离衬底200相邻的有源区。本实施例中，所述隔离结构205的材料为氧化硅。在另一实施例中，所述隔离结构205的材料还能够为氮氧化硅或低K介质材料。在其他实施例中，所述衬底200内还能够不具有隔离结构205。
在所述半导体器件中，包括待测器件结构201，后续需要对所述待测器件结构201进行扫描探针显微镜检测。本实施例中，所述待测器件结构201为栅极结构，所述栅极结构包括：位于衬底表面的栅介质层210、位于栅介质层210表面的栅极层211、以及位于栅极层211和栅介质层210侧壁表面的侧墙212。
所述栅极层211的材料为多晶硅，所述栅极层211内具有P型或N型掺杂离子，后续的扫描探针显微镜检测用于测试所述栅极层211内的掺杂离子分布状态；所述栅介质层210的材料为氧化硅；所述侧墙212的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。所述栅极结构用于构成晶体管，在所述栅极结构两侧的衬底200内还具有源区和漏区，所述源区和漏区内掺杂有P型或N型离子。
所述导电结构203用于与半导体器件、或衬底200内的源区或漏区电连接，以构成集成电路。所述导电结构203包括：若干层重叠设置的导电层230、以及位于各层导电层230之间并电连接相邻两层导电层230的第一导电插塞231。所述导电层230的材料为铜、钨或铝；所述第一导电插塞231的材料包括铜、钨、铝、钛、钽、氮化钛、氮化钽中的一种或多种组合。
在相邻两层导电层230之间形成绝缘层204进行电隔离，在相邻两层导电层230之间的绝缘层204内形成所述第一导电插塞231以实现电连接。所述绝缘层204的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料。
本实施例中，为了使导电结构203与半导体器件或衬底200的源区和漏区电连接，在所述介质层202内形成第二导电插塞232，而所述第二导电插塞232能够与底层的导电层230电连接。所述第二导电插塞232的材料包括铜、钨、铝、钛、钽、氮化钛、氮化钽中的一种或多种组合。
请参考图4，采用第一平坦化工艺去除所述导电结构203(如图3所示)和绝缘层204(如图3所示)，直至暴露出所述介质层202的第一表面221为止。
所述第一平坦化工艺以垂直于衬底200表面的方向、自导电结构203或绝缘层204的顶部表面向衬底200表面方向进行，用于去除待测器件结构201上方的导电结构203和绝缘层204，避免所述导电结构203对后续的检测结果的准确性造成影响。所述第一平坦化工艺为化学机械抛光工艺或物理机械抛光工艺。
在本实施例中，由于所述介质层202内还具有与导电层230电连接的第二导电插塞232，所述第一平坦化工艺对于所述介质层202和所述第二导电插塞232的平坦化速率存在差异，因此暴露出的介质层202第一表面221不平坦。在本实施例中，所述第二导电插塞232的顶部突出于所述介质层202的第一表面。
由于所述第一平坦化工艺仅需去除导电结构203并暴露出介质层202的第一表面221，即所述第一平坦化工艺无需暴露出待测器件结构201表面，因此所述第一平坦化工艺不会对所述待测器件结构201造成损伤，保证了所述待测器件结构201的形貌完整。
请参考图5，在所述第一平坦化工艺之后，采用第二平坦化工艺对所述衬底200、隔离结构205和介质层202进行平坦化，以形成第三表面223，所述第三表面223垂直于衬底200表面，且所述第三表面223到所述待测器件结构201具有预设距离L，所述第二平坦化工艺以平行于衬底200表面的方向X、自衬底200边缘向待测器件结构201进行平坦化。
所述第二平坦化工艺用于提取能够用于后续检测的部分衬底200、介质层202、以及位于该部分衬底200表面的待测器件结构201。所提取的部分衬底200、介质层202和待测器件结构201的尺寸较小，有利于后续去除衬底之后，以第二聚焦离子束轰击刻蚀工艺去除隔离结构205，使得后续的第二聚焦离子束轰击刻蚀工艺易于操作进行，以避免对后续暴露出的介质层202第二表面和待测器件结构201表面造成过渡损伤。
所述第二平坦化工艺能够从衬底200边缘的不同位置朝向待测器件结构201进行平坦化，使得第二平坦化工艺所形成的第三表面223到待测器件结构201均在预设距离L的范围内。
所述第二平坦化工艺为化学机械抛光工艺或物理机械抛光工艺。所形成的第三表面223到所述待测器件结构201的预设距离L为1微米～5微米。在本实施例中，经过第二平坦化工艺之后，所述衬底200表面除了具有待测器件结构201之外，还具有另一栅极结构以及第二导电插塞232。
在其他实施例中，在经过第二平坦化工艺之后，所述衬底200表面能够仅具有所述待测器件结构201和介质层202。
请参考图6，在所述第二平坦化工艺之后，在所述介质层202内形成标记开口206，所述标记开口206暴露出衬底200表面。
所述标记开口206用于在后续去除隔离结构205的第二聚焦离子束轰击刻蚀工艺中，用于定义刻蚀的停止位置，以保证对后续暴露出的介质层202第二表面和待测器件结构201表面损伤较小。
形成所述标记开口206的工艺为第一聚焦离子束轰击(FIB，Focus Ion Beam)刻蚀工艺轰击离子源为镓离子源、惰性离子源中的一种或多种，电压为1kV～30kV。在所述第一聚焦离子束轰击刻蚀工艺中，首先使离子束发生装置定位于需要形成标记开口206的介质层202上方，然后发射离子束以轰击所述介质层202，直至暴露出衬底200表面为止，从而形成标记开口206。本实施例中，所述标记开口206暴露出衬底200内的源区或漏区。由于所述第一聚焦离子束轰击刻蚀工艺中，能够实施观测到标记开口206底部的状态，因此当观测到标记开口206底部暴露出衬底200表面时，即能够停止刻蚀工艺。
请参考图7，在形成所述标记开口206之后，采用粘结层207使介质层202的第一表面221固定于基底300表面。
所述基底300用于在后续去除衬底200和隔离结构205的过程中，固定所述衬底200、位于衬底表面的待测器件结构201和介质层202。
所述基底300能够为裸硅片、玻璃基底、树脂基底或陶瓷基底。所述粘结层207的材料为具有粘性的有机材料，所述具有粘性的有机材料包括环氧树脂、蜡。在本实施例中，所述粘结层207的材料为蜡。
所述粘结层207通过涂布工艺形成于介质层202的第一表面221，再将所述粘结层207粘接于基底300表面，以此将介质层202的第一表面221与基底300固定。
而且，由于所述粘结层207具有粘性，所述粘结层207能够覆盖于标记开口206顶部，且不会落入标记开口206内部，使标记开口206内部形成空腔，从而在后续去除衬底之后，能够再次将所述标记开口206打开。
请参考图8，在所述介质层202固定于基底300表面之后，去除所述衬底200(如图7所示)，并暴露出介质层202的第二表面222和待测器件结构201表面为止，所述介质层202的第二表面222与待测器件201表面齐平，所述介质层202的第二表面222与第一表面221相对。
去除衬底200的工艺包括：对所述衬底200与介质层202相对的表面进行第三平坦化工艺，使所述衬底200的厚度减薄至预设厚度；在第三平坦化工艺之后，刻蚀所述衬底200直至暴露出介质层202和待测器件结构201表面为止。
所述第三平坦化工艺用于使衬底200的厚度减薄，从而使衬底200表面到介质层202的第二表面222距离减小，使后续刻蚀去除衬底200的工艺更易进行。本实施例中，所述第三平坦化工艺为化学机械抛光工艺。
所述刻蚀工艺用于去除位于介质层202第二表面222的剩余衬底200，所述刻蚀工艺对于衬底200和介质层202或隔离结构205具有选择性，因此能够去除衬底200并暴露出介质层202和隔离结构205。由于所述隔离结构205形成于衬底200内，在刻蚀所述衬底200之后，所述隔离结构205会突出于介质层202的第二表面222和待测器件结构201表面，因此后续需要去除所述隔离结构205，使得介质层202第二表面222和待测器件结构201表面平坦。
本实施例中，所述刻蚀工艺为湿法刻蚀法工艺，所述湿法刻蚀工艺度介质层202和待测器件结构201的损伤较小。本实施例中，所述衬底200为硅衬底，所述湿法刻蚀工艺的刻蚀液为碱性溶液，本实施例中为胆碱溶液，刻蚀温度为100摄氏度～200摄氏度，时间为30分钟～60分钟。
由于形成于介质层202内的标记开口206暴露出衬底200表面，因此，在去除所述衬底200之后，能够暴露出所述标记开口206，所述标记开口206能够用于定义后续去除隔离结构205的刻蚀工艺的停止位置。
请参考图9，在去除所述衬底200之后，在所述介质层202的第二表面222、隔离结构205表面和待测器件201表面形成保护层208，所述保护层208覆盖于所述标记开口206的顶部，使所述标记开口206内部形成空腔。
需要说明的是，图9相对于图8翻转180°。
为了使后续去除隔离结构205的刻蚀工艺更易控制，需要在在所述介质层202的第二表面222、隔离结构205表面和待测器件201表面形成保护层208。所述保护层208的材料与隔离结构205的材料相同，使得后续的刻蚀工艺能够同时去除保护层208和隔离结构205，本实施例中，所述保护层208和隔离结构205的材料为氧化硅。所述保护层208的形成工艺为化学气相沉积工艺或物理气相沉积工艺，所述保护层208的厚度以能够覆盖所述隔离结构205为宜。
请参考图10，去除所述保护层208和隔离结构205，直至暴露出所述标记开口206和介质层202的第二表面222、以及待测器件201表面为止。
去除所述保护层208和隔离结构205的工艺为第二聚焦离子束轰击刻蚀工艺，轰击离子源为镓离子源、惰性离子源中的一种或多种，电压为1kV～30kV。由于所述刻蚀工艺的电压较小，因此所述第二聚焦离子束轰击刻蚀工艺对介质层202的第二表面222、以及待测器件201表面损伤较少。
本实施例中，请参考图12，图12是第二聚焦离子束刻蚀工艺对介质层202第二表面222和待测器件201表面形成的缺陷SEM图。其中，所述第二聚焦粒子束轰击刻蚀工艺的电压为2kV，所述第二聚焦粒子束轰击刻蚀工艺在介质层202第二表面和待测器件201表面形成的缺陷深度为3纳米～4纳米。
在所述第二聚焦离子束轰击刻蚀工艺中，离子束的轰击方向平行于介质层202的第二表面222，将离子束发生装置定位于保护层208的对应位置，能够逐渐减薄所述保护层208和隔离结构205，直至暴露出标记开口206为止，暴露出的介质层202第二表面222与待测器件201表面齐平、且平坦。
在本实施例中，在去除所述保护层208和隔离结构205之后，对暴露出的介质层202第二表面222和待测器件结构201表面进行抛光，以去除介质层202第二表面222和待测器件结构201表面的缺陷。所述抛光工艺的抛光液为水，研磨垫的转速为20rpm～80rpm。
由于所述抛光液为水，而且所述研磨垫的转速较慢，因此所述抛光工艺能够去除所述第二聚焦粒子束轰击刻蚀工艺在介质层202第二表面和待测器件201表面形成的缺陷，同时不会对介质层202或待测器件结构201表面造成二次损伤，能够使暴露出的介质层202第二表面222和待测器件结构201表面平坦光滑，有利于后续进行扫描探针显微镜检测。而且，所述待测器件结构201形貌完整精确，能够使检测结过更为准确。
本实施例中，在对导电结构和绝缘层进行第一平坦化工艺之后，将介质层的第一表面通过粘结层固定于基板表面，并且去除衬底，以暴露出介质层的第二表面和待测器件表面。所述介质层的第二表面和介质层暴露出的待测器件表面用于作为检测表面。由于所述介质层的第二表面和待测器件表面通过去除衬底暴露出，因此所述介质层的第二表面与待测器件表面齐平，即所述介质层的第二表面与待测器件表面平坦，能够避免因采用抛光工艺而造成检测表面粗糙的问题，使所述介质层的第二表面与待测器件表面适用于扫描电容显微镜检测，而且不会造成探针损伤。此外，由于所述介质层的第二表面和待测器件表面通过去除衬底而被暴露，避免因抛光工艺难以确定停止位置而使待测器件造成损伤的问题，所述待测器件的形貌和结构完整，能够使测试结果更准确。
相应的，本发明的实施例还提供一种半导体检测结构，请继续参考图10，包括：基板300；位于基板300表面的粘结层207；位于粘结层207表面的介质层202，所述介质层202的第一表面221通过所述粘结层207固定于基板300表面；位于所述介质层202内的待测器件结构201，所述介质层202的第二表面222暴露出所述待测器件结构201的表面，所述待测器件结构201表面与介质层的第二表面222齐平，所述介质层202的第二表面222与第一表面221相对。
本实施例中，所述介质层的第二表面和暴露出的待测器件表面用于作为检测表面。由于所述介质层的第二表面与待测器件表面齐平，即所述介质层的第二表面与待测器件表面平坦，所述介质层的第二表面与待测器件表面适用于扫描电容显微镜检测，且不会造成探针损伤。此外，所述待测器件的形貌和结构完整，能够使测试结果更准确。
相应的，本发明的实施例还提供一种采用上述半导体检测结构进行检测的方法，如图10至图11所示。
请继续参考图10，基板300；位于基板300表面的粘结层207；位于粘结层207表面的介质层202，所述介质层202的第一表面221通过所述粘结层207固定于基板300表面；位于所述介质层202内的待测器件结构201，所述介质层202的第二表面222暴露出所述待测器件结构201的表面，所述待测器件结构201表面与介质层的第二表面222齐平，所述介质层202的第二表面222与第一表面221相对。
请参考图11，提供检测设备，所述检测设备包括探针400；使所述探针400在所述介质层202的第二表面222和待测器件201表面移动，通过所述探针400获取所述待测器件结构201内的检测信息。
所述检测设备为扫描探针显微镜。本实施例中，所述扫描探针显微镜为扫描电容显微镜(SCM)，通过探针在待测器件201的表面移动，能够获取所述待测器件结构201内部的掺杂离子分布图像。
由于在半导体检测结构中，所述介质层202的第二表面222和待测器件201的表面平坦光滑，因此适于所述探针在介质层202第二表面222和待测器件201表面移动，而且所述探针不会受到损伤，且介质层202的第二表面222或待测器件201表面不会受到损伤，能够使检测结果更准确。
本实施例中，探针在所述介质层的第二表面和待测器件表面移动，以进行检测，因此，所述介质层的第二表面和暴露出的待测器件表面即检测表面。由于所述介质层的第二表面与待测器件表面齐平，因此所述介质层的第二表面与待测器件表面适用于扫描电容显微镜检测，而不会造成探针损伤。而且，所述待测器件的形貌和结构完整，能够使测试结果更准确。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体检测结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有待测器件结构，所述衬底和待测器件结构表面具有介质层，所述介质层表面具有导电结构、以及用于电隔离所述导电结构的绝缘层；
采用第一平坦化工艺去除所述导电结构和绝缘层，直至暴露出所述介质层的第一表面为止；
在所述第一平坦化工艺之后，采用粘结层使介质层的第一表面固定于基底表面；
在所述介质层固定于基底表面之后，去除所述衬底，并暴露出介质层的第二表面和待测器件结构表面为止，所述介质层的第二表面与待测器件表面齐平，所述介质层的第二表面与第一表面相对。
2.如权利要求1所述的半导体检测结构的形成方法，其特征在于，所述衬底内还具有隔离结构。
3.如权利要求2所述的半导体检测结构的形成方法，其特征在于，还包括：
在所述第一平坦化工艺之后，所述介质层的第一表面固定于基底表面之前，采用第二平坦化工艺对所述衬底、隔离结构和介质层进行平坦化，以形成第三表面，所述第三表面垂直于衬底表面，且所述第三表面到所述待测器件结构具有预设距离，所述第二平坦化工艺以平行于衬底表面的方向、自衬底边缘向待测器件结构进行平坦化；
在所述第二平坦化工艺之后，在所述介质层内形成标记开口，所述标记开口暴露出衬底表面；
在去除所述衬底之后，在所述介质层的第二表面、隔离结构表面和待测器件表面形成保护层，所述保护层覆盖于所述标记开口的顶部，使所述标记开口内部形成空腔；
去除所述保护层和隔离结构，直至暴露出所述标记开口和介质层的第二表面、以及待测器件表面为止。
4.如权利要求3所述的半导体检测结构的形成方法，其特征在于，所述预设距离为1微米～5微米。
5.如权利要求3所述的半导体检测结构的形成方法，其特征在于，形成所述标记开口的工艺为第一聚焦离子束轰击刻蚀工艺，轰击离子源为镓离子源、惰性离子源中的一种或多种，电压为1kV～30kV。
6.如权利要求3所述的半导体检测结构的形成方法，其特征在于，所述保护层的材料与隔离结构的材料相同。
7.如权利要求6所述的半导体检测结构的形成方法，其特征在于，所述保护层和隔离结构的材料为氧化硅。
8.如权利要求3所述的半导体检测结构的形成方法，其特征在于，去除所述保护层和隔离结构的工艺为第二聚焦离子束轰击刻蚀工艺，轰击离子源为镓离子源、惰性离子源中的一种或多种，电压为1kV～30kV。
9.如权利要求8所述的半导体检测结构的形成方法，其特征在于，所述第二聚焦粒子束轰击刻蚀工艺的电压为2kV。
10.如权利要求8所述的半导体检测结构的形成方法，其特征在于，在去除所述保护层和隔离结构之后，对暴露出的介质层第二表面和待测器件结构表面进行抛光，以去除介质层第二表面和待测器件结构表面的缺陷，所述抛光工工艺的抛光液为水，研磨垫的转速为20rpm～80rpm。
11.如权利要求1所述的半导体检测结构的形成方法，其特征在于，所述待测器件结构为栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。
12.如权利要求1所述的半导体检测结构的形成方法，其特征在于，所述导电结构包括：若干层重叠设置的导电层、以及位于各层导电层之间并电连接相邻两层导电层的导电插塞。
13.如权利要求1所述的半导体检测结构的形成方法，其特征在于，所述粘结层的材料为有机材料。
14.如权利要求13所述的半导体检测结构的形成方法，其特征在于，所述有机材料为环氧树脂或蜡。
15.如权利要求1所述的半导体检测结构的形成方法，其特征在于，去除衬底的工艺包括：对所述衬底与介质层相对的表面进行第三平坦化工艺，使所述衬底的厚度减薄至预设厚度；在第三平坦化工艺之后，刻蚀所述衬底直至暴露出介质层和待测器件结构表面为止。
16.如权利要求15所述的半导体检测结构的形成方法，其特征在于，所述第三平坦化工艺为化学机械抛光工艺；所述刻蚀工艺为湿法刻蚀法工艺，刻蚀液为碱性溶液。
17.如权利要求16所述的半导体检测结构的形成方法，其特征在于，所述刻蚀液为胆碱，刻蚀温度为100摄氏度～200摄氏度，时间为30分钟～60分钟。
18.一种半导体检测结构，其特征在于，包括：基板；
位于基板表面的粘结层；
位于粘结层表面的介质层，所述介质层的第一表面通过所述粘结层固定于基板表面；
位于所述介质层内的待测器件结构，所述介质层的第二表面暴露出所述待测器件结构的表面，所述待测器件结构表面与介质层的第二表面齐平，所述介质层的第二表面与第一表面相对。
19.一种检测方法，其特征在于，包括：
提供半导体检测结构，所述半导体检测结构包括：基板；位于基板表面的粘结层；位于粘结层表面的介质层，所述介质层的第一表面通过所述粘结层固定于基板表面；位于所述介质层内的待测器件结构，所述介质层的第二表面暴露出所述待测器件结构的表面，所述待测器件结构表面与介质层的第二表面齐平，所述介质层的第二表面与第一表面相对；
提供检测设备，所述检测设备包括探针；
使所述探针在所述介质层的第二表面和待测器件表面移动，通过所述探针获取所述待测器件结构内的检测信息。
20.如权利要求19所述的检测方法，其特征在于，所述检测设备为扫描探针显微镜；所述检测信息为待测器件结构内部的掺杂离子分布图像。
CN201410185201.3A 2014-05-04 2014-05-04 半导体检测结构及形成方法、检测方法 Active CN105092898B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410185201.3A CN105092898B (zh) 2014-05-04 2014-05-04 半导体检测结构及形成方法、检测方法
US14/567,362 US9557348B2 (en) 2014-05-04 2014-12-11 Semiconductor testing structures and fabrication method thereof
US15/280,777 US9823271B2 (en) 2014-05-04 2016-09-29 Semiconductor testing structures and semiconductor testing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410185201.3A CN105092898B (zh) 2014-05-04 2014-05-04 半导体检测结构及形成方法、检测方法

Publications (2)

Publication Number Publication Date
CN105092898A CN105092898A (zh) 2015-11-25
CN105092898B true CN105092898B (zh) 2018-03-09

Family

ID=54355095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410185201.3A Active CN105092898B (zh) 2014-05-04 2014-05-04 半导体检测结构及形成方法、检测方法

Country Status (2)

Country Link
US (2) US9557348B2 (zh)
CN (1) CN105092898B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10422540B2 (en) 2015-10-05 2019-09-24 Matthew Morris Evaporative cooling device and control system
CN108802434A (zh) * 2018-03-15 2018-11-13 中国科学院苏州纳米技术与纳米仿生研究所 探针、制备方法及其在扫描电容显微镜中的应用
JP2019196511A (ja) * 2018-05-08 2019-11-14 住友重機械工業株式会社 板処理装置及び板処理方法
CN109870336A (zh) * 2019-01-31 2019-06-11 长江存储科技有限责任公司 半导体测试系统及其测试方法
CN111474200B (zh) * 2020-04-16 2023-09-26 宸鸿科技(厦门)有限公司 制备电子元件显微结构样品的方法
TWI738568B (zh) * 2020-11-18 2021-09-01 汎銓科技股份有限公司 一種故障分析用的半導體試片的製備方法
US20220359456A1 (en) * 2021-05-10 2022-11-10 Ap Memory Technology Corporation Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers
CN113820578B (zh) * 2021-09-14 2024-02-20 长江存储科技有限责任公司 半导体器件的量测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437191A (zh) * 2011-12-06 2012-05-02 苏州硅能半导体科技股份有限公司 低栅漏电容的沟槽mos器件及其制造方法
CN102466577A (zh) * 2010-11-03 2012-05-23 中芯国际集成电路制造(上海)有限公司 物理检测样品制取方法
CN102713651A (zh) * 2010-12-07 2012-10-03 日本先锋公司 半导体检测装置
CN103545294A (zh) * 2012-07-12 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体检测结构及检测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023285B2 (ja) * 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102466577A (zh) * 2010-11-03 2012-05-23 中芯国际集成电路制造(上海)有限公司 物理检测样品制取方法
CN102713651A (zh) * 2010-12-07 2012-10-03 日本先锋公司 半导体检测装置
CN102437191A (zh) * 2011-12-06 2012-05-02 苏州硅能半导体科技股份有限公司 低栅漏电容的沟槽mos器件及其制造方法
CN103545294A (zh) * 2012-07-12 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体检测结构及检测方法

Also Published As

Publication number Publication date
US9823271B2 (en) 2017-11-21
CN105092898A (zh) 2015-11-25
US9557348B2 (en) 2017-01-31
US20170016934A1 (en) 2017-01-19
US20150316583A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
CN105092898B (zh) 半导体检测结构及形成方法、检测方法
JP5719494B2 (ja) 電子ビームを用いた表面下の画像化
CN101271835B (zh) 制造半导体器件的方法及半导体制造设备
CN105895575A (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
US8004290B1 (en) Method and apparatus for determining dielectric layer properties
CN105097432A (zh) 晶圆处理方法
CN103824802B (zh) 半导体结构的形成方法
CN103822812B (zh) 半导体器件测试样品的制作方法
US7745236B2 (en) Floating gate process methodology
TWI645531B (zh) 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔
US9768064B1 (en) Formation method of semiconductor device structure
CN108037431A (zh) 一种用于标定3d nand产品位线短接缺陷的方法
CN105990129A (zh) 半导体器件及其形成方法
US10090166B2 (en) Techniques for forming isolation structures in a substrate
Edmonds et al. Selective dry etch removal of Si and SiOxNy for advanced electron beam probing applications
Joshi et al. Controlled chemical mechanical polishing of polysilicon and silicon dioxide for single-electron device
CN105628460A (zh) 透射电镜样品的形成方法
US11984365B2 (en) Semiconductor structure inspection using a high atomic number material
Lau et al. The application of scanning capacitance microscopy in device failure analysis [doping profile determination]
Boit et al. Voltage contrast like imaging of N-wells
Ahmataku et al. Analysis of gate poly delayering in SOI Wafer
Maitra et al. Microstructural Investigation and Serial Section Tomography on ASIC Chips for Assurance Through Reverse Engineering Applications
JP2002208630A (ja) 半導体装置の製造方法
Sung et al. TEM sample preparation tricks for advanced DRAMs
Lin et al. SCM Application in Semiconductor Failure Analysis and Possible Solution for Well Inspection of Advanced Nanometer Process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant