CN105895575A - 一种图形化绝缘体上硅衬底材料及其制备方法 - Google Patents

一种图形化绝缘体上硅衬底材料及其制备方法 Download PDF

Info

Publication number
CN105895575A
CN105895575A CN201610300740.6A CN201610300740A CN105895575A CN 105895575 A CN105895575 A CN 105895575A CN 201610300740 A CN201610300740 A CN 201610300740A CN 105895575 A CN105895575 A CN 105895575A
Authority
CN
China
Prior art keywords
silicon
silicon substrate
preparation
substrate material
pattern dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610300740.6A
Other languages
English (en)
Other versions
CN105895575B (zh
Inventor
俞文杰
刘强
刘畅
文娇
王翼泽
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201610300740.6A priority Critical patent/CN105895575B/zh
Publication of CN105895575A publication Critical patent/CN105895575A/zh
Application granted granted Critical
Publication of CN105895575B publication Critical patent/CN105895575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述制备方法包括：1）提供一包括底层硅、埋氧层及顶层硅的SOI衬底，于所述顶层硅表面形成绝缘层；2）于对应于制备晶体管沟道的位置形成刻蚀窗口；3）刻蚀所述绝缘层，形成贯穿至所述顶层硅的凹槽；4）提供一硅衬底，键合所述硅衬底及所述绝缘层；5）去除所述底层硅；6）去除所述埋氧层。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽完全贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明的衬底制备过程中，在保证材料质量的同时，避免了Smart‑cut方法中的退火剥离步骤，从而避免了图形化区域的顶层硅因受到较大应力而出现破损的问题。

Description

一种图形化绝缘体上硅衬底材料及其制备方法
技术领域
本发明涉及一种半导体器件衬底及其制备方法，特别是涉及一种图形化绝缘体上硅衬底材料及其制备方法。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此，SOI逐渐成为了深亚微米的低压、低功耗集成电路的主流技术。
开始采用SOI材料做基板时，芯片制造商在生产过程中仍然能够继续使用传统的制造工艺和设备。事实证明，SOI完全能够满足主流MOSFET(金属氧化物半导体场效应晶体管)的性能需求。对CMOS(互补金属氧化物半导体)器件的性能改善、漏电流减小以及功耗减少等都会产生极大的促进作用，特别适合于低电压器件结构等。
除了CMOS器件，SOI还可用来制造技术领先的微电子机械系统(MEMS)，MEMS可用于传感器以及微光电技术电路等。此外，也可以利用SOI增强BiCMOS、功率器件和高压器件的性能，另外还能够改善在高温环境或者曝光在电离辐射环境下的集成电路的性能。
SOI晶圆制造的芯片由数百万含晶体管的绝缘区组成，每个绝缘区都与其它绝缘区和其下的体型衬底硅基板互相隔离。这一特点极大地简化了电路的设计：由于晶体管之间是互相隔离的，设计师无需为了实现反偏结点的电气绝缘而设计复杂的电路方案。同时绝缘层也会保护顶层和体硅衬底基板上寄生的活动硅层。SOI的这两个优点，使得设计师们能够研发出更加紧凑的超大规模集成电路(VLSI)芯片。
同时，集成电路制造商利用SOI还能够生产出在待机和操作模式下功耗更低的CMOS电路。由于此结构中绝缘层把活动硅膜层与体型衬底硅基板分隔开来，因此大面积的p-n结将被介电隔离(dielectric isolation)取代。源极和漏极(drain regions)向下延伸至氧化埋层(buriedoxide BOX)，有效减少了漏电流和结电容。其结果必然是大幅度提高了芯片的运行速度，拓宽了器件工作的温度范围。SOI器件还具有极小的结面积，因此具有良好的抗软失效、瞬时辐照和单粒子(α粒子)翻转能力。
相对于体硅材料器件来说，SOI的寄生电容、源漏耦合、抗辐照等相关性能都有显著的提高，然而由于一般的SOI器件的有源区顶层硅与绝缘层接触，对器件造成了以下影响：
第一，源漏与衬底之间存在一定的寄生电容，影响器件速度；
第二，源漏之间通过底层BOX耦合，在较小尺寸的器件中易产生短沟道效应；
第三，沟道下方绝缘层中的缺陷会对沟道载流子造成散射，影响载流子的迁移率；
第四，高能粒子入射后，将在BOX绝缘层中激发电子-空穴对，影响器件的抗辐照性能。
另外，现有的衬底材料制作过程往往需要引入如Smart-cut等分离技术，Smart-cut在分离的过程需要退火剥离，对于具有图形化空腔结构的SOI衬底材料，顶层硅容易受到较大应力而产生局部破损。
基于以上所述，提供一种工艺可靠、并能够有效提高SOI器件可靠性的衬底材料及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图形化绝缘体上硅衬底材料的制备方法，用于实现一种制备方法简单可靠的SON(Silicon-on-Nothing)衬底，并进一步提高传统SOI衬底制作器件的可靠性。
为实现上述目的及其他相关目的，本发明提供一种图形化绝缘体上硅衬底材料的制备方法，所述制备方法包括步骤：步骤1)，提供一包括底层硅、埋氧层及顶层硅的SOI衬底，于所述顶层硅表面形成绝缘层；步骤2)，于所述绝缘层表面形成掩膜层，并于对应于制备晶体管沟道的位置形成刻蚀窗口；步骤3)，基于刻蚀窗口刻蚀所述绝缘层，形成贯穿至所述顶层硅的凹槽；步骤4)，提供一硅衬底，键合所述硅衬底及所述绝缘层；步骤5)，去除所述SOI衬底的底层硅；步骤6)，去除所述SOI衬底的埋氧层，形成图形化绝缘体上硅衬底材料。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤1)中，所述SOI衬底的顶层硅厚度为不小于30nm。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤1)中，采用热氧化工艺于所述顶层硅表面形成二氧化硅层，作为绝缘层。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤1)中，所述绝缘层的厚度为不小于5nm。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤4)在键合前还包括对所述SOI衬底及硅衬底进行清洗的步骤。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤5)中，采用TMAH溶液对所述SOI衬底的底层硅进行湿法腐蚀以将其全部去除。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤6)中，采用HF溶液对所述SOI衬底的埋氧层进行湿法腐蚀以将其全部去除，露出所述顶层硅。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤6)中，还包括对所述顶层硅表面进行CMP抛光的步骤。
本发明还提供一种图形化绝缘体上硅衬底材料，包括：硅衬底；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述硅衬底的凹槽；顶层硅，结合于所述绝缘层表面。
作为本发明的图形化绝缘体上硅衬底材料的一种优选方案，所述绝缘层为二氧化硅层。
作为本发明的图形化绝缘体上硅衬底材料的一种优选方案，所述绝缘层的厚度为不小于5nm。
作为本发明的图形化绝缘体上硅衬底材料的一种优选方案，所述顶层硅的厚度范围为不小于30nm。
如上所述，本发明的图形化绝缘体上硅衬底材料及其制备方法，具有以下有益效果：本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽完全贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明的衬底制备过程中，在保证材料质量的同时，避免了Smart-cut方法中的退火剥离步骤，从而避免了图形化区域的顶层硅因受到较大应力而出现破损的问题。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
附图说明
图1～图7分别显示为本发明图形化绝缘体上硅衬底材料的制备方法各步骤所呈现的结构示意图。
图7显示为本发明的图形化绝缘体上硅衬底材料的结构示意图。
元件标号说明
101 底层硅
102 埋氧层
103 顶层硅
104 绝缘层
105 掩膜层
106 凹槽
107 硅衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本实施例提供一种图形化绝缘体上硅衬底107材料的制备方法，所述制备方法包括步骤：
如图1～图2所示，首先进行步骤1)，提供一包括底层硅101、埋氧层102及顶层硅103的SOI衬底，于所述顶层硅103表面形成绝缘层104；
作为示例，所述SOI衬底的顶层硅103厚度为不小于30nm，在本实施例中，所述顶层硅103的厚度选用为50nm。
作为示例，采用热氧化工艺于所述顶层硅103表面形成二氧化硅层，作为绝缘层104。在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为900～1200℃，具体选用为1000℃。
作为示例，所述绝缘层104的厚度为不小于5nm，所述绝缘层104的厚度可以依据热氧化工艺的温度及时间确定。在本实施例中，所述绝缘层104的厚度选用为20nm。
如图3所示，然后进行步骤2)，于所述绝缘层104表面形成掩膜层105，并于对应于制备晶体管沟道的位置形成刻蚀窗口；
作为示例，所述掩膜层105可以为光刻胶、氮化硅或其组合。
如图4所示，接着进行步骤3)，基于刻蚀窗口刻蚀所述绝缘层104，形成贯穿至所述顶层硅103的凹槽106；
作为示例，所述凹槽106贯穿至顶层硅103，具体地，可以选用RIE或ICP干法刻蚀法刻蚀所述绝缘层104，直至所述绝缘层104的厚度还剩几纳米时，使用HF湿法腐蚀进一步去除，以形成直至所述顶层硅103的凹槽106，并使凹槽106内的顶层硅103获得光滑表面。
如图5所示，然后进行步骤4)，提供一硅衬底107，键合所述硅衬底107及所述绝缘层104；
作为示例，本步骤在键合前还包括对所述SOI衬底及硅衬底107进行清洗的步骤。
作为示例，在键合前，还包括对所述硅衬底107以及所述绝缘层104表面进行等离子亲水处理的步骤，以获得更佳的键合效果。
如图6所示，接着进行步骤5)，去除所述SOI衬底的底层硅101；
作为示例，采用TMAH溶液对所述SOI衬底的底层硅101进行湿法腐蚀以将其全部去除。当然，也可以先采用研磨工艺去除部分的底层硅101后，再采用TMAH溶液对所述SOI衬底的底层硅101进行湿法腐蚀以将其全部去除，这样可以提高去除效率。另外，其它的剥离工艺如激光剥离等，也同样适用，并不限定于此处所列举的示例。
如图7所示，最后进行步骤6)，去除所述SOI衬底的埋氧层102，形成图形化绝缘体上硅衬底107材料。
作为示例，采用HF溶液对所述SOI衬底的埋氧层102进行湿法腐蚀以将其全部去除，露出所述顶层硅103。
作为示例，必要时，还包括对所述顶层硅103表面进行CMP抛光的步骤，形成具有光洁表面的图形化绝缘体上硅衬底107材料。
如图7所示，本实施例还提供一种图形化绝缘体上硅衬底107材料，包括：硅衬底107；绝缘层104，结合于所述底层硅101表面，且于对应于制备晶体管沟道的位置具有直至所述硅衬底107的凹槽106；顶层硅103，结合于所述绝缘层104表面。
作为示例，所述绝缘层104为二氧化硅层。
作为示例，所述绝缘层104的厚度为不小于5nm。
作为示例，所述顶层硅103的厚度范围为不小于30nm。
如上所述，本发明的图形化绝缘体上硅衬底107材料及其制备方法，具有以下有益效果：本发明通过在对应于制备晶体管沟道的绝缘层104中制作凹槽106，该凹槽106完全贯穿于顶层硅103及底层硅101之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明的衬底制备过程中，在保证材料质量的同时，避免了Smart-cut方法中的退火剥离步骤，从而避免了图形化区域的顶层硅103因受到较大应力而出现破损的问题。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种图形化绝缘体上硅衬底材料的制备方法，其特征在于，所述制备方法包括步骤：
步骤1)，提供一包括底层硅、埋氧层及顶层硅的SOI衬底，于所述顶层硅表面形成绝缘层；
步骤2)，于所述绝缘层表面形成掩膜层，并于对应于制备晶体管沟道的位置形成刻蚀窗口；
步骤3)，基于刻蚀窗口刻蚀所述绝缘层，形成贯穿至所述顶层硅的凹槽；
步骤4)，提供一硅衬底，键合所述硅衬底及所述绝缘层；
步骤5)，去除所述SOI衬底的底层硅；
步骤6)，去除所述SOI衬底的埋氧层，形成图形化绝缘体上硅衬底材料。
2.根据权利要求1所述的图形化绝缘体上硅衬底材料的制备方法，其特征在于：步骤1)中，所述SOI衬底的顶层硅厚度为不小于30nm。
3.根据权利要求1所述的图形化绝缘体上硅衬底材料的制备方法，其特征在于：步骤1)中，采用热氧化工艺于所述顶层硅表面形成二氧化硅层，作为绝缘层。
4.根据权利要求1所述的图形化绝缘体上硅衬底材料的制备方法，其特征在于：步骤1)中，所述绝缘层的厚度为不小于5nm。
5.根据权利要求1所述的图形化绝缘体上硅衬底材料的制备方法，其特征在于：步骤4)在键合前还包括对所述SOI衬底及硅衬底进行清洗的步骤。
6.根据权利要求1所述的图形化绝缘体上硅衬底材料的制备方法，其特征在于：步骤5)中，采用TMAH溶液对所述SOI衬底的底层硅进行湿法腐蚀以将其全部去除。
7.根据权利要求1所述的图形化绝缘体上硅衬底材料的制备方法，其特征在于：步骤6)中，采用HF溶液对所述SOI衬底的埋氧层进行湿法腐蚀以将其全部去除，露出所述顶层硅。
8.根据权利要求1所述的图形化绝缘体上硅衬底材料的制备方法，其特征在于：步骤6)中，还包括对所述顶层硅表面进行CMP抛光的步骤。
9.一种图形化绝缘体上硅衬底材料，其特征在于，包括：
硅衬底；
绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述硅衬底的凹槽；
顶层硅，结合于所述绝缘层表面。
10.根据权利要求9所述的图形化绝缘体上硅衬底材料，其特征在于：所述绝缘层为二氧化硅层。
11.根据权利要求9所述的图形化绝缘体上硅衬底材料，其特征在于：所述绝缘层的厚度为不小于5nm。
12.根据权利要求9所述的图形化绝缘体上硅衬底材料，其特征在于：所述顶层硅的厚度范围为不小于30nm。
CN201610300740.6A 2016-05-09 2016-05-09 一种图形化绝缘体上硅衬底材料及其制备方法 Active CN105895575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610300740.6A CN105895575B (zh) 2016-05-09 2016-05-09 一种图形化绝缘体上硅衬底材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610300740.6A CN105895575B (zh) 2016-05-09 2016-05-09 一种图形化绝缘体上硅衬底材料及其制备方法

Publications (2)

Publication Number Publication Date
CN105895575A true CN105895575A (zh) 2016-08-24
CN105895575B CN105895575B (zh) 2018-09-25

Family

ID=56702524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610300740.6A Active CN105895575B (zh) 2016-05-09 2016-05-09 一种图形化绝缘体上硅衬底材料及其制备方法

Country Status (1)

Country Link
CN (1) CN105895575B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108178122A (zh) * 2016-12-08 2018-06-19 中国科学院上海微系统与信息技术研究所 微热导检测器及其制备方法
CN108281453A (zh) * 2018-01-29 2018-07-13 杭州紫元科技有限公司 一种柔性电荷耦合器件及其制备方法
CN109360805A (zh) * 2018-09-28 2019-02-19 沈阳硅基科技有限公司 一种图形soi硅片的制备方法
CN111435642A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 三维堆叠的半导体纳米线结构及其制备方法
CN111435643A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 三维堆叠的环栅晶体管的制备方法
CN111710644A (zh) * 2020-05-20 2020-09-25 西南科技大学 一种基于硅通孔的三维集成电路布局方法
CN111952188A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有隔离层的场效应晶体管及其制备方法
CN111952182A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 减少侧边漏电的soi场效应晶体管及其制备方法
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법
CN114207847A (zh) * 2019-08-13 2022-03-18 苏州晶湛半导体有限公司 氮化物半导体衬底的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063322A1 (en) * 2000-11-02 2004-04-01 Eui-Hyeok Yang Wafer-level transfer of membranes with gas-phase etching and wet etching methods
CN101032014A (zh) * 2004-09-30 2007-09-05 特拉希特技术公司 用于微电子和微系统的新结构以及制造方法
US20080265323A1 (en) * 2007-04-27 2008-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
CN105428359A (zh) * 2014-09-15 2016-03-23 英飞凌科技奥地利有限公司 具有电流传感器的半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063322A1 (en) * 2000-11-02 2004-04-01 Eui-Hyeok Yang Wafer-level transfer of membranes with gas-phase etching and wet etching methods
CN101032014A (zh) * 2004-09-30 2007-09-05 特拉希特技术公司 用于微电子和微系统的新结构以及制造方法
US20080265323A1 (en) * 2007-04-27 2008-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
CN105428359A (zh) * 2014-09-15 2016-03-23 英飞凌科技奥地利有限公司 具有电流传感器的半导体器件

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108178122A (zh) * 2016-12-08 2018-06-19 中国科学院上海微系统与信息技术研究所 微热导检测器及其制备方法
CN108281453A (zh) * 2018-01-29 2018-07-13 杭州紫元科技有限公司 一种柔性电荷耦合器件及其制备方法
CN109360805A (zh) * 2018-09-28 2019-02-19 沈阳硅基科技有限公司 一种图形soi硅片的制备方法
CN111435642A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 三维堆叠的半导体纳米线结构及其制备方法
CN111435643A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 三维堆叠的环栅晶体管的制备方法
CN111435643B (zh) * 2019-01-11 2022-01-28 中国科学院上海微系统与信息技术研究所 三维堆叠的环栅晶体管的制备方法
CN114207847A (zh) * 2019-08-13 2022-03-18 苏州晶湛半导体有限公司 氮化物半导体衬底的制作方法
US11699586B2 (en) 2019-08-13 2023-07-11 Enkris Semiconductor, Inc. Method of manufacturing nitride semiconductor substrate
CN114207847B (zh) * 2019-08-13 2022-09-02 苏州晶湛半导体有限公司 氮化物半导体衬底的制作方法
KR102204732B1 (ko) * 2019-11-11 2021-01-19 (주)더숨 Soi 기판 제조 방법
CN111710644A (zh) * 2020-05-20 2020-09-25 西南科技大学 一种基于硅通孔的三维集成电路布局方法
CN111710644B (zh) * 2020-05-20 2022-01-04 西南科技大学 一种基于硅通孔的三维集成电路布局方法
CN111952188A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有隔离层的场效应晶体管及其制备方法
CN111952182B (zh) * 2020-08-21 2021-06-18 中国科学院上海微系统与信息技术研究所 减少侧边漏电的soi场效应晶体管及其制备方法
CN111952182A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 减少侧边漏电的soi场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN105895575B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN105895575A (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
CN105633001A (zh) 一种绝缘体岛上硅衬底材料及其制备方法
CN105633002A (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
TWI463599B (zh) 減少高頻諧波之絕緣層上半導體射頻開關
CN105428358A (zh) 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法
CN109244033A (zh) 具有气隙结构的射频开关
CN105390495A (zh) 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN103489820B (zh) 一种器件隔离的方法
US10896958B2 (en) Silicon-on-insulator backside contacts
CN105633084A (zh) 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN102856246B (zh) 制造半导体器件的方法和半导体器件
CN104752215A (zh) 晶体管的形成方法
TWI593026B (zh) 多層半導體裝置結構及其製造方法
CN106558622B (zh) 一种用于esd防护的sti二极管
CN105552019A (zh) 一种绝缘体岛上硅衬底材料及其制备方法
KR20180045889A (ko) 복수의 반도체 디바이스 층을 갖는 반도체 구조물에 대한 시스템 및 방법
US10096689B2 (en) Low end parasitic capacitance FinFET
CN102184885A (zh) 沟槽隔离结构及其制作方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
JP4165079B2 (ja) 半導体装置
CN104425277A (zh) 晶体管的形成方法
CN110911283A (zh) 绝缘体上硅的晶体管制作方法
CN104681422B (zh) 半导体器件的形成方法
WO2014047990A1 (zh) 一种半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant