CN103489820B - 一种器件隔离的方法 - Google Patents

一种器件隔离的方法 Download PDF

Info

Publication number
CN103489820B
CN103489820B CN201310456375.4A CN201310456375A CN103489820B CN 103489820 B CN103489820 B CN 103489820B CN 201310456375 A CN201310456375 A CN 201310456375A CN 103489820 B CN103489820 B CN 103489820B
Authority
CN
China
Prior art keywords
wafer
groove
reduction processing
wafer rear
frontside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310456375.4A
Other languages
English (en)
Other versions
CN103489820A (zh
Inventor
洪齐元
黄海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201310456375.4A priority Critical patent/CN103489820B/zh
Publication of CN103489820A publication Critical patent/CN103489820A/zh
Application granted granted Critical
Publication of CN103489820B publication Critical patent/CN103489820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种器件隔离的方法，包括以下步骤，步骤一，在晶圆正面的两个参杂区域之间进行浅沟槽隔离，在晶圆正面进行金属互连；步骤二，对已完成金属互连的晶圆背面进行减薄处理；步骤三，在进行减薄处理后的晶圆背面刻蚀出沟槽；步骤四，在晶圆背面刻蚀出的沟槽中填充隔离物质。在硅衬底背面蚀刻沟槽，可以减少在晶圆正面刻蚀深沟槽造成的等离子体损伤，同时又能保证器件的隔离的效果。

Description

一种器件隔离的方法
技术领域
本发明涉及一种器件隔离的方法。
背景技术
互补型金属氧化物半导体(CMOS)由P型金属氧化物半导体(PMOS)和N型金属氧化物半导体(NMOS)构成，因为需要将PMOS和NMOS同时形成在同一硅衬底上，故需要对其进行隔离。现有的隔离技术有LOCOS，STI，但是由于器件隔离的要求越来越高，正逐渐形成了深沟槽填充的新技术(DTI,deeptrenchisolation),因为需要蚀刻深沟槽，工艺难度较高，且会因更多的等离子体损伤，造成器件性能降低。
发明内容
本发明所要解决的技术问题是提供一种简单的、减少等离子体损伤、提高器件性能的器件隔离方法。
本发明解决上述技术问题的技术方案如下：一种器件隔离的方法，包括以下步骤，
步骤一，在晶圆正面的两个掺杂区域之间进行浅沟槽隔离，在晶圆正面进行金属互连；
步骤二，对已完成金属互连的晶圆背面进行减薄处理；
步骤三，在进行减薄处理后的晶圆背面刻蚀出沟槽；
步骤四，在晶圆背面刻蚀出的沟槽中填充隔离物质。
本发明的有益效果是：在硅衬底背面蚀刻沟槽，可以减少在晶圆正面刻蚀深沟槽造成的等离子体损伤，同时又能保证器件的隔离的效果。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，对已完成金属互连的晶圆背面进行减薄的厚度为200～300微米。
进一步，所述步骤三中，在进行减薄处理后的晶圆背面刻蚀沟槽的位置与晶圆正面的浅沟槽的位置相对应，且所述晶圆背面刻蚀的沟槽与晶圆正面的浅沟槽相连。
进一步，所述步骤四中，在晶圆背面刻蚀的沟槽中填充的隔离物质为二氧化硅。
进一步，对已完成金属连线的硅晶圆背面进行减薄处理所采用的方法为湿法刻蚀和研磨其中的一种或两种方法的组合。
进一步，在进行减薄处理后的晶圆背面刻蚀出沟槽的方法采用的是干法刻蚀。
附图说明
图1为本发明一种器件隔离的方法的流程图；
图2为本发明一种器件隔离的方法的器件隔离过程的示意图。
附图中，各标号所代表的部件列表如下：
1、已完成金属连线的晶圆，2、背面减薄的晶圆，3、完成隔离的晶圆。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，一种器件隔离的方法，首先在晶圆正面进行浅沟槽隔离，在晶圆正面进行金属互连，所述浅沟沟槽隔离是在0.25um以下，主要采用刻蚀一定深度的沟槽、填充沟槽、化学机械抛光平坦化技术进行器件的隔离，所述金属互连是指在集成电路片上淀积金属薄膜，并通过光刻技术形成布线，把互相隔离的元件按一定要求互连成所需电路，在晶圆正面刻蚀的浅沟槽位于晶圆正面的两个掺杂区之间；然后，减薄晶圆背面，采用湿法蚀刻和研磨等方法中的一种或几种方法的组合对已完成金属连线的晶圆背面进行减薄处理，减薄的厚度为200～300微米；接着，在晶圆背面刻蚀沟槽，在进行减薄处理后的晶圆背面采用干法刻蚀出沟槽，在晶圆背面刻蚀沟槽的位置与晶圆正面的浅沟槽的位置相对应，且所述晶圆背面刻蚀的沟槽与晶圆正面的浅沟槽相连；最后，在晶圆背面沟槽中填充隔离物质，所述隔离物质为二氧化硅。
图2为本发明一种器件隔离的方法的器件隔离过程的示意图，在晶圆正面刻蚀浅沟槽，在晶圆正面安装金属连线，得到已完成金属连线的晶圆1，减薄已完成金属连线的晶圆1的背面，得到背面减薄的晶圆2，在背面减薄的晶圆2的背面刻蚀沟槽，并在沟槽中填充隔离物质，得到完成隔离的晶圆3。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种器件隔离的方法，其特征在于：包括以下步骤，
步骤一，在晶圆正面的两个掺杂区域之间进行浅沟槽隔离，在晶圆正面进行金属互连；
步骤二，对已完成金属互连的晶圆背面进行减薄处理；
步骤三，在进行减薄处理后的晶圆背面刻蚀出沟槽；
步骤四，在晶圆背面刻蚀出的沟槽中填充隔离物质；
所述步骤二中，对已完成金属互连的晶圆背面进行减薄的厚度为200～300微米；
所述步骤三中，在进行减薄处理后的晶圆背面刻蚀沟槽的位置与晶圆正面的浅沟槽的位置相对应，且所述晶圆背面刻蚀的沟槽与晶圆正面的浅沟槽相连；
所述步骤四中，在晶圆背面刻蚀的沟槽中填充的隔离物质为二氧化硅；
对已完成金属连线的硅晶圆背面进行减薄处理所采用的方法为湿法刻蚀和研磨其中的一种或两种方法的组合；
在进行减薄处理后的晶圆背面刻蚀出沟槽的方法采用的是干法刻蚀。
CN201310456375.4A 2013-09-29 2013-09-29 一种器件隔离的方法 Active CN103489820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310456375.4A CN103489820B (zh) 2013-09-29 2013-09-29 一种器件隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310456375.4A CN103489820B (zh) 2013-09-29 2013-09-29 一种器件隔离的方法

Publications (2)

Publication Number Publication Date
CN103489820A CN103489820A (zh) 2014-01-01
CN103489820B true CN103489820B (zh) 2016-06-22

Family

ID=49829953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310456375.4A Active CN103489820B (zh) 2013-09-29 2013-09-29 一种器件隔离的方法

Country Status (1)

Country Link
CN (1) CN103489820B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811357A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 超薄形圆片级封装制造方法
CN103824805A (zh) * 2014-03-11 2014-05-28 武汉新芯集成电路制造有限公司 背面隔离器件及其制备方法
CN103943642A (zh) * 2014-04-09 2014-07-23 武汉新芯集成电路制造有限公司 一种器件隔离工艺及cis器件结构
CN104347661A (zh) * 2014-09-23 2015-02-11 武汉新芯集成电路制造有限公司 形成cmos图像传感器像素间隔离沟槽的方法
CN104355284B (zh) * 2014-10-13 2016-06-29 华东光电集成器件研究所 一种mems器件双面对通介质隔离结构及制备方法
CN108281439A (zh) * 2018-01-23 2018-07-13 德淮半导体有限公司 图像传感器及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024740A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7824948B2 (en) * 2009-01-21 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for reducing cross-talk in image sensor devices
JP5549532B2 (ja) * 2010-10-21 2014-07-16 富士電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024740A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区的制作方法

Also Published As

Publication number Publication date
CN103489820A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN103489820B (zh) 一种器件隔离的方法
JP6360194B2 (ja) ＳｉＧｅＣ層をエッチストップとする接合型半導体構造
US10037986B2 (en) ESD protection structure and method of fabrication thereof
CN105895575B (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
CN105633001A (zh) 一种绝缘体岛上硅衬底材料及其制备方法
CN105374874B (zh) 用于FinFET器件的结构和方法
CN105428358A (zh) 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法
CN105633002A (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
US20140342527A1 (en) Integrated circuits separated by through-wafer trench isolation
US20150187636A1 (en) Semiconductor device and manufacturing method thereof
US20160372360A1 (en) Semiconductor structure with junction leakage reduction
CN105390495A (zh) 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
US20150021741A1 (en) Bonded Semiconductor Structures
CN102856246B (zh) 制造半导体器件的方法和半导体器件
CN105633084A (zh) 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
EP2765603A2 (en) Three-dimensional monolithic electronic-photonic integrated circuit
CN107546174B (zh) 一种集成电路元器件的工艺方法
CN105552019A (zh) 一种绝缘体岛上硅衬底材料及其制备方法
CN105895514A (zh) 图像传感器芯片的形成方法
CN103077950A (zh) 绝缘体上硅射频器件及其制造方法
CN109524355A (zh) 一种半导体器件的结构和形成方法
CN106158853B (zh) 一种集成电路结构及其制造方法、半导体器件
CN204632760U (zh) 采用深沟槽隔离的图像传感器
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
CN106298627B (zh) 一种半导体器件的制造方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China