CN103077950A - 绝缘体上硅射频器件及其制造方法 - Google Patents

绝缘体上硅射频器件及其制造方法 Download PDF

Info

Publication number
CN103077950A
CN103077950A CN2013100416370A CN201310041637A CN103077950A CN 103077950 A CN103077950 A CN 103077950A CN 2013100416370 A CN2013100416370 A CN 2013100416370A CN 201310041637 A CN201310041637 A CN 201310041637A CN 103077950 A CN103077950 A CN 103077950A
Authority
CN
China
Prior art keywords
layer
silicon
buried
frequency devices
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100416370A
Other languages
English (en)
Inventor
钟政
李乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2013100416370A priority Critical patent/CN103077950A/zh
Publication of CN103077950A publication Critical patent/CN103077950A/zh
Priority to US14/142,200 priority patent/US9012996B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Abstract

一种绝缘体上硅射频器件，包括：硅基衬底；埋氧层，所述埋氧层设置在所述硅基衬底上；器件层，设置在所述埋氧层之异于所述硅基衬底一侧，所述器件层并具有器件区和用于器件隔离的浅沟槽隔离；第一介质层，所述第一介质层覆盖所述器件层；第二介质层，所述第二介质层设置在所述第一介质层之异于所述器件层一侧；以及深埋沟道，所述深埋沟道贯穿设置于所述埋氧层、器件层和第一介质层，并介于所述器件层的浅沟槽隔离之间。本发明所述绝缘体上硅射频器件改善信号传输特性，避免了信号失真，且所述绝缘体上硅射频器件的制造方法简便，成本低，工艺局限性小。

Description

绝缘体上硅射频器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种绝缘体上硅射频器件及其制造方法。
背景技术
绝缘体上硅（Silicon on Insulator,SOI）的结构特点是在有源层和衬底层之间插入埋氧层，以隔断二者的电气连接。所述SOI和体硅在电路结构的上的主要区别在于，硅基器件或电路制作在外延层上，器件和衬底直接产生电气连接，高低压单元之间、有源层和衬底之间的隔离通过反偏PN结完成，而SOI电路的有源层、衬底、高低压单元之间都通过绝缘层完全隔开，各部分的电气连接被完全消除。这一结构特点为SOI带来了寄生效应小、速度快、功耗低、集成度高、抗反射能力强等诸多优点。
但是，在传统的绝缘体上硅射频器件中，放大的射频信号将改变基底的电学特性，导致信号失真。同时，所述传统的绝缘体上硅射频器件的制造方法局限性大、成本高，不适于产业化生产。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种绝缘体上硅射频器件及其制造方法。
发明内容
本发明是针对现有技术中，传统的绝缘体上硅射频器件放大的射频信号将改变基底的电学特性，导致信号失真。同时，所述传统的绝缘体上硅射频器件的制造方法局限性大、成本高，不适于产业化生产等缺陷提供一种绝缘体上硅射频器件。
本发明的又一目的是针对现有技术之缺陷，提供一种绝缘体上硅射频器件的制造方法。
为了解决上述问题，本发明提供一种绝缘体上硅射频器件，所述绝缘体上硅射频器件包括：硅基衬底，所述硅基衬底用于支撑所述绝缘体上硅射频器件；埋氧层，所述埋氧层设置在所述硅基衬底上；器件层，所述器件层为硅层，设置在所述埋氧层之异于所述硅基衬底一侧，所述器件层并具有器件区和用于器件隔离的浅沟槽隔离；第一介质层，所述第一介质层覆盖所述器件层；第二介质层，所述第二介质层设置在所述第一介质层之异于所述器件层一侧；以及深埋沟道，所述深埋沟道贯穿设置于所述埋氧层、器件层和第一介质层，并介于所述器件层的浅沟槽隔离之间。
可选地，所述深埋沟道至所述硅基衬底与所述埋氧层之第一分界面纵向延伸至所述第一介质层与所述第二介质层之第二分界面。
可选地，所述深埋沟道为体型。
可选地，所述深埋沟道为“凹”型。
可选地，所述深埋沟道为间隔条状布置结构。
可选地，所述深埋沟道具有5个条状布置结构。
可选地，所述深埋沟道的外向间距优选地为15～120μm。
为实现本发明之又一目的，本发明提供一种绝缘体上硅射频器件的制造方法，所述方法包括：
执行步骤S1：在所述硅基衬底上形成所述埋氧层和绝缘体上硅射频器件；
执行步骤S2：在所述器件层之异于所述埋氧层的一侧设置第一介质层；
执行步骤S3：光刻、刻蚀所述埋氧层、器件层和第一介质层，并进行多晶硅填充、回刻，以形成所述深埋沟道；
执行步骤S4：在所述第一介质层和所述深埋沟道之异于所述器件层的一侧设置第二介质层，获得所述绝缘体上硅射频器件。
可选地，形成所述绝缘体上硅射频器件的步骤进一步包括，提供硅基衬底，所述硅基衬底用于支撑所述绝缘体上硅射频器件；在所述硅基衬底上设置埋氧层；在所述埋氧层之异于所述硅基衬底一侧设置器件层，所述器件层为硅层，所述器件层并具有器件区和用于器件隔离的浅沟槽隔离。
可选地，所述器件层的器件区设置p型阱、在所述p型阱两侧分别设置第一n型掺杂区和第二n型掺杂区，以及在所述p型阱之异于所述第一n型掺杂区和第二n型掺杂区的一侧设置所述多晶硅层。
可选地，形成所述深埋沟道的步骤进一步包括，光刻、刻蚀所述埋氧层、器件层和第一介质层，形成深埋沟道图案，所述深埋沟道图案贯穿设置于所述埋氧层、器件层和第一介质层，并介于所述器件层的浅沟槽隔离之间；在所述深埋沟道图案内进行多晶硅填充；对所述冗余的多晶硅进行回刻处理，以形成所述深埋沟道。
综上所述，本发明所述绝缘体上硅射频器件改善信号传输特性，避免了信号失真，且所述绝缘体上硅射频器件的制造方法简便，成本低，工艺局限性小。
附图说明
图1～图3所示为本发明具有不同结构的深埋沟道之绝缘体上硅射频器件的结构示意图；
图4所示为本发明绝缘体上硅射频器件的制造方法流程图。
图5～图8所示为本发明所述绝缘体上硅射频器件的制造分步结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1所示为本发明绝缘体上硅射频器件的结构示意图。所述绝缘体上硅射频器件1包括硅基衬底11，所述硅基衬底11用于支撑所述绝缘体上硅射频器件1；埋氧层12，所述埋氧层12设置在所述硅基衬底11上；器件层13，所述器件层13为硅层，设置在所述埋氧层12之异于所述硅基衬底12一侧，所述器件层13并具有器件区131和用于器件隔离的浅沟槽隔离132；第一介质层14，所述第一介质层14覆盖所述器件层13；第二介质层15，所述第二介质层15设置在所述第一介质层14之异于所述器件层13一侧；以及深埋沟道16，所述深埋沟道16贯穿设置于所述埋氧层12、器件层13和第一介质层14，并介于所述器件层13的浅沟槽隔离132之间。
其中，所述器件层13的器件区131可设置p型阱133、在所述p型阱133两侧分别设置第一n型掺杂区134和第二n型掺杂区135，以及在所述p型阱133之异于所述第一n型掺杂区134和第二n型掺杂区135的一侧设置所述多晶硅层136。作为本发明的具体实施方式，所述深埋沟道16贯穿设置于所述埋氧层12、器件层13和第一介质层14，并介于所述器件层13的浅沟槽隔离132之间。具体地，所述深埋沟道16呈体状，并至所述硅基衬底11与所述埋氧层12之第一分界面101纵向延伸至所述第一介质层14与所述第二介质层15之第二分界面102。所述深埋沟道16的外向间距优选地为15～120μm。
作为本领域的技术人员，不难理解地，所述深埋沟道16可以呈“凹”型，如图2所示。所述深埋沟道16也可呈间隔条状布置，如图3所示。所述深埋沟道16的外向间距优选地为15～120μm。
请参阅图4，并结合参阅5～图8，图4所示为本发明绝缘体上硅射频器件的制造方法流程图。图5～图8所示为本发明所述绝缘体上硅射频器件的制造分步结构示意图。在本实施例中，仅以所述深埋沟道16呈体状结构为例进行阐述，所述绝缘体上硅射频器件的制造方法，包括：
执行步骤S1：在所述硅基衬底11上形成所述埋氧层12和所述绝缘体上硅射频器件1；
具体地，形成所述绝缘体上硅射频器件1的步骤进一步包括，
一、提供硅基衬底11，所述硅基衬底11用于支撑所述绝缘体上硅射频器件1；
二、在所述硅基衬底11上设置埋氧层12；
三、在所述埋氧层12之异于所述硅基衬底12一侧设置器件层13，所述器件层13为硅层，所述器件层13并具有器件区131和用于器件隔离的浅沟槽隔离132；
其中，所述器件层13的器件区131可设置p型阱133、在所述p型阱133两侧分别设置第一n型掺杂区134和第二n型掺杂区135，以及在所述p型阱133之异于所述第一n型掺杂区134和第二n型掺杂区135的一侧设置所述多晶硅层136。
执行步骤S2：在所述器件层13之异于所述埋氧层12的一侧设置第一介质层14；
执行步骤S3：光刻、刻蚀所述埋氧层12、器件层13和第一介质层14，并进行多晶硅17填充、回刻，以形成所述深埋沟道16；
具体地，形成所述深埋沟道16的步骤进一步包括，
一、光刻、刻蚀所述埋氧层12、器件层13和第一介质层14，形成深埋沟道图案161，所述深埋沟道图案161贯穿设置于所述埋氧层12、器件层13和第一介质层14，并介于所述器件层13的浅沟槽隔离132之间；
二、在所述深埋沟道图案161内进行多晶硅17填充；
三、对所述冗余的多晶硅17进行回刻处理，以形成所述深埋沟道16。
作为本发明的具体实施方式，所述深埋沟道16呈体状，贯穿设置于所述埋氧层12、器件层13和第一介质层14，并介于所述器件层13的浅沟槽隔离132之间。具体地，所述深埋沟道16至所述硅基衬底11与所述埋氧层12之第一分界面101纵向延伸至所述第一介质层14与所述第二介质层15之第二分界面102。所述深埋沟道16的外向间距优选地为15～120μm。
执行步骤S4：在所述第一介质层14和所述深埋沟道16之异于所述器件层13的一侧设置第二介质层15，获得所述绝缘体上硅射频器件1。
明显地，作为本领域的技术人员，不难理解地，所述深埋沟道16可以呈如图2所示的“凹”型，也可呈如图3所示的间隔条状布置。所述深埋沟道16的外向间距相应地优选为15～120μm。当所述深埋沟道16呈“凹”型，或呈间隔条状布置时，所述绝缘体上硅射频器件的制造方法仅在形成所述深埋沟道16时的光刻、刻蚀图案不同。为获得不同形状的深埋沟道16，本领域的技术人员结合传统工艺便可实现，在此不予赘述。类似地，所述深埋沟道16呈间隔条状布置时，所述条状结构数量包括但不限于图3所示的5个。
综上所述，本发明所述绝缘体上硅射频器件改善信号传输特性，避免了信号失真，且所述绝缘体上硅射频器件的制造方法简便，成本低，工艺局限性小。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (11)

1.一种绝缘体上硅射频器件，其特征在于，所述绝缘体上硅射频器件包括：
硅基衬底，所述硅基衬底用于支撑所述绝缘体上硅射频器件；
埋氧层，所述埋氧层设置在所述硅基衬底上；
器件层，所述器件层为硅层，设置在所述埋氧层之异于所述硅基衬底一侧，所述器件层并具有器件区和用于器件隔离的浅沟槽隔离；
第一介质层，所述第一介质层覆盖所述器件层；
第二介质层，所述第二介质层设置在所述第一介质层之异于所述器件层一侧；以及，
深埋沟道，所述深埋沟道贯穿设置于所述埋氧层、器件层和第一介质层，并介于所述器件层的浅沟槽隔离之间。
2.如权利要求1所述的绝缘体上硅射频器件，其特征在于，所述深埋沟道至所述硅基衬底与所述埋氧层之第一分界面纵向延伸至所述第一介质层与所述第二介质层之第二分界面。
3.如权利要求1所述的绝缘体上硅射频器件，其特征在于，所述深埋沟道为体型。
4.如权利要求1所述的绝缘体上硅射频器件，其特征在于，所述深埋沟道为“凹”型。
5.如权利要求1所述的绝缘体上硅射频器件，其特征在于，所述深埋沟道为间隔条状布置结构。
6.如权利要求5所述的绝缘体上硅射频器件，其特征在于，所述深埋沟道具有5个条状布置结构。
7.如权利要求2～6任一权利要求所述的绝缘体上硅射频器件，其特征在于，所述深埋沟道的外向间距优选地为15～120μm。
8.如权利要求1所述的绝缘体上硅射频器件的制造方法，其特征在于，所述制造方法，包括：
执行步骤S1：在所述硅基衬底上形成所述埋氧层和绝缘体上硅射频器件；
执行步骤S2：在所述器件层之异于所述埋氧层的一侧设置第一介质层；
执行步骤S3：光刻、刻蚀所述埋氧层、器件层和第一介质层，并进行多晶硅填充、回刻，以形成所述深埋沟道；
执行步骤S4：在所述第一介质层和所述深埋沟道之异于所述器件层的一侧设置第二介质层，获得所述绝缘体上硅射频器件。
9.如权利要求8所述的绝缘体上硅射频器件的制造方法，其特征在于，形成所述绝缘体上硅射频器件的步骤进一步包括，
提供硅基衬底，所述硅基衬底用于支撑所述绝缘体上硅射频器件；
在所述硅基衬底上设置埋氧层；
在所述埋氧层之异于所述硅基衬底一侧设置器件层，所述器件层为硅层，所述器件层并具有器件区和用于器件隔离的浅沟槽隔离。
10.如权利要求9所述的绝缘体上硅射频器件的制造方法，其特征在于，所述器件层的器件区设置p型阱、在所述p型阱两侧分别设置第一n型掺杂区和第二n型掺杂区，以及在所述p型阱之异于所述第一n型掺杂区和第二n型掺杂区的一侧设置所述多晶硅层。
11.如权利要求8所述的绝缘体上硅射频器件的制造方法，其特征在于，形成所述深埋沟道的步骤进一步包括，
光刻、刻蚀所述埋氧层、器件层和第一介质层，形成深埋沟道图案，所述深埋沟道图案贯穿设置于所述埋氧层、器件层和第一介质层，并介于所述器件层的浅沟槽隔离之间；
在所述深埋沟道图案内进行多晶硅填充；
对所述冗余的多晶硅进行回刻处理，以形成所述深埋沟道。
CN2013100416370A 2013-02-01 2013-02-01 绝缘体上硅射频器件及其制造方法 Pending CN103077950A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2013100416370A CN103077950A (zh) 2013-02-01 2013-02-01 绝缘体上硅射频器件及其制造方法
US14/142,200 US9012996B2 (en) 2013-02-01 2013-12-27 Silicon-on-insulator radio-frequency device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100416370A CN103077950A (zh) 2013-02-01 2013-02-01 绝缘体上硅射频器件及其制造方法

Publications (1)

Publication Number Publication Date
CN103077950A true CN103077950A (zh) 2013-05-01

Family

ID=48154431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100416370A Pending CN103077950A (zh) 2013-02-01 2013-02-01 绝缘体上硅射频器件及其制造方法

Country Status (2)

Country Link
US (1) US9012996B2 (zh)
CN (1) CN103077950A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
CN109994537B (zh) 2017-12-29 2022-09-06 联华电子股份有限公司 半导体元件及其制作方法
CN110021559B (zh) 2018-01-09 2021-08-24 联华电子股份有限公司 半导体元件及其制作方法
US11658223B2 (en) 2020-10-19 2023-05-23 United Microelectronics Corp. Semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222710A (ja) * 1995-02-17 1996-08-30 Mitsubishi Electric Corp 半導体装置
CN1705132A (zh) * 2004-05-27 2005-12-07 中国科学院微电子研究所 绝缘体硅射频集成电路的集成结构及制作方法
CN101840935A (zh) * 2010-05-17 2010-09-22 电子科技大学 Soi横向mosfet器件
US20120038024A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Low harmonic rf switch in soi

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429477B1 (en) * 2000-10-31 2002-08-06 International Business Machines Corporation Shared body and diffusion contact structure and method for fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222710A (ja) * 1995-02-17 1996-08-30 Mitsubishi Electric Corp 半導体装置
CN1705132A (zh) * 2004-05-27 2005-12-07 中国科学院微电子研究所 绝缘体硅射频集成电路的集成结构及制作方法
CN101840935A (zh) * 2010-05-17 2010-09-22 电子科技大学 Soi横向mosfet器件
US20120038024A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Low harmonic rf switch in soi

Also Published As

Publication number Publication date
US9012996B2 (en) 2015-04-21
US20140217503A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
US9780164B2 (en) Silicon-on-insulator radio frequency device and silicon-on-insulator substrate
US9293472B2 (en) RF SOI switch with backside cavity and the method to form it
CN106571370B (zh) 基于soi工艺的介质电容
US9299601B2 (en) SOI RF device and method for forming the same
US20150021738A1 (en) Bipolar junction transistors with an air gap in the shallow trench isolation
CN103077950A (zh) 绝缘体上硅射频器件及其制造方法
US20140357051A1 (en) Method for forming radio frequency device
CN105428356A (zh) 电路布置和形成电路布置的方法
CN103066116A (zh) 双极晶体管器件及制造方法
CN105428358A (zh) 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法
CN105161500A (zh) 绝缘体上硅射频开关器件结构
CN103489820B (zh) 一种器件隔离的方法
US10043825B2 (en) Lateral bipolar junction transistor with multiple base lengths
KR101692625B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
CN105390495A (zh) 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN104752341A (zh) 红外雪崩二极管阵列装置及形成方法、激光三维成像装置
CN105633084A (zh) 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN103456787B (zh) 晶体管元件及其制造方法
CN105092111A (zh) 电容式压力传感器和其制作方法
CN103489928A (zh) 一种电容器结构及其制造方法
CN104733392B (zh) 用于绝缘体上硅射频开关器件结构的制造方法
CN107946230A (zh) 半导体器件及其制备方法
US9653344B2 (en) Device isolation structure and manufacture method
WO2015152904A1 (en) Vertical transistor with flashover protection
CN103413777B (zh) 深沟槽填充结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140506

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140506

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130501

RJ01 Rejection of invention patent application after publication