KR101692625B1 - 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 - Google Patents

고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 Download PDF

Info

Publication number
KR101692625B1
KR101692625B1 KR1020150086371A KR20150086371A KR101692625B1 KR 101692625 B1 KR101692625 B1 KR 101692625B1 KR 1020150086371 A KR1020150086371 A KR 1020150086371A KR 20150086371 A KR20150086371 A KR 20150086371A KR 101692625 B1 KR101692625 B1 KR 101692625B1
Authority
KR
South Korea
Prior art keywords
region
well region
conductivity type
deep
semiconductor device
Prior art date
Application number
KR1020150086371A
Other languages
English (en)
Other versions
KR20160149432A (ko
Inventor
조용수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020150086371A priority Critical patent/KR101692625B1/ko
Priority to US15/041,561 priority patent/US10325867B2/en
Publication of KR20160149432A publication Critical patent/KR20160149432A/ko
Application granted granted Critical
Publication of KR101692625B1 publication Critical patent/KR101692625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

고비저항 기판 상에 형성된 반도체 소자 및 이를 포함하는 RF(radio Frequency) 모듈이 개시된다. 상기 반도체 소자는 상기 고비저항 기판 상에 형성된 트랜지스터 및 상기 트랜지스터를 감싸도록 상기 고비저항 기판에 형성된 깊은 트렌치 소자 분리 영역을 포함한다. 이때, 상기 고비저항 기판은 제1 도전형을 갖고, 상기 고비저항 기판 내에는 제2 도전형을 갖는 깊은 웰 영역이 형성되고, 상기 깊은 웰 영역 상에는 제1 도전형을 갖는 저농도 웰 영역이 형성되며, 상기 트랜지스터는 상기 저농도 웰 영역 상에 형성된다.

Description

고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈{Semiconductor device and radio frequency module formed on high resistivity substrate}
본 발명의 실시예들은 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수(Radio Frequency; RF) 모듈에 관한 것이다. 보다 상세하게는, 고비저항 실리콘 기판 상에 형성된 반도체 소자 및 이를 포함하는 RF 모듈에 관한 것이다.
일반적으로, 모바일 폰, 스마트 폰, 노트북, 태블릿 PC(personal computer), PDA(personal digital assistant), 모바일 게임 기기, 멀티 미디어 기기 등과 같은 무선 통신 기기들에서 사용되는 RF 프론트 엔드 모듈(Radio Frequency Front-End Module; RF FEM)과 같은 RF 모듈은 RF 능동 소자, RF 수동 소자, RF 스위칭 소자 및 제어기 등을 포함할 수 있다.
특히, 상기 RF 스위칭 소자는 일반적으로 RF 노이즈 커플링 감쇄를 위하여 SOI(Silicon on Insulator) 기판을 이용하여 제조될 수 있다. 상기 RF FEM은 상기 RF 능동 소자, RF 수동 소자, RF 스위칭 소자 및 제어기를 포함하는 SIP/MCM(Single In-line Package / Multi Chip Module)의 형태로 제조될 수 있다.
일 예로서, 대한민국 공개특허공보 제10-2010-0073969호에는 향상된 신호 충실도 및 전기적 절연을 갖는 SOI 무선 주파수 스위치가 개시되어 있다.
그러나, SOI 기판의 가격이 상대적으로 높고 SIP/MCM 공정에 소요되는 비용에 의해 상기 RE FEM의 제조 비용을 감소시키는 데에 한계가 있다.
본 발명의 실시예들은 상술한 바와 같은 문제점들을 해결하기 위하여 고비저항 기판 상에 형성된 반도체 소자 및 이를 포함하는 RF 모듈을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자는, 제1 도전형을 갖는 고비저항 기판과, 상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역과, 상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역과, 상기 저농도 웰 영역 상에 형성된 트랜지스터와, 상기 트랜지스터를 감싸도록 상기 고비저항 기판에 형성된 깊은 트렌치 소자 분리 영역을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 반도체 소자는 상기 깊은 트렌치 소자 분리 영역 상에 형성된 얕은 트렌치 소자 분리 영역을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 트랜지스터는, 상기 고비저항 기판 상에 형성된 게이트 전극과, 상기 게이트 전극의 양측에 인접하는 상기 고비저항 기판의 표면 부위들에 각각 형성된 소스 영역 및 드레인 영역과, 상기 소스 영역의 일측에 형성된 고농도 불순물 영역을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 소스 영역은 제2 도전형을 갖고, 상기 고농도 불순물 영역은 제1 도전형을 가지며, 상기 소스 영역과 상기 고농도 불순물 영역은 전기적으로 서로 연결될 수 있다.
본 발명의 실시예들에 따르면, 상기 저농도 웰 영역은 1E+10 내지 1E+12 ions/cm2의 불순물 농도를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 깊은 웰 영역과 상기 저농도 웰 영역은 상기 깊은 트렌치 소자 분리 영역 내에 형성되며, 상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역보다 깊게 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 깊은 트렌치 소자 분리 영역의 외측에는 제1 도전형을 갖는 제2 웰 영역이 형성되며, 상기 제2 웰 영역 상에는 제1 도전형을 갖는 제2 고농도 불순물 영역이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 깊은 웰 영역은 상기 저농도 웰 영역보다 넓게 형성되며, 상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역을 관통하여 상기 깊은 웰 영역보다 깊게 연장할 수 있다.
본 발명의 실시예들에 따르면, 상기 깊은 트렌치 소자 분리 영역의 외측에는 제2 도전형을 갖는 제2 웰 영역이 형성되며, 상기 제2 웰 영역 상에는 제2 도전형을 갖는 제2 고농도 불순물 영역이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역과 상기 제2 도전형을 갖는 제2 웰 영역을 전기적으로 연결하기 위한 슬릿을 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 도전형을 갖는 제2 웰 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 반도체 소자는 상기 제2 도전형을 갖는 제2 웰 영역과 상기 제2 고농도 불순물 영역을 감싸도록 형성되는 제2 소자 분리 영역을 더 포함할 수 있으며, 상기 제2 소자 분리 영역은 제2 깊은 트렌치 소자 분리 영역 및 상기 제2 깊은 트렌치 소자 분리 영역 상에 형성된 제2 얕은 트렌치 소자 분리 영역을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 소자 분리 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 깊은 웰 영역과 상기 저농도 웰 영역 사이에는 제1 도전형을 갖는 제1 웰 영역이 형성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 소자는, 제1 도전형을 갖는 고비저항 기판과, 상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역과, 상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역과, 상기 저농도 웰 영역 상에 형성되며 멀티 핑거 구조를 갖도록 전기적으로 서로 연결된 복수의 트랜지스터들과, 상기 트랜지스터들을 감싸도록 링 형태를 갖고 상기 깊은 웰 영역보다 깊게 형성된 깊은 트렌치 소자 분리 영역을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 저농도 웰 영역은 1E+10 내지 1E+12 ions/cm2의 불순물 농도를 가질 수 있다.
본 발명의 실시예들에 따르면, 인접하는 트랜지스터들의 소스 영역들 사이에는 제1 도전형을 갖는 고농도 불순물 영역이 형성되며, 상기 인접하는 트랜지스터들의 소스 영역들과 상기 고농도 불순물 영역은 전기적으로 서로 연결될 수 있다.
본 발명의 실시예들에 따르면, 상기 깊은 트렌치 소자 분리 영역의 외측에는 제2 도전형을 갖는 제2 웰 영역이 형성되고, 상기 제2 웰 영역 상에는 제2 도전형을 갖는 제2 고농도 불순물 영역이 형성되며, 상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역과 상기 제2 웰 영역을 전기적으로 연결하기 위한 슬릿을 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 웰 영역의 외측에는 제2 깊은 트렌치 소자 분리 영역이 형성되고, 상기 제2 깊은 트렌치 소자 분리 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성되며, 상기 제3 웰 영역 상에는 제1 도전형을 갖는 제3 고농도 불순물 영역이 형성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 RF 모듈은, 고비저항 기판 상에 형성된 RF 스위칭 소자와, 상기 고비저항 기판 상에 형성된 RF 능동 소자와, 상기 고비저항 기판 상에 형성된 수동 소자와, 상기 고비저항 기판 상에 형성된 제어기를 포함할 수 있다. 이때, 상기 RF 스위칭 소자는, 상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역과, 상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역과, 상기 저농도 웰 영역 상에 형성된 트랜지스터와, 상기 트랜지스터를 감싸도록 상기 고비저항 기판에 형성된 깊은 트렌치 소자 분리 영역을 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자는 고비저항 기판과, 상기 고비저항 기판 상에 형성된 트랜지스터와, 상기 트랜지스터를 감싸도록 상기 고비저항 기판 내에 형성된 소자 분리 영역을 포함할 수 있다. 상기 소자 분리 영역은 깊은 트렌치 소자 분리 영역과 상기 깊은 트렌치 소자 분리 영역 상에 형성된 얕은 트렌치 소자 분리 영역을 포함할 수 있다. 또한, 상기 반도체 소자는 상기 고비저항 기판 내에 형성된 제2 도전형을 갖는 깊은 웰 영역과 상기 깊은 웰 영역 상에 형성된 제1 도전형을 갖는 저농도 웰 영역을 포함할 수 있으며, 상기 트랜지스터는 상기 저농도 웰 영역 상에 형성될 수 있다.
상기와 같이 고비저항 기판을 이용하여 반도체 소자를 제조함으로써 일반적인 SOI 기판과 비교하여 상기 반도체 소자의 제조 비용이 크게 감소될 수 있으며, 또한 상기 깊은 웰 영역 및 상기 깊은 트렌치 소자 분리 영역에 의해 접합 커패시턴스 및 RF 노이즈 커플링이 크게 감소될 수 있다.
특히, 상기 소스 및 드레인 영역들과 상기 저농도 웰 영역 사이의 공핍 영역들이 충분히 확장될 수 있으며, 이에 의해 상기 반도체 소자의 오프 상태 커패시턴스와 온 상태 저항이 크게 감소될 수 있다. 결과적으로, 상기 반도체 소자가 RF 모듈의 RF 스위칭 소자로서 사용되는 경우 RF 스위치 특성이 충분히 개선될 수 있다.
또한, 상기 깊은 트렌치 소자 분리 영역에 슬릿을 형성하고, 상기 슬릿을 통해 상기 깊은 웰 영역에 리버스 바이어스 전압을 인가할 수 있다. 따라서, 상기 깊은 웰 영역에 의한 접합 커패시턴스를 충분히 감소시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 평면도이다.
도 3은 도 2에 도시된 Ⅲ-Ⅲ' 라인을 따라 수득된 개략적인 단면도이다.
도 4는 도 2에 도시된 Ⅳ-Ⅳ' 라인을 따라 수득된 개략적인 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 평면도이다.
도 6은 도 5에 도시된 Ⅵ-Ⅵ' 라인을 따라 수득된 개략적인 단면도이다.
도 7은 도 5에 도시된 Ⅶ-Ⅶ' 라인을 따라 수득된 개략적인 단면도이다.
도 8은 본 발명의 제4 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 9는 본 발명의 제5 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 10은 본 발명의 제6 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 11은 고비저항 기판 상에 형성된 RF 모듈을 설명하기 위한 개략도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 소자(100)는 RF FEM과 같은 RF 모듈을 제조하기 위하여 사용될 수 있다. 상기 RF FEM은 모바일 폰, 스마트 폰, 노트북, 태블릿 PC, PDA, 모바일 게임 기기, 멀티 미디어 기기 등과 같은 다양한 형태의 무선 통신 기기들에 사용될 수 있다. 상기 반도체 소자(100)는 상기 RF FEM의 RF 스위칭 소자로서 사용될 수 있다.
상기 반도체 소자(100)는 고비저항 기판(102) 상에 형성된 트랜지스터(110), 일 예로서, 전계 효과 트랜지스터(Field Effect Transistor; FET)를 포함할 수 있다. 상기 고비저항 기판(102)은 실리콘을 포함할 수 있으며 제1 도전형을 가질 수 있다. 일 예로서, 상기 고비저항 기판(102)은 보론, 인듐 등과 같은 P형 불순물로 저농도 도핑될 수 있으며, 대략 100 ohm.cm 이상의 비저항을 가질 수 있다. 특히, 상기 고비저항 기판(102)은 대략 1000 ohm.cm 내지 20,000 ohm.cm 정도의 비저항을 가질 수 있다.
도시된 바에 의하면, 하나의 트랜지스터(110)가 상기 고비저항 기판(102) 상에 형성되고 있으나, 상기 고비저항 기판(102)의 액티브 영역 상에는 복수의 트랜지스터들(110)이 형성될 수 있다.
본 발명의 제1 실시예에 따르면, 상기 반도체 소자(100)는 상기 트랜지스터(110)를 감싸도록 형성된 소자 분리 영역(120)을 가질 수 있다. 특히, 상기 소자 분리 영역(120)은 링 형태를 가질 수 있으며 깊은 트렌치 소자 분리(122, Deep trench isolation; DTI) 영역과 얕은 트렌치 소자 분리(124, Shallow trench isolation; STI) 영역을 포함할 수 있다. 이때, 상기 DTI 영역(122) 상에 상기 STI 영역(124)이 형성될 수 있다.
상기 DTI 영역(122)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 DTI 영역(122)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다. 상기 DTI 영역(122)은 RF 노이즈를 감소시키고 인접하는 RF 수동 소자의 전기적인 특성을 개선하기 위하여 사용될 수 있다.
상기 DTI 영역(122)은 DRIE(Deep Reactive Ion Etching) 공정을 통해 깊은 트렌치를 형성하고, 상기 깊은 트렌치의 측면들 상에 산화물 라이너를 형성한 후 도핑되지 않은 폴리실리콘을 이용하여 상기 깊은 트렌치를 매립함으로써 형성될 수 있다. 상기 STI 영역(124)은 상기 고비저항 기판(102)의 표면 부위에 얕은 트렌치를 형성하고, 상기 얕은 트렌치 내부를 실리콘 산화물로 매립함으로써 형성될 수 있다.
상기 트랜지스터(110)는 상기 고비저항 기판(102) 상에 형성된 게이트 전극(112)과 상기 게이트 전극(112)의 양측에 인접하도록 상기 고비저항 기판(102)의 표면 부위에 각각 형성된 소스 영역(114)과 드레인 영역(116)을 포함할 수 있다. 상기 소스 영역(114)과 드레인 영역(116)은 제2 도전형, 예를 들면, 인, 비소 등과 같은 N형 불순물로 고농도 도핑될 수 있다. 또한, 상기 트랜지스터(110)는 상기 게이트 전극(112)과 상기 고비저항 기판(104) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(112)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
상기 트랜지스터(110)의 아래에는 제1 도전형, 예를 들면, P형의 저농도 웰 영역(132)이 형성될 수 있으며, 상기 P형의 저농도 웰 영역(132) 아래에는 제2 도전형, 예를 들면, N형의 깊은 웰 영역(130)이 형성될 수 있다. 구체적으로, 상기 고비저항 기판(102) 내부에는 깊은 N형 웰(130, Deep N-type Well; DNW) 영역이 형성될 수 있으며, 상기 DNW 영역(130) 상에 저농도 P형 웰(132, Low concentration P-type Well; LPW) 영역이 형성될 수 있다. 상기 트랜지스터(110)는 상기 LPW 영역(132) 상에 형성될 수 있다.
상기 DNW 영역(130)과 LPW 영역(132)은 상기 DTI 영역(122) 내에 형성될 수 있으며, 상기 DTI 영역(122)은 상기 DNW 영역(130)보다 깊게 형성될 수 있다. 결과적으로, 상기 반도체 소자(100)의 RF 노이즈 커플링이 크게 감소될 수 있으며, 상기 반도체 소자(100)와 인접하게 형성되는 수동 소자의 전기적인 특성이 충분히 개선될 수 있다. 또한, 상기 DNW 영역(130)과 상기 고비저항 기판(102) 사이의 접합 커패시턴스가 크게 감소될 수 있다.
특히, 상기 LPW 영역은 상기 반도체 소자(100)의 오프 상태 커패시턴스(Coff)와 온 상태 저항(Ron)을 감소시키기 위해 사용될 수 있다. 구체적으로, 상기 소스 및 드레인 영역들(114, 116)과 상기 LPW 영역(132) 사이의 공핍 영역들이 충분히 확장될 수 있으며, 이에 의해 상기 반도체 소자(100)의 오프 상태 커패시턴스와 온 상태 저항이 감소될 수 있다. 결과적으로, 상기 반도체 소자(100)의 RF 스위치 특성이 크게 개선될 수 있다.
예를 들면, 상기 LPW 영역(132)은 약 1E+10 내지 1E+12 ions/cm2 정도의 불순물 농도를 가질 수 있다. 또한, 다른 예로서, 도시되지는 않았으나, 상기 DNW 영역(130)과 상기 LPW 영역(132) 사이에는 제1 도전형 즉 P형의 제1 웰 영역(PW; 미도시)이 형성될 수도 있다. 이 경우, 상기 LPW 영역(132)은 상기 제1 PW 영역보다 낮은 불순물 농도를 갖는 것이 바람직하다.
또 다른 예로서, 상기 LPW 영역(132)은 이온 주입되지 않은 영역(Un-implanted region)일 수도 있다. 즉, 상기 고비저항 기판(102)의 표면 부위가 상기 LPW 영역(132)으로서 사용될 수도 있다.
본 발명의 제1 실시예에 따르면, 상기 소스 영역(114)의 일측에는 기판 탭(Substrate TAB) 또는 웰 탭(Well TAB)으로서 사용되는 제1 도전형 즉 P형의 고농도 불순물 영역(140)이 형성될 수 있으며, 상기 소스 영역(114)과 상기 고농도 불순물 영역(140)은 전기적으로 서로 연결될 수 있다. 상기 고농도 불순물 영역(140)은 소스 콘택을 개선하고 상기 반도체 소자(100)의 전압 강하를 감소시키기 위해 사용될 수 있다.
한편, 상기 소자 분리 영역(120)의 외측에는 제1 도전형을 갖는 제2 웰 영역, 예를 들면, 제2 P형 웰(PW) 영역(134)이 형성될 수 있으며, 상기 제2 PW 영역(134) 상에는 제1 도전형을 갖는 제2 고농도 불순물 영역(142)이 형성될 수 있다. 상기 제2 고농도 불순물 영역(142)은 상기 고비저항 기판(102)에 PW 바이어스 전압을 인가하기 위하여 사용될 수 있다.
도 2는 본 발명의 제2 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 평면도이고, 도 3은 도 2에 도시된 Ⅲ-Ⅲ' 라인을 따라 수득된 개략적인 단면도이며, 도 4는 도 2에 도시된 Ⅳ-Ⅳ' 라인을 따라 수득된 개략적인 단면도이다.
도 2 내지 도 4를 참조하면, 본 발명의 제2 실시예에 따른 반도체 소자(200)는 고비저항 기판(202) 상에 형성된 복수의 트랜지스터들(210)을 포함할 수 있다. 상기 고비저항 기판(202)에는 깊은 N형의 웰(DNW) 영역(230)이 형성될 수 있으며, 상기 DNW 영역(230) 상에 저농도 P형 웰(LPW) 영역(232)이 형성될 수 있다.
상기 트랜지스터들(210)은 상기 LPW 영역(232) 상에 형성될 수 있다. 각각의 트랜지스터들(210)은 게이트 전극(212)과 상기 게이트 전극(212)의 양측에 인접하는 상기 LPW 영역(232)의 표면 부위들에 형성된 소스 영역(214)과 드레인 영역(216)을 포함할 수 있으며, 상기 소스 영역(214)의 일측에는 P형의 고농도 불순물 영역(240)이 형성될 수 있다. 또한, 상기 트랜지스터(210)는 상기 게이트 전극(212)과 상기 LPW 영역(232) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(212)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
본 발명의 제2 실시예에 따르면, 상기 반도체 소자(200)는 상기 트랜지스터들(210)이 형성된 액티브 영역을 감싸도록 형성된 소자 분리 영역(220)을 포함할 수 있다. 상기 소자 분리 영역(220)은 상기 DNW 영역(230)보다 깊게 형성되는 DTI 영역(222)과 상기 DTI 영역(222) 상에 형성되는 STI 영역(224)을 포함할 수 있다.
상기 소자 분리 영역(220)의 외측에는 제2 도전형 즉 N형의 웰(234, N-type Well; NW) 영역이 형성될 수 있으며, 상기 NW 영역(234) 상에는 제2 도전형 즉 N형의 고농도 불순물 영역(242)이 형성될 수 있다.
특히, 상기 LPW 영역(232)은 상기 소자 분리 영역(220) 내에 형성될 수 있으며, 상기 DNW 영역(230)은 상기 LPW 영역(232)보다 넓게 형성될 수 있다. 상기 DTI 영역(222)은 상기 DNW 영역(230)을 관통하여 상기 DNW 영역(230)보다 깊게 연장할 수 있으며, 상기 NW 영역(234)은 상기 DNW 영역(230)의 가장자리 부위 상에 형성될 수 있다.
본 발명의 제2 실시예에 따르면, 상기 NW 영역(234)은 상기 DNW 영역(230)의 가장자리 부위와 전기적으로 연결될 수 있으며, 상기 DTI 영역(222)은 상기 DNW 영역(230)과 상기 NW 영역(234)을 전기적으로 연결하기 위한 슬릿(226)을 가질 수 있다. 상기 슬릿(226)은 상기 N형 고농도 불순물 영역(242)과 상기 NW 영역(234)을 통해 상기 DNW 영역(230)에 NW 바이어스 전압 또는 리버스 바이어스 전압을 인가하기 위해 사용될 수 있다. 일 예로서, 상기 슬릿(226)의 폭은 대략 1㎛ 내지 2㎛ 정도로 형성될 수 있다.
따라서, 상기 LPW 영역(232)과 상기 DNW 영역(230) 사이의 공핍 영역과 상기 DNW 영역(230)과 상기 고비저항 기판(202) 사이의 공핍 영역을 확장시킬 수 있으며, 또한 상기 LPW 영역(232)과 상기 DNW 영역(230) 사이의 접합 커패시턴스 및 상기 DNW 영역(230)과 상기 고비저항 기판(202) 사이의 접합 커패시턴스가 충분히 감소될 수 있다. 결과적으로, 상기 반도체 소자(200)의 RF 노이즈 커플링 및 상기 고비저항 기판(202)을 통한 누설 전류가 크게 감소될 수 있다.
특히, 상기 소스 및 드레인 영역들(214, 216)과 상기 LPW 영역(232) 사이의 공핍 영역들이 충분히 확장될 수 있으며, 이에 의해 상기 반도체 소자(200)의 오프 상태 커패시턴스와 온 상태 저항이 감소될 수 있다. 결과적으로, 상기 반도체 소자(200)의 RF 스위치 특성이 크게 개선될 수 있다.
예를 들면, 상기 LPW 영역(232)은 약 1E+10 내지 1E+12 ions/cm2 정도의 불순물 농도를 가질 수 있다. 또한, 다른 예로서, 도시되지는 않았으나, 상기 DNW 영역(230)과 상기 LPW 영역(232) 사이에는 제1 PW 영역이 형성될 수도 있다. 이 경우, 상기 LPW 영역(232)은 상기 제1 PW 영역보다 낮은 불순물 농도를 갖는 것이 바람직하다.
또 다른 예로서, 상기 LPW 영역(232)은 이온 주입되지 않은 영역(Un-implanted region)일 수도 있다. 즉, 상기 고비저항 기판(202)의 표면 부위가 상기 LPW 영역(232)으로서 사용될 수도 있다.
상기 NW 영역(234)의 외측에는 제2 PW 영역(236)이 형성될 수 있으며, 상기 제2 PW 영역(236) 상에는 제2 P형 고농도 불순물 영역(244)이 형성될 수 있다. 상기 제2 P형 고농도 불순물 영역(244)은 상기 고비저항 기판(202)에 PW 바이어스 전압을 인가하기 위하여 사용될 수 있으며, 상기 제2 PW 영역(236)은 상기 NW 영역(234)과 상기 고비저항 기판(202) 사이의 공핍 영역의 확장을 방지 또는 감소시키기 위해 사용될 수 있다. 또한, 상기 N형 고농도 불순물 영역(242)과 제2 P형 고농도 불순물 영역들(244) 사이에는 제2 STI 영역(250)이 형성될 수 있다.
도 5는 본 발명의 제3 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 평면도이고, 도 6은 도 5에 도시된 Ⅵ-Ⅵ' 라인을 따라 수득된 개략적인 단면도이며, 도 7은 도 5에 도시된 Ⅶ-Ⅶ' 라인을 따라 수득된 개략적인 단면도이다.
도 5 내지 도 7을 참조하면, 본 발명의 제3 실시예에 따른 반도체 소자(300)는 고비저항 기판(302) 상에 형성된 복수의 트랜지스터들(310)을 포함할 수 있다. 상기 고비저항 기판(302)에는 DNW 영역(330)이 형성될 수 있으며, 상기 DNW 영역(330) 상에 LPW 영역(332)이 형성될 수 있다. 상기 트랜지스터들(310)은 상기 LPW 영역(332) 상에 형성될 수 있다.
각각의 트랜지스터들(310)은 게이트 전극(312)과 상기 게이트 전극(312)의 양측에 인접하는 상기 LPW 영역(332)의 표면 부위들에 형성된 소스 영역(314)과 드레인 영역(316)을 포함할 수 있으며, 상기 소스 영역(314)의 일측에는 P형의 고농도 불순물 영역(340)이 형성될 수 있다. 또한, 상기 트랜지스터(310)는 상기 게이트 전극(312)과 상기 LPW 영역(332) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(312)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
본 발명의 제3 실시예에 따르면, 상기 반도체 소자(300)는 상기 트랜지스터들(310)이 형성된 액티브 영역을 감싸도록 형성된 제1 소자 분리 영역(320)을 포함할 수 있다. 상기 제1 소자 분리 영역(320)은 상기 DNW 영역(330)보다 깊게 형성되는 제1 DTI 영역(322)과 상기 제1 DTI 영역(322) 상에 형성되는 제1 STI 영역(324)을 포함할 수 있다.
상기 제1 소자 분리 영역(320)의 외측에는 NW 영역(334)이 형성될 수 있으며, 상기 NW 영역(334) 상에는 제2 도전형 즉 N형의 고농도 불순물 영역(342)이 형성될 수 있다.
특히, 상기 LPW 영역(332)은 상기 제1 소자 분리 영역(320) 내에 형성될 수 있으며, 상기 DNW 영역(330)은 상기 LPW 영역(332)보다 넓게 형성될 수 있다. 상기 제1 DTI 영역(322)은 상기 DNW 영역(330)을 관통하여 하방으로 연장할 수 있으며, 상기 NW 영역(334)은 상기 DNW 영역(330)의 가장자리 부위 상에 링 형태를 갖도록 형성될 수 있다.
본 발명의 제3 실시예에 따르면, 상기 NW 영역(334)은 상기 DNW 영역(330)의 가장자리 부위와 전기적으로 연결될 수 있으며, 상기 제1 DTI 영역(322)은 상기 NW 영역(334)과 상기 DNW 영역(330)을 전기적으로 연결하기 위한 슬릿(326)을 가질 수 있다. 상기 슬릿(326)은 상기 N형 고농도 불순물 영역(342)과 상기 NW 영역(334)을 통해 상기 DNW 영역(330)에 NW 바이어스 전압 또는 리버스 바이어스 전압을 인가하기 위해 사용될 수 있다. 일 예로서, 상기 슬릿(326)의 폭은 대략 1㎛ 내지 2㎛ 정도로 형성될 수 있다.
특히, 상기 NW 영역(334)의 외측에는 상기 NW 영역(334) 및 상기 N형의 고농도 불순물 영역(342)을 감싸도록 링 형태를 갖는 제2 소자 분리 영역(350)이 형성될 수 있다. 상기 제2 소자 분리 영역(350)은 제2 DTI 영역(352)과 상기 제2 DTI 영역(352) 상에 형성된 제2 STI 영역(354)을 포함할 수 있다. 상기 제2 DTI 영역(352)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 제2 DTI 영역(352)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다.
상기 제2 소자 분리 영역(350)은 상기 DNW 영역(330)과 상기 NW 영역(334) 및 상기 고비저항 기판(302) 사이의 공핍 영역 확장을 방지 또는 감소시키기 위하여 사용될 수 있으며, 아울러 상기 반도체 소자(300)에 인접하게 형성되는 제어기와 같은 디지털 소자와의 전기적인 격리를 위해 사용될 수 있다.
한편, 상기 제2 소자 분리 영역(350)의 외측에는 제2 PW 영역(336)이 형성될 수 있으며, 상기 제2 PW 영역(336) 상에는 제2 P형 고농도 불순물 영역(344)이 형성될 수 있다. 상기 제2 P형 고농도 불순물 영역(344)은 상기 고비저항 기판(302)에 PW 바이어스 전압을 인가하기 위하여 사용될 수 있다.
도 8은 본 발명의 제4 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 8을 참조하면, 본 발명의 제4 실시예에 따른 반도체 소자(400)는 고비저항 기판(402) 상에 형성된 복수의 트랜지스터들(410)을 포함할 수 있다. 특히, 상기 반도체 소자(400)는 상기 트랜지스터들(410)이 전기적으로 서로 연결된 멀티 핑거(Multi-finger) 구조를 가질 수 있다.
상기 고비저항 기판(402)에는 DNW 영역(430)이 형성될 수 있으며, 상기 DNW 영역(430) 상에 LPW 영역(432)이 형성될 수 있다. 상기 트랜지스터들(410)은 상기 LPW 영역(432) 상에 형성될 수 있다. 각각의 트랜지스터들(410)은 게이트 전극(412)과 상기 게이트 전극(412)의 양측에 인접하는 상기 LPW 영역(432)의 표면 부위들에 형성된 소스 영역(414)과 드레인 영역(416)을 포함할 수 있다. 또한, 상기 트랜지스터(410)는 상기 게이트 전극(412)과 상기 LPW 영역(432) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(412)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
본 발명의 제4 실시예에 따르면, 도시된 바와 같이 서로 인접한 트랜지스터들(410)은 드레인 영역(416)을 서로 공유할 수 있다. 또한, 서로 인접한 트랜지스터들(410)은 P형 고농도 불순물 영역(440)을 서로 공유할 수 있다. 구체적으로, 서로 인접한 트랜지스터들(410)의 소스 영역들(414) 사이에는 기판 탭 또는 웰 탭으로서 기능하는 P형 고농도 불순물 영역(440)이 구비될 수 있으며, 상기 인접하는 소스 영역들(414)과 상기 P형 고농도 불순물 영역(440)은 전기적으로 서로 연결될 수 있다. 상기 소스 영역들(414)과 전기적으로 연결된 P형 고농도 불순물 영역(440)은 상기 반도체 소자(400)의 항복 전압(breakdown voltage)을 개선하기 위하여 사용될 수 있다.
상기 반도체 소자(400)는 상기 트랜지스터들(410)이 형성된 액티브 영역을 감싸도록 링 형태를 갖는 소자 분리 영역(420)을 포함할 수 있다. 상기 소자 분리 영역(420)은 상기 DNW 영역(430)보다 깊게 형성되는 DTI 영역(422)과 상기 DTI 영역(422) 상에 형성되는 STI 영역(424)을 포함할 수 있다. 이때, 상기 DNW 영역(430)과 LPW 영역(432)은 상기 소자 분리 영역(420) 내에 형성될 수 있다.
한편, 상기 소자 분리 영역(420)의 외측에는 제2 PW 영역(434)이 형성될 수 있으며, 상기 제2 PW 영역(434) 상에는 P형 고농도 불순물 영역(442)이 형성될 수 있다. 상기 P형 고농도 불순물 영역(442)은 상기 고비저항 기판(402)에 PW 바이어스 전압을 인가하기 위하여 사용될 수 있다.
도 9는 본 발명의 제5 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 9를 참조하면, 본 발명의 제5 실시예에 따른 반도체 소자(500)는 고비저항 기판(502) 상에 형성된 복수의 트랜지스터들(510)을 포함할 수 있다. 특히, 상기 반도체 소자(500)는 상기 트랜지스터들(510)이 전기적으로 서로 연결된 멀티 핑거(Multi-finger) 구조를 가질 수 있다.
상기 고비저항 기판(502)에는 DNW 영역(530)이 형성될 수 있으며, 상기 DNW 영역(530) 상에 LPW 영역(532)이 형성될 수 있다. 상기 트랜지스터들(510)은 상기 LPW 영역(532) 상에 형성될 수 있다. 각각의 트랜지스터들(510)은 게이트 전극(512)과 상기 게이트 전극(512)의 양측에 인접하는 상기 LPW 영역(532)의 표면 부위들에 형성된 소스 영역(514)과 드레인 영역(516)을 포함할 수 있다. 또한, 상기 트랜지스터(510)는 상기 게이트 전극(512)과 상기 LPW 영역(532) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(512)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
본 발명의 제5 실시예에 따르면, 도시된 바와 같이 서로 인접한 트랜지스터들(510)은 드레인 영역(516)을 서로 공유할 수 있으며, 또한 P형 고농도 불순물 영역(540)을 서로 공유할 수 있다. 구체적으로, 서로 인접한 트랜지스터들(510)의 소스 영역들(514) 사이에는 기판 탭 또는 웰 탭으로서 기능하는 P형 고농도 불순물 영역(540)이 구비될 수 있으며, 상기 인접하는 소스 영역들(514)과 상기 P형 고농도 불순물 영역(540)은 전기적으로 서로 연결될 수 있다.
상기 반도체 소자(500)는 상기 트랜지스터들(510)이 형성된 액티브 영역을 감싸도록 링 형태를 갖는 소자 분리 영역(520)을 포함할 수 있다. 상기 소자 분리 영역(520)은 상기 DNW 영역(530)보다 깊게 형성되는 DTI 영역(522)과 상기 DTI 영역(522) 상에 형성되는 STI 영역(524)을 포함할 수 있다. 상기 소자 분리 영역(520)의 외측에는 NW 영역(534)이 형성될 수 있으며, 상기 NW 영역(534) 상에는 N형의 고농도 불순물 영역(542)이 형성될 수 있다.
특히, 상기 LPW 영역(532)은 상기 소자 분리 영역(520) 내에 형성될 수 있으며, 상기 DNW 영역(530)은 상기 LPW 영역(532)보다 넓게 형성될 수 있다. 상기 DTI 영역(522)은 상기 DNW 영역(530)을 관통하여 하방으로 연장할 수 있으며, 상기 NW 영역(534)은 상기 DNW 영역(530)의 가장자리 부위 상에 형성될 수 있다.
본 발명의 제5 실시예에 따르면, 상기 NW 영역(534)은 상기 DNW 영역(530)의 가장자리 부위와 전기적으로 연결될 수 있으며, 상기 DTI 영역(522)은 상기 DNW 영역(530)과 상기 NW 영역(534)을 전기적으로 연결하기 위한 슬릿(526)을 가질 수 있다. 상기 슬릿(526)은 상기 N형 고농도 불순물 영역(542)과 상기 NW 영역(534)을 통해 상기 DNW 영역(530)에 NW 바이어스 전압 또는 리버스 바이어스 전압을 인가하기 위해 사용될 수 있다.
또한, 상기 NW 영역(534)의 외측에는 제2 PW 영역(536)이 형성될 수 있으며, 상기 제2 PW 영역(536) 상에는 제2 P형 고농도 불순물 영역(544)이 형성될 수 있다. 상기 제2 PW 영역(536)은 상기 NW 영역(534)과 상기 고비저항 기판(502) 사이의 공핍 영역의 확장을 방지 또는 감소시키기 위해 사용될 수 있다. 한편, 상기 N형 고농도 불순물 영역(542)과 제2 P형 고농도 불순물 영역(544) 사이에는 제2 STI 영역(550)이 형성될 수 있다.
도 10은 본 발명의 제6 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 10을 참조하면, 본 발명의 제6 실시예에 따른 반도체 소자(600)는 고비저항 기판(602) 상에 형성된 복수의 트랜지스터들(610)을 포함할 수 있다. 특히, 상기 반도체 소자(600)는 상기 트랜지스터들(610)이 전기적으로 서로 연결된 멀티 핑거(Multi-finger) 구조를 가질 수 있다.
상기 고비저항 기판(602)에는 DNW 영역(630)이 형성될 수 있으며, 상기 DNW 영역(630) 상에 LPW 영역(632)이 형성될 수 있다. 상기 트랜지스터들(610)은 상기 LPW 영역(632) 상에 형성될 수 있다. 각각의 트랜지스터들(610)은 게이트 전극(612)과 상기 게이트 전극(612)의 양측에 인접하는 상기 LPW 영역(632)의 표면 부위들에 형성된 소스 영역(614)과 드레인 영역(616)을 포함할 수 있다. 또한, 상기 트랜지스터(610)는 상기 게이트 전극(612)과 상기 LPW 영역(632) 사이에 형성된 게이트 절연막 및 상기 게이트 전극(612)의 측면들 상에 형성된 스페이서들을 포함할 수 있다.
본 발명의 제6 실시예에 따르면, 도시된 바와 같이 서로 인접한 트랜지스터들(610)은 드레인 영역(616)을 서로 공유할 수 있으며, 또한 P형 고농도 불순물 영역(640)을 서로 공유할 수 있다. 구체적으로, 서로 인접한 트랜지스터들(610)의 소스 영역들(614) 사이에는 기판 탭 또는 웰 탭으로서 기능하는 P형 고농도 불순물 영역(640)이 구비될 수 있으며, 상기 인접하는 소스 영역들(614)과 상기 P형 고농도 불순물 영역(640)은 전기적으로 서로 연결될 수 있다.
상기 반도체 소자(600)는 상기 트랜지스터들(610)이 형성된 액티브 영역을 감싸도록 링 형태를 갖는 제1 소자 분리 영역(620)을 포함할 수 있다. 상기 제1 소자 분리 영역(620)은 상기 DNW 영역(630)보다 깊게 형성되는 제1 DTI 영역(622)과 상기 제1 DTI 영역(622) 상에 형성되는 제2 STI 영역(624)을 포함할 수 있다. 상기 제1 소자 분리 영역(620)의 외측에는 링 형태를 갖도록 NW 영역(634)이 형성될 수 있으며, 상기 NW 영역(634) 상에는 N형의 고농도 불순물 영역(642)이 형성될 수 있다.
특히, 상기 LPW 영역(632)은 상기 제1 소자 분리 영역(620) 내에 형성될 수 있으며, 상기 DNW 영역(630)은 상기 LPW 영역(632)보다 넓게 형성될 수 있다. 상기 DTI 영역(622)은 상기 DNW 영역(630)을 관통하여 하방으로 연장할 수 있으며, 상기 NW 영역(634)은 상기 DNW 영역(630)의 가장자리 부위 상에 형성될 수 있다.
본 발명의 제6 실시예에 따르면, 상기 NW 영역(634)은 상기 DNW 영역(630)의 가장자리 부위와 전기적으로 연결될 수 있으며, 상기 제1 DTI 영역(622)은 상기 DNW 영역(630)과 상기 NW 영역(634)을 전기적으로 연결하기 위한 슬릿(626)을 가질 수 있다. 상기 슬릿(626)은 상기 N형 고농도 불순물 영역(642)과 상기 NW 영역(634)을 통해 상기 DNW 영역(630)에 NW 바이어스 전압 또는 리버스 바이어스 전압을 인가하기 위해 사용될 수 있다.
특히, 상기 NW 영역(634)의 외측에는 상기 NW 영역(634) 및 상기 N형의 고농도 불순물 영역(642)을 감싸도록 링 형태를 갖는 제2 소자 분리 영역(650)이 형성될 수 있다. 상기 제2 소자 분리 영역(650)은 제2 DTI 영역(652)과 상기 제2 DTI 영역(652) 상에 형성된 제2 STI 영역(654)을 포함할 수 있다. 상기 제2 DTI 영역(652)의 깊이는 대략 5㎛ 이상인 것이 바람직하다. 예를 들면, 상기 제2 DTI 영역(652)의 깊이는 대략 5㎛ 내지 10㎛ 범위 내에서 구성될 수 있다.
상기 제2 소자 분리 영역(650)은 상기 DNW 영역(630)과 상기 NW 영역(634) 및 상기 고비저항 기판(602) 사이의 공핍 영역 확장을 방지 또는 감소시키기 위하여 사용될 수 있으며, 아울러 상기 반도체 소자(600)에 인접하게 형성되는 제어기와 같은 디지털 소자와의 전기적인 격리를 위해 사용될 수 있다.
한편, 상기 제2 소자 분리 영역(650)의 외측에는 제2 PW 영역(636)이 형성될 수 있으며, 상기 제2 PW 영역(636) 상에는 제2 P형 고농도 불순물 영역(644)이 형성될 수 있다. 상기 제2 P형 고농도 불순물 영역(644)은 상기 고비저항 기판(602)에 PW 바이어스 전압을 인가하기 위하여 사용될 수 있다.
한편, 상기 반도체 소자는 RF FEM과 같은 RF 모듈의 RF 스위칭 소자로서 사용될 수 있다.
도 11은 고비저항 기판 상에 형성된 RF 모듈을 설명하기 위한 개략도이다.
도 11을 참조하면, RF FEM과 같은 RF 모듈(700)은 RF 스위칭 소자(710), RF 능동 소자(720), RF 수동 소자(730), 디지털 소자(740) 등과 같은 구성 요소들을 포함할 수 있으며, 상기 구성 요소들은 상기 고비저항 기판(702) 상에 형성될 수 있다. 예를 들면, 상기 RF 능동 소자(720)는 파워 앰프를 포함할 수 있으며, 상기 RF 수동 소자(730)는 저항, 커패시터, 인덕터, 변압기, 릴레이 등과 같은 수동 부품들을 포함할 수 있다. 또한, 상기 디지털 소자(740)는 제어기를 포함할 수 있다.
특히, 상기 고비저항 기판(702)을 통한 방열 효율이 상기 SOI 기판과 비교하여 충분히 개선될 수 있으므로 상기 파워 앰프(720)의 성능이 크게 개선될 수 있으며, 또한 상기 수동 소자(730)의 전기적인 특성이 충분히 개선될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자는 고비저항 기판과, 상기 고비저항 기판 상에 형성된 트랜지스터와, 상기 트랜지스터를 감싸도록 상기 고비저항 기판 내에 형성된 소자 분리 영역을 포함할 수 있다. 상기 소자 분리 영역은 DTI 영역과 상기 DTI 영역 상에 형성된 STI 영역을 포함할 수 있다. 또한, 상기 반도체 소자는 상기 고비저항 기판 내에 형성된 DNW 영역과 상기 DNW 영역 상에 형성된 LPW 영역을 포함할 수 있으며, 상기 트랜지스터는 상기 LPW 영역 상에 형성될 수 있다.
상기와 같이 고비저항 기판을 이용하여 반도체 소자를 제조함으로써 일반적인 SOI 기판과 비교하여 상기 반도체 소자의 제조 비용이 크게 감소될 수 있으며, 또한 상기 DTI 영역과 DNW 영역에 의해 접합 커패시턴스 및 RF 노이즈 커플링이 크게 감소될 수 있다.
특히, 상기 소스 및 드레인 영역들과 상기 LPW 영역 사이의 공핍 영역들이 충분히 확장될 수 있으며, 이에 의해 상기 반도체 소자의 오프 상태 커패시턴스와 온 상태 저항이 크게 감소될 수 있다. 결과적으로, 상기 반도체 소자가 RF 모듈의 RF 스위칭 소자로서 사용되는 경우 RF 스위치 특성이 충분히 개선될 수 있다.
또한, 상기 소자 분리 영역에 슬릿을 형성하고, 상기 슬릿을 통해 상기 DNW 영역에 NW 바이어스 전압 또는 리버스 바이어스 전압을 인가할 수 있다. 따라서, 상기 DNW 영역에 기인하는 접합 커패시턴스를 충분히 감소시킬 수 있으며, 이를 통해 상기 RF 스위칭 소자의 전기적인 특성을 충분히 개선할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 반도체 소자 102 : 고비저항 기판
110 : 트랜지스터 112 : 게이트 전극
114 : 소스 영역 116 : 드레인 영역
120 : 소자 분리 영역 122 : 깊은 트렌치 소자 분리 영역
124 : 얕은 트렌치 소자 분리 영역 130 : 깊은 웰 영역
132 : 저농도 웰 영역 134 : 제2 웰 영역
140 : 제1 고농도 불순물 영역 142 : 제2 고농도 불순물 영역

Claims (20)

  1. 제1 도전형을 갖는 고비저항 기판;
    상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역;
    상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역;
    상기 저농도 웰 영역 상에 형성된 트랜지스터;
    상기 트랜지스터를 감싸도록 상기 고비저항 기판에 형성된 깊은 트렌치 소자 분리 영역; 및
    상기 깊은 트렌치 소자 분리 영역의 외측에 형성되며 제2 도전형을 갖는 제2 웰 영역을 포함하되,
    상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역과 상기 제2 웰 영역을 전기적으로 연결하기 위한 슬릿을 갖는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 깊은 트렌치 소자 분리 영역 상에 형성된 얕은 트렌치 소자 분리 영역을 더 포함하는 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서, 상기 트랜지스터는,
    상기 고비저항 기판 상에 형성된 게이트 전극;
    상기 게이트 전극의 양측에 인접하는 상기 고비저항 기판의 표면 부위들에 각각 형성된 소스 영역 및 드레인 영역; 및
    상기 소스 영역의 일측에 형성된 고농도 불순물 영역을 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제3항에 있어서, 상기 소스 영역은 제2 도전형을 갖고,
    상기 고농도 불순물 영역은 제1 도전형을 가지며,
    상기 소스 영역과 상기 고농도 불순물 영역은 전기적으로 서로 연결된 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서, 상기 저농도 웰 영역은 1E+10 내지 1E+12 ions/cm2의 불순물 농도를 갖는 것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서, 상기 깊은 웰 영역과 상기 저농도 웰 영역은 상기 깊은 트렌치 소자 분리 영역 내에 형성되며,
    상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역보다 깊게 형성되는 것을 특징으로 하는 반도체 소자.
  7. 삭제
  8. 제1항에 있어서, 상기 깊은 웰 영역은 상기 저농도 웰 영역보다 넓게 형성되며,
    상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역을 관통하여 상기 깊은 웰 영역보다 깊게 연장하는 것을 특징으로 하는 반도체 소자.
  9. 제1항에 있어서, 상기 제2 웰 영역 상에는 제2 도전형을 갖는 제2 고농도 불순물 영역이 형성되는 것을 특징으로 하는 반도체 소자.
  10. 삭제
  11. 제9항에 있어서, 상기 제2 웰 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성되는 것을 특징으로 하는 반도체 소자.
  12. 제9항에 있어서, 상기 제2 웰 영역과 상기 제2 고농도 불순물 영역을 감싸도록 형성되는 제2 소자 분리 영역을 더 포함하며,
    상기 제2 소자 분리 영역은 제2 깊은 트렌치 소자 분리 영역 및 상기 제2 깊은 트렌치 소자 분리 영역 상에 형성된 제2 얕은 트렌치 소자 분리 영역을 포함하는 것을 특징으로 하는 반도체 소자.
  13. 제12항에 있어서, 상기 제2 소자 분리 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성되는 것을 특징으로 하는 반도체 소자.
  14. 제1항에 있어서, 상기 깊은 웰 영역과 상기 저농도 웰 영역 사이에는 제1 도전형을 갖는 제1 웰 영역이 형성되는 것을 특징으로 하는 반도체 소자.
  15. 제1 도전형을 갖는 고비저항 기판;
    상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역;
    상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역;
    상기 저농도 웰 영역 상에 형성되며 멀티 핑거 구조를 갖도록 전기적으로 서로 연결된 복수의 트랜지스터들;
    상기 트랜지스터들을 감싸도록 링 형태를 갖고 상기 깊은 웰 영역보다 깊게 형성된 깊은 트렌치 소자 분리 영역; 및
    상기 깊은 트렌치 소자 분리 영역의 외측에 형성되며 제2 도전형을 갖는 제2 웰 영역을 포함하되,
    상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역과 상기 제2 웰 영역을 전기적으로 연결하기 위한 슬릿을 갖는 것을 특징으로 하는 반도체 소자.
  16. 제15항에 있어서, 상기 저농도 웰 영역은 1E+10 내지 1E+12 ions/cm2의 불순물 농도를 갖는 것을 특징으로 하는 반도체 소자.
  17. 제15항에 있어서, 인접하는 트랜지스터들의 소스 영역들 사이에는 제1 도전형을 갖는 고농도 불순물 영역이 형성되며,
    상기 인접하는 트랜지스터들의 소스 영역들과 상기 고농도 불순물 영역은 전기적으로 서로 연결되는 것을 특징으로 하는 반도체 소자.
  18. 제15항에 있어서, 상기 제2 웰 영역 상에는 제2 도전형을 갖는 제2 고농도 불순물 영역이 형성되는 것을 특징으로 하는 반도체 소자.
  19. 제18항에 있어서, 상기 제2 웰 영역의 외측에는 제2 깊은 트렌치 소자 분리 영역이 형성되고,
    상기 제2 깊은 트렌치 소자 분리 영역의 외측에는 제1 도전형을 갖는 제3 웰 영역이 형성되며,
    상기 제3 웰 영역 상에는 제1 도전형을 갖는 제3 고농도 불순물 영역이 형성되는 것을 특징으로 하는 반도체 소자.
  20. 고비저항 기판 상에 형성된 RF 스위칭 소자;
    상기 고비저항 기판 상에 형성된 RF 능동 소자;
    상기 고비저항 기판 상에 형성된 수동 소자; 및
    상기 고비저항 기판 상에 형성된 제어기를 포함하는 RF 모듈에 있어서,
    상기 RF 스위칭 소자는,
    상기 고비저항 기판 내에 형성되며 제2 도전형을 갖는 깊은 웰 영역;
    상기 깊은 웰 영역 상에 형성되며 제1 도전형을 갖는 저농도 웰 영역;
    상기 저농도 웰 영역 상에 형성된 트랜지스터;
    상기 트랜지스터를 감싸도록 상기 고비저항 기판에 형성된 깊은 트렌치 소자 분리 영역; 및
    상기 깊은 트렌치 소자 분리 영역의 외측에 형성되며 제2 도전형을 갖는 제2 웰 영역을 포함하되,
    상기 깊은 트렌치 소자 분리 영역은 상기 깊은 웰 영역과 상기 제2 웰 영역을 전기적으로 연결하기 위한 슬릿을 갖는 것을 특징으로 하는 RF 모듈.
KR1020150086371A 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 KR101692625B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150086371A KR101692625B1 (ko) 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
US15/041,561 US10325867B2 (en) 2015-06-18 2016-02-11 Semiconductor device and radio frequency module formed on high resistivity substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150086371A KR101692625B1 (ko) 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈

Publications (2)

Publication Number Publication Date
KR20160149432A KR20160149432A (ko) 2016-12-28
KR101692625B1 true KR101692625B1 (ko) 2017-01-03

Family

ID=57588404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150086371A KR101692625B1 (ko) 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈

Country Status (2)

Country Link
US (1) US10325867B2 (ko)
KR (1) KR101692625B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666752B1 (ko) * 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
US9922973B1 (en) * 2017-06-01 2018-03-20 Globalfoundries Inc. Switches with deep trench depletion and isolation structures
TWI628792B (zh) * 2017-09-21 2018-07-01 新唐科技股份有限公司 半導體基底結構及半導體裝置
US11145722B2 (en) * 2019-03-05 2021-10-12 Analog Devices, Inc. Heavily doped buried layer to reduce MOSFET off capacitance
KR20210111982A (ko) * 2020-03-04 2021-09-14 주식회사 디비하이텍 알에프 스위치 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5432751B2 (ja) * 2010-02-01 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163342A (ja) 1996-12-04 1998-06-19 Sharp Corp 半導体装置
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
KR100250488B1 (ko) * 1997-12-23 2000-04-01 정선종 초고속-고내압-저열화 특성을 갖는 바이폴라-래터널파워모스페트의 제조 방법
JP2002237575A (ja) * 2001-02-08 2002-08-23 Sharp Corp 半導体装置及びその製造方法
SE0200414D0 (sv) 2002-02-13 2002-02-13 Ericsson Telefon Ab L M Semiconductor fabrication process lateral pnp transistor, and integrated circuit
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US8089129B2 (en) 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
TW200524139A (en) 2003-12-24 2005-07-16 Renesas Tech Corp Voltage generating circuit and semiconductor integrated circuit
US6956266B1 (en) 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
US8861214B1 (en) 2006-11-22 2014-10-14 Marvell International Ltd. High resistivity substrate for integrated passive device (IPD) applications
US7411271B1 (en) * 2007-01-19 2008-08-12 Episil Technologies Inc. Complementary metal-oxide-semiconductor field effect transistor
KR100873892B1 (ko) 2007-02-27 2008-12-15 삼성전자주식회사 멀티 핑거 트랜지스터
US7541247B2 (en) 2007-07-16 2009-06-02 International Business Machines Corporation Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication
US7999320B2 (en) 2008-12-23 2011-08-16 International Business Machines Corporation SOI radio frequency switch with enhanced signal fidelity and electrical isolation
US8304835B2 (en) 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101986090B1 (ko) * 2012-04-06 2019-06-05 삼성전자 주식회사 가드링을 포함하는 반도체 장치 및 이를 포함하는 반도체 시스템
KR102070477B1 (ko) * 2012-06-28 2020-01-29 스카이워크스 솔루션즈, 인코포레이티드 고저항률 기판 상의 쌍극성 트랜지스터
KR102046138B1 (ko) * 2013-02-08 2019-11-18 삼성전자주식회사 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5432751B2 (ja) * 2010-02-01 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US10325867B2 (en) 2019-06-18
KR20160149432A (ko) 2016-12-28
US20160372429A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
KR101666752B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
US10453928B2 (en) Radio frequency isolation for SOI transistors
KR101692625B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
TWI536461B (zh) 射頻裝置及射頻裝置之製造方法
EP2731144B1 (en) Semiconductor device and driver circuit with an active device and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
TW201640641A (zh) 針對在高電阻絕緣體覆矽的基板上之射頻積體電路中的漏泄、耗損和非線性緩解的隔離方法
US10566423B2 (en) Semiconductor switch device and a method of making a semiconductor switch device
KR101666753B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
CN104051529B (zh) 高阻抗衬底上的rf开关
KR20190127389A (ko) 반도체 소자 및 그 제조 방법
KR101710268B1 (ko) 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈
CN103943612A (zh) 静电放电保护装置
CN106663657B (zh) 静电保护器件和静电保护电路
SE527215C2 (sv) Integrerad omkopplingsanordning
KR101828144B1 (ko) 고비저항 기판 상에 형성된 무선 주파수 모듈
CN110838525B (zh) Ldmos器件及其形成方法
US10014366B1 (en) Tapered polysilicon gate layout for power handling improvement for radio frequency (RF) switch applications
CN113921520A (zh) 射频开关器件及其制造方法
US8890144B2 (en) High voltage semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 4