CN110838525B - Ldmos器件及其形成方法 - Google Patents
Ldmos器件及其形成方法 Download PDFInfo
- Publication number
- CN110838525B CN110838525B CN201810936906.2A CN201810936906A CN110838525B CN 110838525 B CN110838525 B CN 110838525B CN 201810936906 A CN201810936906 A CN 201810936906A CN 110838525 B CN110838525 B CN 110838525B
- Authority
- CN
- China
- Prior art keywords
- plate
- region
- substrate
- conductive
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 210000000746 body region Anatomy 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims description 90
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000007772 electrode material Substances 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 139
- 150000002500 ions Chemical class 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种LDMOS器件及其形成方法,在衬底上形成跨接所述体区及所述漂移区的栅极结构,然后再在所述栅极结构靠近所述漏区的侧壁及所述栅极结构与所述漏区之间的衬底上形成场极板,所述场极板的导电板、绝缘板及中间板可以构成若干个电容器结构,所述LDMOS器件在工作时,不仅可以在源区和漏区施加电压,还可以通过在导电板上加电压以改变若干个电容器的场强,从而更加灵活的改变所述源区至漏区通路上的场强,进而提高了器件的性能;进一步,在后续在形成导电插塞时,中间板的存在可以避免由于工艺误差把导电插塞打到绝缘板上的情况,使加工导电插塞的余量更大,工艺更稳定,形成的器件可靠性更高。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种LDMOS器件及其形成方法。
背景技术
横向扩散金属氧化物半导体晶体管(Laterally Diffused Metal Oxidesemiconductor,LDMOS)主要应用于功率集成电路,例如面向移动电话基站的射频功率放大器,其也可以应用于高频、特高频与超高频广播传输器以及微波雷达与导航系统等。LDMOS器件具有诸多优点,例如其具有优秀的热稳定性和频率稳定性,并且LDMOS器件的反馈电容和热阻较低,输入阻抗恒定,偏流电路简单。
现有的LDMOS器件的性能仍有待提高。
发明内容
本发明的目的在于提供一种LDMOS器件及其形成方法,以提高现有的LDMOS器件的性能。
为了达到上述目的,本发明提供了一种LDMOS器件,所述LDMOS器件包括:
衬底,所述衬底中形成漂移区及两个体区,所述漂移区位于两个所述体区之间,所述体区中形成有源区,所述漂移区中形成有漏区;
栅极结构,所述栅极结构位于所述衬底上并且跨接所述体区及所述漂移区;
场极板,所述场极板覆盖所述栅极结构靠近所述漏区的侧壁,还覆盖所述栅极结构与所述漏区之间的衬底,所述场极板包括导电板、绝缘板及位于所述导电板及所述绝缘板之间的中间板,所述绝缘板较所述导电板更靠近所述衬底。
可选的,所述中间板包括若干个多晶硅材料层和缘板材料层的复合结构层。
可选的,所述LDMOS器件还包括第一介质层及位于所述第一介质层中的多个导电插塞,所述第一介质层覆盖所述衬底及所述栅极结构,所述导电插塞用于将所述源区、漏区及场极板接出。
可选的,所述体区中还形成有基区,所述基区在所述衬底的延伸方向与所述源区相连。
可选的,所述LDMOS器件还包括一导电接触层,所述导电接触层覆盖所述体区、所述漏区及所述栅极结构,所述导电接触层的材料与所述导电板的材料相。。
本发明还提供了一种LDMOS器件的形成方法,所述LDMOS器件的形成方法包括:
提供衬底,所述衬底中形成有漂移区及两个体区,所述漂移区位于两个所述体区之间,所述体区中形成有源区,所述漂移区中形成有漏区;
在所述衬底上形成跨接所述体区及所述漂移区的栅极结构;
在所述衬底上形成场极板,所述场极板覆盖所述栅极结构靠近所述漏区的侧壁,还覆盖所述栅极结构与所述漏区之间的衬底,所述场极板包括导电板、绝缘板及位于所述导电板及所述绝缘板之间的中间板,所述绝缘板较所述导电板更靠近所述衬底。
可选的,形成跨接所述体区及所述漂移区的栅极结构的步骤包括:
在所述衬底上形成栅电极材料层;
刻蚀所述栅电极材料层以形成栅电极,所述栅电极跨接所述体区及所述漂移区;
在所述栅电极的侧壁形成侧墙,所述栅电极及所述侧墙构成所述栅极结构。
可选的,形成所述场极板的步骤包括:
形成覆盖所述衬底及所述栅极结构的层叠体,所述层叠体包括依次重叠的绝缘板材料层、中间板材料层及多晶硅材料层,所述绝缘板材料层较所述多晶硅材料层靠近所述衬底;
刻蚀所述层叠体以形成图形化的层叠体,所述图形化的层叠体覆盖所述栅极结构靠近所述漏区的侧壁,还覆盖所述栅极结构与所述漏区之间的衬底;
在所述图形化的层叠体上形成金属层;
对所述金属层进行退火处理,使所述多晶硅材料层与所述金属层反应以形成导电板材料层;
去除所述导电板材料层上剩余的金属层,所述导电板材料层构成所述导电板,所述中间板材料层构成所述中间板,所述绝缘板材料层构成所述绝缘板。
可选的,所述中间板材料层包括若干个多晶硅材料层和缘板材料层的复合结构层。
可选的,在所述图形化的层叠体上形成所述金属层的同时,还在所述体区、漏区及栅极结构上形成了所述金属层,通过退火处理后,所述体区、漏区及栅极结构上形成导电接触层,所述导电接触层的材料与所述导电板的材料相同。
可选的,所述金属层的材料包括钛、钴或者钼中的一种或多种。
可选的,形成所述场极板之后,所述LDMOS器件的形成方法还包括:
在所述衬底上形成第一介质层,所述第一介质层覆盖所述衬底、场极板及所述栅极结构;
在所述第一介质层中形成多个导电插塞,以将所述源区、漏区及场极板接出。
可选的,形成第一介质层之前,所述LDMOS器件的形成方法还包括:
在所述衬底上形成第二介质层,所述第二介质层覆盖所述衬底、场极板及栅极结构以保护所述衬底、场极板及栅极结构。
可选的,形成多个所述导电插塞的步骤包括:
刻蚀所述第一介质层,形成对应所述源区、漏区及场极板的多个沟槽;
在每个所述沟槽中填充导电材料,形成所述导电插塞,使所述导电插塞将所述源区、漏区及场极板接出。
在本发明提供的LDMOS器件及其形成方法中,在衬底上形成跨接所述体区及所述漂移区的栅极结构,然后再在所述栅极结构靠近所述漏区的侧壁及所述栅极结构与所述漏区之间的衬底上形成场极板,所述场极板的导电板、绝缘板及中间板可以构成若干个电容器结构,所述LDMOS器件在工作时,不仅可以在源区和漏区施加电压,还可以通过在导电板上加电压以改变若干个电容器的场强,从而更加灵活的改变所述源区至漏区通路上的场强,进而提高了器件的性能;进一步,在后续在形成导电插塞时,中间板的存在可以避免由于工艺误差把导电插塞打到绝缘板上的情况,使加工导电插塞的余量更大,工艺更稳定,形成的器件可靠性更高。
附图说明
图1为本发明实施例提供的LDMOS器件的剖面示意图;
图2为本发明实施例提供的LDMOS器件的形成方法的流程图;
图3-图12为本发明实施例提供的采用所述LDMOS器件的形成方法形成的半导体结构的剖面示意图;
其中,1-衬底,11-第一体区,111-第一源区,12-第二体区,121-第二源区,13-漂移区,131-漏区,2-栅电极,30-中间板材料层,31-侧墙材料层,32-绝缘板材料层,33-多晶硅材料层,34-第二介质层,35-第一介质层,4-侧墙,5-场极板,51-导电板,52-绝缘板,53-中间板,54-导电接触层,6-导电插塞。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图1,其为本实施例提供的LDMOS器件的剖面示意图,如图1所示,所述LDMOS器件包括:衬底1,所述衬底中形成有漂移区13及两个体区,所述漂移区13位于两个体区之间,所述体区中形成有源区,所述漂移区13中形成有漏区131;栅极结构,所述栅极结构位于所述衬底1上并且跨接所述体区及所述漂移区13;场极板5,所述场极板5的覆盖所述栅极结构靠近所述漏区131的侧壁,还覆盖所述栅极结构与所述漏区131之间的衬底1,所述场极板5包括导电板51、绝缘板52及位于所述导电板51及所述绝缘板52之间的中间板53。
具体的,如图1所示,所述衬底1的材料可以为硅(Si)、硅锗(GeSi)、碳化硅(SiC)或绝缘体上的硅(SOI)等其他的半导体材料,本实施例中,所述衬底1材料为硅。为了便于描述,将两个体区区分为第一体区11和第二体区12,所述第一体区11中形成的源区为第一源区111,所述第二体区12中形成的源区为第二源区112,所述第一体区11和所述第二体区12中还形成有基区(未图示),在所述衬底1的延伸方向与所述源区相连,以便于电子的移动。所述漂移区13位于所述第一体区11和所述第二体区之间。所述体区和所述漂移区13为深掺杂,所述源区和所述漏区131中为浅掺杂,所述体区和所述漂移区13掺杂的离子既可以是N型杂质离子也可以是P型杂质离子,可以根据实际形成的器件进行调整,所述N型杂质离子包括磷离子、砷离子、锑离子,所述P型杂质离子包括硼离子、镓离子、铟离子。
所述栅极结构跨接所述体区和所述漂移区13,所述栅极结构包括栅电极2及形成栅电极侧壁的侧墙4,可选的,所述栅电极2与所述衬底1之间还可以形成有一栅介质层,用于隔离所述栅电极2与所述衬底1,从图1中可以看出,两个栅极结构共用所述漏区131。
所述场极板5的一部分覆盖所述栅极结构靠近所述漏区131的侧壁,剩余的部分覆盖所述栅极结构至所述漏区131之间的衬底1,即所述场极板5被漏区131隔离开。所述场极板5包括三层,底层是采用绝缘材料形成的绝缘板52,中间层是若干个多晶硅材料层-绝缘材料层的复合结构层,本实施例中仅展示出中间层为一个多晶硅材料层-绝缘材料层的复合结构层构成的中间板53,顶层是采用导电材料形成的导电板51,所述导电板51覆盖在所述中间板53上,所述中间板53覆盖在所述绝缘板52上,可以形成若干个电容器结构,通过在所述导电板51上加电压可以改变改电容器结构的场强,进而改变所述源区至漏区通路上的场强。
进一步,所述LDMOS器件还包括一导电接触层54,所述导电接触层54覆盖所述体区、所述漏区131及所述栅极结构,以便于通过所述导电接触层54向所述源区及所述漏区131施加电压,所述导电接触层54的材料与所述导电板51的材料相同。
所述衬底1上形成有第一介质层35,所述第一介质层35覆盖所述衬底1及所述栅极结构,所述第一介质层35中形成有多个导电插塞6,可选的,所述导电插塞6的底部与所述导电板51相接触,用于将所述源区、漏区131及场极板5接出。
相应的,本发明实施例还提供一种LDMOS器件的形成方法,具体的,请参阅图2,其为本实施例提供的LDMOS器件的形成方法的流程图,如图2所示,所述LDMOS器件的形成方法包括:
S1:提供衬底,所述衬底中形成有漂移区及两个体区,所述漂移区位于两个所述体区之间,所述体区中形成有源区,所述漂移区中形成有漏区;
S2:在所述衬底上形成跨接所述体区及所述漂移区的栅极结构;
S3:在所述衬底上形成场极板,所述场极板覆盖所述栅极结构靠近所述漏区的侧壁,还覆盖所述栅极结构与所述漏区之间的衬底,所述场极板包括导电板、绝缘板及位于所述导电板及所述绝缘板之间的中间板,所述绝缘板较所述导电板更靠近所述衬底。
具体的,请参阅图3-图12,其为本实施例提供的采用所述LDMOS器件的形成方法形成的半导体结构的剖面示意图,接下来,将结合图3-图12对本实施例提供的LDMOS器件的形成方法作进一步描述。
首先,请参阅图3,提供所述衬底1,在所述衬底1中通过离子注入工艺形成深掺杂的第一体区11、第二体区12及漂移区13,所述第一体区11和所述第二体区12的掺杂离子及注入深度均可以相同,可选的,在所述第一体区11、第二体区12及漂移区13注入的杂质离子的类型可以根据实际要形成的器件进行选择。
接着如图4所示,在所述衬底1上形成跨接所述体区及所述漂移区13的栅极结构,形成所述栅电极2的步骤可以为:形成覆盖所述衬底1的栅介质层材料层,在所述栅介质材料层上形成栅电极材料层,刻蚀所述栅电极材料层和栅介质材料层,在部分所述体区、部分所述漂移区13之间衬底1上形成栅介质层,在栅介质层上形成跨接所述体区及所述漂移区13的栅电极2,可选的,所述栅介质层的材料可以为氧化硅或高K介电材料,所述栅电极2的材料可以为多晶硅或金属材料。请参阅图5,在所述衬底1上形成侧墙材料层31,所述侧墙材料层31覆盖所述衬底1及所述栅电极2,刻蚀所述侧墙材料层31以去除所述衬底1上的侧墙材料层31,保留所述栅电极2侧壁的侧墙材料层31形成侧墙4,具体如图6所示。本实施例中,所述侧墙材料层31的材料为氧化硅,所述栅介质层、栅电极2及侧墙4共同构成所述栅极结构。
然后,请参阅图7,通过离子注入工艺在所述第一体区11及第二体区中形成浅掺杂的第一源区111和第二源区121,在所述漂移区13中形成浅掺杂的漏区131,所述漏区131距离所述第一源区111的距离与距离所述第二源区121的距离相等。
接下来,请参阅图8,在所述衬底1上依次形成绝缘板材料层32、中间板材料层30及多晶硅材料层33,所述多晶硅材料层33覆盖所述中间板材料层30,所述中间板材料层30覆盖所述绝缘板材料层32,所述绝缘板材料层32、中间板材料层30及多晶硅材料层33构成一层叠体,所述层叠体覆盖所述衬底1及所述栅极结构,可选的,所述中间板材料层30为若干个多晶硅材料层-绝缘材料层的复合结构层,所述中间板材料层30中的多晶硅材料层覆盖所述绝缘板材料层,并且,所述中间板材料层30中的绝缘材料层靠近所述层叠体中的多晶硅材料层33,所述中间板材料层30中的多晶硅材料层靠近所述层叠体中的绝缘板材料层32,本实施例中,所述中间板材料层30仅包括一个多晶硅材料层-绝缘材料层的复合结构层,在其他实施例中,所述中间板材料层30也可以包括多个多晶硅材料层-绝缘材料层的复合结构层。如图9所示,对所述层叠体进行刻蚀以形成图形化的层叠体,具体的,通过刻蚀工艺去除所述第一源区111、第二源区112及漏区131的衬底1上的层叠体,同时还要去除所述栅极结构顶部及所述栅极结构远离所述漏区131的侧壁的层叠体,保留覆盖所述栅极结构靠近所述漏区131的侧壁的层叠体及所述栅极结构与所述漏区131之间的衬底1上的层叠体,所述图形化的层叠体包括部分的绝缘板材料层32、部分的中间板材料层30及部分的多晶硅材料层33,所述多晶硅材料层33仍然覆盖所述中间板材料层30,所述中间板材料层30覆盖所述绝缘板材料层32。
请参阅图10,对所述图形化的层叠体进行金属化工艺,具体的,将一层金属层淀积在衬底1上,所述金属层的材料可以是钛(Ti)、钴(Co)、钼(Mo)、铂(Pt)中的一种或多种,所述金属层覆盖所述衬底1、栅极结构及所述图形化的层叠体。接着进行高温退火工艺,所述高温退火工艺的退火温度可以根据金属层的材料进行调节,例如,若所述金属层的材料是钴,所述高温退火工艺的温度可以在550摄氏度-700摄氏度之间。通过高温退火工艺后,所述金属层与所述多晶硅材料层33发生反应,在所述中间板材料层30与所述金属层之间形成了导电板材料层,例如钴硅化物(CoSi2),由于硅化物的接触电阻很低,可以提高器件的导电性能。进一步,由于所述衬底1为含硅衬底,在体区、漏区131及栅极结构上也形成有硅化物,以构成所述体区、漏区131及栅极结构上的导电接触层54,可以理解的是,所述导电接触层54的材料与所述导电板材料层的材料是相同的。所述栅极结构远离所述漏区131的侧壁上由于有侧墙4的保护,基本没有硅化物的形成。接着去除所述硅化物上没有参与反应而剩余下来的金属层后,所述导电板材料层构成了导电板51,所述中间板材料层30构成了所述中间板53,所述绝缘板材料层32构成了绝缘板52,所述绝缘板52、导电板51及位于所述绝缘板52及导电板51之间的中间板53共同构成了场极板5。
接着请参阅图11,在所述衬底上形成第二介质层34,所述第二介质层34覆盖所述衬底1及所述场极板5,以起到保护有源区、栅极结构及场极板5的作用,本实施例中,所述第二介质层34的材料为氧化硅。接着如图12所示,在所述衬底1上形成所述第一介质层35,所述第一介质层35覆盖所述第二介质层34,所述第一介质层35可以是一氮化硅-TEOS的复合结构层,也可以是单层的氮化硅或氮氧化硅材料,不发明不作限制。最后如图1所示,在所述第一介质层35中形成对应所述源区、漏区131及场极板5并贯穿所述第二介质层34的多个沟槽,然后在所述沟槽中填充导电材料以形成导电插塞6,所述导电插塞6用于将所述第一源区11、第二源区121、漏区131及导电板5上提供电压,所以所述多个沟槽的位置与数量也应该与所述第一源区11、第二源区121、漏区131及导电板5的位置和数量相匹配。
综上,在本发明实施例提供的LDMOS器件及其形成方法中,在衬底上形成跨接所述体区及所述漂移区的栅极结构,然后再在所述栅极结构靠近所述漏区的侧壁及所述栅极结构与所述漏区之间的衬底上形成场极板,所述场极板的导电板、绝缘板及中间板可以构成若干个电容器结构,所述LDMOS器件在工作时,不仅可以在源区和漏区施加电压,还可以通过在导电板上加电压以改变若干个电容器的场强,从而更加灵活的改变所述源区至漏区通路上的场强,进而提高了器件的性能;进一步,在后续在形成导电插塞时,中间板的存在可以避免由于工艺误差把导电插塞打到绝缘板上的情况,使加工导电插塞的余量更大,工艺更稳定,形成的器件可靠性更高。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (9)
1.一种LDMOS器件,其特征在于,所述LDMOS器件包括:
衬底,所述衬底中形成漂移区及两个体区,所述漂移区位于两个所述体区之间,所述体区中形成有源区,所述漂移区中形成有漏区;
栅极结构,所述栅极结构位于所述衬底上并且跨接所述体区及所述漂移区;
场极板,所述场极板覆盖所述栅极结构靠近所述漏区的侧壁,还覆盖所述栅极结构与所述漏区之间的衬底,所述场极板包括导电板、绝缘板及位于所述导电板及所述绝缘板之间的中间板,所述绝缘板较所述导电板更靠近所述衬底,所述中间板包括若干个多晶硅材料层和绝缘材料层的复合结构层;
还包括第一介质层和第二介质层,所述第二介质层覆盖所述衬底、场极板及栅极结构以保护所述衬底、场极板及栅极结构,所述第一介质层覆盖所述第二介质层,所述第一介质层中形成有多个导电插塞,所述导电插塞用于将所述源区、漏区及场极板接出。
2.如权利要求1所述的LDMOS器件,其特征在于,所述体区中还形成有基区,所述基区在所述衬底的延伸方向与所述源区相连。
3.如权利要求1所述的LDMOS器件,其特征在于,所述LDMOS器件还包括一导电接触层,所述导电接触层覆盖所述体区、所述漏区及所述栅极结构,所述导电接触层的材料与所述导电板的材料相同。
4.一种LDMOS器件的形成方法,其特征在于,所述LDMOS器件的形成方法包括:
提供衬底,所述衬底中形成有漂移区及两个体区,所述漂移区位于两个所述体区之间,所述体区中形成有源区,所述漂移区中形成有漏区;
在所述衬底上形成跨接所述体区及所述漂移区的栅极结构;
在所述衬底上形成场极板,所述场极板覆盖所述栅极结构靠近所述漏区的侧壁,还覆盖所述栅极结构与所述漏区之间的衬底,所述场极板包括导电板、绝缘板及位于所述导电板及所述绝缘板之间的中间板,所述绝缘板较所述导电板更靠近所述衬底,所述中间板包括若干个多晶硅材料层和绝缘材料层的复合结构层;
形成第二介质层,所述第二介质层覆盖所述衬底、场极板及栅极结构以保护所述衬底、场极板及栅极结构;
形成第一介质层,所述第一介质层覆盖所述第二介质层,所述第一介质层中形成有多个导电插塞,所述导电插塞用于将所述源区、漏区及场极板接出。
5.如权利要求4所述的LDMOS器件的形成方法,其特征在于,形成跨接所述体区及所述漂移区的栅极结构的步骤包括:
在所述衬底上形成栅电极材料层;
刻蚀所述栅电极材料层以形成栅电极,所述栅电极跨接所述体区及所述漂移区;
在所述栅电极的侧壁形成侧墙,所述栅电极及所述侧墙构成所述栅极结构。
6.如权利要求4所述的LDMOS器件的形成方法,其特征在于,形成所述场极板的步骤包括:
形成覆盖所述衬底及所述栅极结构的层叠体,所述层叠体包括依次重叠的绝缘板材料层、中间板材料层及多晶硅材料层,所述绝缘板材料层较所述多晶硅材料层靠近所述衬底;
刻蚀所述层叠体以形成图形化的层叠体,所述图形化的层叠体覆盖所述栅极结构靠近所述漏区的侧壁,还覆盖所述栅极结构与所述漏区之间的衬底;
在所述图形化的层叠体上形成金属层;
对所述金属层进行退火处理,使所述多晶硅材料层与所述金属层反应以形成导电板材料层;
去除所述导电板材料层上剩余的金属层,所述导电板材料层构成所述导电板,所述中间板材料层构成所述中间板,所述绝缘板材料层构成所述绝缘板。
7.如权利要求6所述的LDMOS器件的形成方法,其特征在于,在所述图形化的层叠体上形成所述金属层的同时,还在所述体区、漏区及栅极结构上形成所述金属层,通过退火处理后,所述体区、漏区及栅极结构上形成了导电接触层,所述导电接触层的材料与所述导电板的材料相同。
8.如权利要求6所述的LDMOS器件的形成方法,其特征在于,所述金属层的材料包括钛、钴或者钼中的一种或多种。
9.如权利要求4所述的LDMOS器件的形成方法,其特征在于,形成多个所述导电插塞的步骤包括:
刻蚀所述第一介质层,形成对应所述源区、漏区及场极板的多个沟槽;
在每个所述沟槽中填充导电材料,形成所述导电插塞,使所述导电插塞将所述源区、漏区及场极板接出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810936906.2A CN110838525B (zh) | 2018-08-16 | 2018-08-16 | Ldmos器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810936906.2A CN110838525B (zh) | 2018-08-16 | 2018-08-16 | Ldmos器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110838525A CN110838525A (zh) | 2020-02-25 |
CN110838525B true CN110838525B (zh) | 2023-09-15 |
Family
ID=69573357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810936906.2A Active CN110838525B (zh) | 2018-08-16 | 2018-08-16 | Ldmos器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110838525B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105789280A (zh) * | 2014-12-25 | 2016-07-20 | 世界先进积体电路股份有限公司 | 高压半导体装置及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130277741A1 (en) * | 2012-04-23 | 2013-10-24 | Globalfoundries Singapore Pte Ltd | Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device |
-
2018
- 2018-08-16 CN CN201810936906.2A patent/CN110838525B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105789280A (zh) * | 2014-12-25 | 2016-07-20 | 世界先进积体电路股份有限公司 | 高压半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110838525A (zh) | 2020-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11107884B2 (en) | Sealed cavity structures with a planar surface | |
US10079279B2 (en) | FET with local isolation layers on S/D trench sidewalls | |
KR101124657B1 (ko) | 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법 | |
US9917184B2 (en) | Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component | |
US9607839B2 (en) | NLDMOS transistor and fabrication method thereof | |
US8698241B2 (en) | Semiconductor device | |
US8159024B2 (en) | High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance | |
US8963218B2 (en) | Dual-gate VDMOS device | |
JP2009540579A (ja) | 自己整合ゲートjfet構造及びその製造方法 | |
KR20080011227A (ko) | Soi 디바이스 제조 방법 | |
US6949454B2 (en) | Guard ring structure for a Schottky diode | |
US10229979B2 (en) | High voltage laterally diffused MOSFET with buried field shield and method to fabricate same | |
JP3742845B2 (ja) | ダブルゲート構造を持つsoi素子の製造方法及びその製造方法で製造されたダブルゲート構造を持つsoi素子 | |
KR102475452B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN113594039A (zh) | 半导体结构及其形成方法 | |
CN110838524B (zh) | Ldmos器件及其形成方法 | |
US20190221643A1 (en) | Semiconductor device formed on a soi substrate | |
CN110838525B (zh) | Ldmos器件及其形成方法 | |
US20220384659A1 (en) | Field effect transistor | |
CN113764502B (zh) | 一种ldmos半导体器件及其制造方法 | |
US6909125B2 (en) | Implant-controlled-channel vertical JFET | |
CN109980010B (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
US10749023B2 (en) | Vertical transistor with extended drain region | |
CN109037205B (zh) | 瞬态电压抑制器及其制造方法 | |
US9825141B2 (en) | Three dimensional monolithic LDMOS transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |