CN105789280A - 高压半导体装置及其制造方法 - Google Patents

Abstract

本发明提供一种高压半导体装置及其制造方法，该高压半导体装置包括：基板；外延层，设于基板上且具有第一导电型；栅极结构，设于外延层上；第一导电型第一高压井区及第二导电型高压井区，分别设于栅极结构两侧的外延层内，其中第一导电型与第二导电型相异；源极区及漏极区，分别设于栅极结构两侧的外延层内；及堆叠结构，设于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；以及导电层，设于绝缘层上，且电连接源极区或栅极结构。本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻。

Description

高压半导体装置及其制造方法

技术领域

本发明是有关于半导体装置及其制造方法，且特别是有关于一种高压半导体装置及其制造方法。

背景技术

高压半导体装置技术适用于高电压与高功率的集成电路领域。传统高压半导体装置，例如垂直式扩散金属氧化物半导体(verticallydiffusedmetaloxidesemiconductor，VDMOS)晶体管及水平扩散金属氧化物半导体(LDMOS)晶体管，主要用于18V以上的元件应用领域。高压装置技术的优点在于符合成本效益，且易相容于其它制造工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通信、车用电子或工业控制等领域中。

高压半导体装置是利用栅极电压来产生通道，并控制流经源极与漏极之间的电流。在传统的高压半导体装置中，为了防止源极与漏极之间的击穿效应(punch-througheffect)，必须延长晶体管的通道长度。然而，如此一来会增加装置的尺寸而使芯片面积增加且会使晶体管的导通电阻(on-resistance，Ron)上升。再者，由于电洞(空穴)的迁移率低于电子的迁移率，因此P型高压半导体装置的导通电阻会高于N型高压半导体装置的导通电阻而不利于P型高压半导体装置效能的提升。

因此，有必要寻求一种新的高压半导体装置结构以解决上述的问题。

发明内容

本发明提供一种高压半导体装置，包括：基板；外延层，设于基板上且具有第一导电型；栅极结构，设于外延层上；第一导电型第一高压井区及第二导电型高压井区，分别设于栅极结构两侧的外延层内，其中第一导电型与第二导电型相异；源极区及漏极区，分别设于栅极结构两侧的外延层内；及堆叠结构，设于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；以及导电层，设于绝缘层上，且电连接源极区或栅极结构。

本发明还提供一种高压半导体装置的制造方法，包括：提供基板；形成外延层于基板上，且外延层具有第一导电型；形成第一导电型第一高压井区及第二导电型高压井区于外延层内，其中第一导电型与第二导电型相异；形成栅极结构于外延层上，其中第一导电型第一高压井区及第二导电型高压井区分别设于栅极结构的两侧；形成源极区及漏极区，源极区及漏极区分别设于栅极结构两侧的外延层内；及形成堆叠结构于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；以及导电层，设于绝缘层上，且电连接源极区或栅极结构。

本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻(on-resistance，R_on)。此外，设于栅极结构及漏极区之间绝缘凸块可更进一步降低此导通电阻。

为让本发明的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1-8是本发明实施例的高压半导体装置在其制造方法中各阶段的剖面图；

图9是本发明另一实施例的高压半导体装置的剖面图；

图10-11是本发明另一实施例的高压半导体装置在其制造方法中各阶段的剖面图；

图12是本发明另一实施例的高压半导体装置的剖面图；及

图13是本发明另一实施例的高压半导体装置的剖面图；

符号说明：

100基板；

102外延层；

104掺杂阻障区；

106a第一导电型第一高压井区；

106b第一导电型第二高压井区；

108第二导电型高压井区；

110a第二导电型第一深井区；

110b第二导电型第二深井区；

112沟槽隔离物；

114a第一导电型掺杂区；

114b第二导电型掺杂区；

116栅极结构；

116a栅极介电层；

116b栅极电极；

116P栅极结构预定区；

118绝缘侧壁层；

120源极区；

120a第二导电型源极区；

120b第一导电型源极区；

122漏极区；

122P漏极预定区；

124堆叠结构；

124a阻挡层；

124b绝缘层；

124c导电层；

126金属硅化物层；

128层间介电层；

130内连线结构；

132绝缘凸块；

132a绝缘凸块；

132b绝缘凸块；

200高压半导体装置；

CH通道。

具体实施方式

以下针对本发明的高压半导体装置作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明的不同样态。以下所述特定的元件及排列方式尽为简单描述本发明。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。

必需了解的是，为特别描述或图示的元件可以本领域技术人员所熟知的各种形式存在。此外，当某层在其它层或基板“上”时，有可能是指“直接”在其它层或基板上，或指某层在其它层或基板上，或指其它层或基板之间夹设其它层。

此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图示的一个元件对于另一元件的相对关系。能理解的是，如果将图示的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。

在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”的含义。

本发明实施例利用一堆叠结构以降低通道中的电场密度，进而降低高压半导体装置的导通电阻。

参见图1，首先提供基板100。基板100可为半导体基板，例如硅基板。此外，上述半导体基板亦可为元素半导体，包括锗(germanium)；化合物半导体，包括碳化硅(siliconcarbide)、砷化镓(galliumarsenide)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)及/或锑化铟(indiumantimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。此外，基板100也可以是绝缘层上覆半导体(semiconductoroninsulator)。在一实施例中，此基板100可为未掺杂的基板。然而，在其它实施例中，基板100亦可为轻掺杂的基板，例如轻掺杂的P型或N型基板。

接着，形成外延层102于基板100上。外延层102可包括硅、锗、硅与锗、III-V族化合物或上述的组合。此外延层102可借由外延生长(epitaxialgrowth)制造工艺形成，例如金属有机物化学气相沉积法(MOCVD)、金属有机物化学气相外延法(MOVPE)、等离子体增强型化学气相沉积法(plasma-enhancedCVD)、遥控等离子体化学气相沉积法(RP-CVD)、分子束外延法(MBE)、氢化物气相外延法(HVPE)、液相外延法(LPE)、氯化物气相外延法(Cl-VPE)或类似的方法形成。

此外延层102具有第一导电型。例如，当此第一导电型为P型时，外延层102为P型外延层，其可借由在沉积外延层102时，于反应气体中加入硼烷(BH₃)或三溴化硼(BBr₃)进行原位(in-situ)掺杂，或者，亦可先沉积未掺杂的外延层102后，再以硼离子或铟离子进行离子注入。

接着，在形成后续的栅极结构前，可选择性(optionally)形成掺杂阻障区104于外延层102内。此掺杂阻障区104是用以将后续形成于其上的主动区与其它主动区隔离。此掺杂阻障区104具有第二导电型，且第一导电型与第二导电型相异。此掺杂阻障区104可借由离子注入步骤形成。例如，当此第二导电型为N型时，可于预定形成掺杂阻障区104的区域注入磷离子或砷离子以形成掺杂阻障区104。

接着，参见图2，形成第一导电型第一高压井区106a及第二导电型高压井区108于外延层102内。此第一导电型第一高压井区106a及第二导电型高压井区108可降低最后形成的高压半导体装置的栅/漏间电容(gate-to-draincapacitance)，提升高压半导体装置的性能。

详细而言，此第一导电型第一高压井区106a及第二导电型高压井区108分别设于栅极结构预定区116P(亦即后续的栅极结构)两侧的外延层102内，且可部分延伸至此栅极结构预定区116P(亦即后续的栅极结构)的下方。此第一导电型第一高压井区106a及第二导电型高压井区108可借由离子注入步骤形成。例如，当第一导电型为P型，而第二导电型为N型时，可于预定形成第一导电型第一高压井区106a的区域注入硼离子或铟离子以形成第一导电型第一高压井区106a，并于预定形成第二导电型高压井区108的区域注入磷离子或砷离子以形成第二导电型高压井区108。

此外，在图2所示的实施例中，第一导电型第一高压井区106a及第二导电型高压井区108不直接接触。然而，在其它实施例中，第一导电型第一高压井区106a可直接接触第二导电型高压井区108，此部分将于后文描述。此外，第一导电型第一高压井区106a及第二导电型高压井区108皆不直接接触掺杂阻障区104。

继续参见图2，在形成后续的栅极结构前，可选择性(optionally)形成第一导电型第二高压井区106b于外延层102内，且此第一导电型第二高压井区106b直接接触第二导电型高压井区108。易言之，第一导电型第一高压井区106a与第一导电型第二高压井区106b分别设于第二导电型高压井区108的两侧，且第一导电型第二高压井区106b直接接触第二导电型高压井区108的其中一侧，而第一导电型第一高压井区106a不直接接触第二导电型高压井区108的另一侧。此外，第一导电型第二高压井区106b不直接接触掺杂阻障区104。此第一导电型第二高压井区106b可借由前述离子注入步骤形成。此外，此第一导电型第一高压井区106a、第一导电型第二高压井区106b及第二导电型高压井区108皆具有相似的掺杂浓度。

此外，在形成后续的栅极结构前，还可选择性(optionally)形成第二导电型第一深井区110a及第二导电型第二深井区110b于外延层102内。此第二导电型第一深井区110a及第二导电型第二深井区110b皆直接接触掺杂阻障区104，且可更进一步将其内侧的主动区与其它主动区隔离。

此外，此第二导电型第一深井区110a直接接触第一导电型第一高压井区106a，而此第二导电型第二深井区110b直接接触第一导电型第二高压井区106b。详细而言，第二导电型第一深井区110a与第二导电型高压井区108分别设于第一导电型第一高压井区106a的两侧，且第二导电型第一深井区110a直接接触第一导电型第一高压井区106a的其中一侧，而第二导电型高压井区108不直接接触第一导电型第一高压井区106a的另一侧。而第二导电型第二深井区110b与第二导电型高压井区108分别设于第一导电型第二高压井区106b的两侧，且第二导电型第二深井区110b直接接触第一导电型第二高压井区106b的其中一侧，而第二导电型高压井区108亦直接接触第一导电型第二高压井区106b的另一侧。

此外，此第二导电型第一深井区110a及第二导电型第二深井区110b可借由前述离子注入步骤形成。再者，此第二导电型第一深井区110a及第二导电型第二深井区110b具有相似的掺杂浓度，且第二导电型第一深井区110a及第二导电型第二深井区110b的掺杂浓度大于第一导电型第一高压井区106a、第一导电型第二高压井区106b及第二导电型高压井区108的掺杂浓度。

接着，参见图3，可利用浅沟槽隔离制造工艺(STI)形成沟槽隔离物112于外延层102中，以在基板100隔离出主动区。然而，亦可以其它任何适合的方式隔离出主动区，例如亦可以传统的区域氧化法(LOCOS)形成场氧化层以在基板100隔离出主动区。

在形成上述沟槽隔离物112后且在后续的栅极结构前，可选择性(optionally)形成第二导电型掺杂区114b于第二导电型高压井区108内。此第二导电型掺杂区114b的掺杂浓度大于第一导电型第一高压井区106a、第一导电型第二高压井区106b、第二导电型高压井区108、第二导电型第一深井区110a及第二导电型第二深井区110b的掺杂浓度，且可更进一步降低最后形成的高压半导体装置的栅/漏间电容(gate-to-draincapacitance)，提升高压半导体装置的性能。此第二导电型掺杂区114b可借由前述离子注入步骤形成。

应注意的是，虽然图3所示的实施例是在后续的栅极结构前形成此第二导电型掺杂区114b，然而此第二导电型掺杂区114b亦可于形成后续栅极结构的步骤中形成，此部分将于后文详细说明。本发明的范围并不以图3所示的实施例为限。

接着，参见图4，于外延层102上的栅极结构预定区116P形成栅极结构116，并于第一导电型第一高压井区106a内形成第一导电型掺杂区114a。此栅极结构116包括栅极介电层116a以及设于此栅极介电层116a之上的栅极电极116b。此外，此第一导电型掺杂区114a是在后续的源极区之前形成，且此第一导电型掺杂区114a的掺杂浓度大于第一导电型第一高压井区106a、第一导电型第二高压井区106b、第二导电型高压井区108、第二导电型第一深井区110a及第二导电型第二深井区110b的掺杂浓度，可更进一步降低最后形成的高压半导体装置的栅/漏间电容(gate-to-draincapacitance)，提升高压半导体装置的性能。

在一实施例中，可先依序毯覆性沉积一介电材料层(用以形成栅极介电层116a，未绘示)及位于其上的导电材料层(用以形成栅极电极116b，未绘示)于基板100上，再将此介电材料层及导电材料层经光刻与蚀刻制造工艺露出预定形成第一导电型掺杂区114a的第一导电型第一高压井区106a(或外延层102)，接着进行离子注入步骤以形成此第一导电型掺杂区114a。之后，再借由另一光刻与蚀刻制造工艺将介电材料层及导电材料层分别图案化以形成栅极介电层116a及栅极电极116b。

此外，若第二导电型掺杂区114b未于栅极结构前形成，则可于上述形成栅极结构116的步骤中选择性(optionally)形成第二导电型掺杂区114b于第二导电型高压井区108内。详细而言，可于第一导电型掺杂区114a之后，借由另一光刻与蚀刻制造工艺露出预定形成第二导电型掺杂区114b的第二导电型高压井区108(或外延层102)，接着进行离子注入步骤以形成此第二导电型掺杂区114b。

上述介电材料层的材料(亦即栅极介电层116a的材料)可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它适当材料的其它高介电常数介电材料、或上述组合。此介电材料层可借由前述化学气相沉积法(CVD)或旋转涂布法形成。

前述导电材料层的材料(亦即栅极电极116b的材料)可为非晶硅、多晶硅、一或多种金属、金属氮化物、导电金属氧化物、或上述的组合。上述金属可包括但不限于钼(molybdenum)、钨(tungsten)、钛(titanium)、钽(tantalum)、铂(platinum)或铪(hafnium)。上述金属氮化物可包括但不限于氮化钼(molybdenumnitride)、氮化钨(tungstennitride)、氮化钛(titaniumnitride)以及氮化钽(tantalumnitride)。上述导电金属氧化物可包括但不限于钌金属氧化物(rutheniumoxide)以及铟锡金属氧化物(indiumtinoxide)。此导电材料层的材料可借由前述的化学气相沉积法(CVD)、溅射法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成，例如，在一实施例中，可用低压化学气相沉积法(LPCVD)在525～650℃之间沉积而制得非晶硅导电材料层或多晶硅导电材料层，其厚度范围可为约至约

接着，参见图5，在栅极结构116的侧壁形成绝缘侧壁层118。在一些实施例中，可以LPCVD或PECVD在350～850℃下沉积一层厚度约的绝缘层，例如氧化硅或氮化硅；又，若是制作复合式(composite)侧壁层，则可沉积一层以上的绝缘层。沉积完毕后，使用SF₆、CF₄、CHF₃、或C₂F₆当作蚀刻源，以反应离子刻蚀程序进行非等向性(各向异性)的蚀刻，便可在栅极结构的侧壁形成绝缘侧壁层118。

继续参见图5，于绝缘侧壁层118之后，形成源极区120及漏极区122，且此源极区120及漏极区122分别设于栅极结构116两侧的外延层102内。详细而言，此源极区120设于第一导电型掺杂区114a内(或第一导电型第一高压井区106a内)，而漏极区122设于第二导电型掺杂区114b内(或第二导电型高压井区108内)。此源极区120及漏极区122可借由离子注入步骤形成，且源极区120可包括第二导电型源极区120a以及第一导电型源极区120b。此源极区120及漏极区122的掺杂浓度大于第一导电型第一高压井区106a、第一导电型第二高压井区106b、第二导电型高压井区108、第二导电型第一深井区110a、第二导电型第二深井区110b、第一导电型掺杂区114a及第二导电型掺杂区114b的掺杂浓度。此外，源极区120及漏极区122之间的外延层102中具有通道CH。

接着，参见图6-7，形成堆叠结构124于栅极结构116及漏极区122之间，且此堆叠结构124包括依序堆叠的阻挡层124a、绝缘层124b以及导电层124c。此导电层124c可经由后续的内连线结构电连接至源极区120或栅极结构116，使此堆叠结构124可降低其下的外延层102中的通道CH的电场密度，进而降低高压半导体装置的导通电阻(on-resistance，R_on)。

在此堆叠结构124中，绝缘层124b设于阻挡层124a上，而此导电层124c设于绝缘层124b上。在一实施例中，首先参见图6，可先形成阻挡层124a于栅极结构116及漏极区122之间的外延层102上，且此阻挡层124a顺应性覆盖部分栅极结构116。阻挡层124a是用以覆盖栅极结构116不欲形成金属硅化物的部分，以使该部分不会于后续的金属硅化制造工艺中接触金属而形成金属硅化物。阻挡层124a的材料可为使用化学气相沉积(CVD)法形成的氧化硅、氮化硅、氮氧化硅、其它任何适合的绝缘材料、或上述的组合。

接着，可选择性(optionally)进行一金属硅化制造工艺，以于源极区120、漏极区122及栅极结构116露出的表面形成金属硅化物层126。此金属硅化物层126可更进一步降低装置的导通电阻。金属硅化物层126的材料可包括但不限于硅化镍(nickelsilicide)、硅化钴(cobaltsilicide)、硅化钨(tungstensilicide)、硅化钛(titaniumsilicide)、硅化钽(tantalumsilicide)、硅化铂(platinumsilicide)以及硅化铒(erbiumsilicide)。

接着，参见图7，形成绝缘层124b于阻挡层124a上，此绝缘层124b是用以将导电层124c与阻挡层124a以及其下的外延层102电性绝缘。此绝缘层124b的材料包括氧化物、氮化物、氮氧化物、低介电常数材料、其它任何适合的绝缘材料、或上述的组合，且可借由上述化学气相沉积步骤形成。

接着形成导电层124c于绝缘层124b上以完成堆叠结构124。此导电层124c的材料包括金属、金属氧化物、金属氮化物、金属合金、金属硅化物、其它任何适合的导电材料、或上述的组合。此外，此堆叠结构124是顺应性覆盖部分栅极结构116。由前文可知，此导电层124c使堆叠结构124可降低其下的外延层102中的通道CH的电场密度及高压半导体装置的导通电阻。

接着，参见图8，形成层间介电层(ILD)128。层间介电层128可为氧化硅、氮化硅、氮氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)、高密度的等离子体(highdensityplasma，HDP)沉积或其它任何适合的介电材料、或上述的组合。层间介电层(ILD)128可借由前述的化学气相沉积法(CVD)或旋转涂布法以及图案化步骤形成。

接着，于此层间介电层128中形成内连线结构130以形成高压半导体装置200。此内连线结构130的材料可包括铜、铝、钨、掺杂多晶硅、其它任何适合的导电材料、或上述的组合。在图8所示的实施例中，导电层124c可借由内连线结构130电连接源极区120，且导电层124c与栅极结构116电性绝缘。然而，在其它实施例中，导电层124c亦可借由内连线结构130电连接栅极结构116，且导电层124c与源极区120电性绝缘，此部分将于后文详细说明。

参见图8，本发明的高压半导体装置200包括基板100及外延层102，此外延层102设于基板100上且具有第一导电型。于外延层102上设有栅极结构116，且于栅极结构116两侧的外延层102内设有第一导电型第一高压井区106a及第二导电型高压井区108，而此第一导电型与第二导电型相异。此外，源极区120及漏极区122分别设于栅极结构116两侧的外延层102内。而堆叠结构124设于栅极结构116及漏极区122之间。此堆叠结构124包括设于最下方的阻挡层124a、设于阻挡层124a上的绝缘层124b，以及设于绝缘层124b上的导电层124c，且导电层124c电连接源极区120或栅极结构116。

此外，本发明的高压半导体装置200可还包括设于外延层102内且直接接触第二导电型高压井区108的第一导电型第二高压井区106b。此高压半导体装置200可还包括设于外延层102内且直接接触第一导电型第一高压井区106a的第二导电型第一深井区110a以及设于外延层102内且直接接触第一导电型第二高压井区106b的第二导电型第二深井区110b。此高压半导体装置200可还包括设于第二导电型高压井区108内的第二导电型掺杂区114b以及设于第一导电型第一高压井区106a内的第一导电型掺杂区114a，且源极区120设于第一导电型掺杂区114a内，而漏极区122设于第二导电型掺杂区114b内。

此外，虽然在上述图1-8实施例中，第一导电型第一高压井区不直接接触第二导电型高压井区，然而本领域技术人员可知此第一导电型第一高压井区亦可直接接触第二导电型高压井区，如图9的实施例所示。

参见图9，该图是本发明另一实施例的高压半导体装置的剖面图。图9所示的实施例与前述图1-8的实施例的差别在于第一导电型第一高压井区106a直接接触第二导电型高压井区108。由于第一导电型第一高压井区106a直接接触第二导电型高压井区108，故可更进一步降低最后形成的高压半导体装置的栅/漏间电容(gate-to-draincapacitance)，提升高压半导体装置的性能。

此外，本发明的高压半导体装置200可还包括设于栅极结构116及漏极区122之间的绝缘凸块132，如图10-11所示。图10-11是本发明另一实施例的高压半导体装置200在其制造方法中各阶段的剖面图。

首先参见图10，可于形成沟槽隔离物112后(或第二导电型掺杂区114b后)及形成栅极结构116前，可选择性(optionally)形成绝缘凸块132于外延层102上，且此绝缘凸块132设于栅极结构预定区116P(亦即后续的栅极结构116)及漏极预定区122P(亦即后续的漏极区122)之间，以更进一步降低其下的外延层102中的通道CH的电场密度以及装置的导通电阻。

绝缘凸块132可为使用化学气相沉积(CVD)法形成的氧化硅、氮化硅、氮氧化硅、其它任何适合的绝缘材料、或上述的组合。此化学气相沉积法例如可为低压化学气相沉积法(lowpressurechemicalvapordeposition，LPCVD)、低温化学气相沉积法(lowtemperaturechemicalvapordeposition，LTCVD)、快速升温化学气相沉积法(rapidthermalchemicalvapordeposition，RTCVD)、等离子体辅助化学气相沉积法(plasmaenhancedchemicalvapordeposition，PECVD)、原子层化学气相沉积法的原子层沉积法(atomiclayerdeposition，ALD)或其它常用的方法。

接着，可依前文所述的制造步骤，形成如图11所示的高压半导体装置200。在此高压半导体装置200中，堆叠结构124(或阻挡层124a)是顺应性覆盖部分绝缘凸块132。然而，本领域技术人员可知堆叠结构124亦可完全覆盖此绝缘凸块132。

由于绝缘凸块132可增加并改变堆叠结构124中导电层124c与外延层102中通道CH的距离，使导电层124c对此通道CH中的电场的作用力产生变化，故可更进一步降低其下的外延层102中的通道CH的电场密度以及装置的导通电阻。

应注意的是，虽然图10-11仅绘示一个绝缘凸块，然而本领域技术人员可了解本案的高压半导体装置亦可包括更多绝缘凸块，如图12所示。图10-11所示的实施例仅为说明之用，本发明的范围并不以此为限。

参见图12，该图是本发明另一实施例的高压半导体装置的剖面图。图12所示的实施例与前述图10-11的实施例的差别在于高压半导体装置200包括多个设于栅极结构116及漏极区122之间的绝缘凸块132a及132b，且越靠近漏极区122的绝缘凸块的高度越高。

详细而言，图12中越靠近左侧的漏极区122的绝缘凸块132的高度可以越高。例如，较靠近漏极区122的绝缘凸块132b的高度高于较远离漏极区122的绝缘凸块132a的高度。当越靠近漏极区122的绝缘凸块132的高度越高时，由于导电层124c对通道CH中的电场的作用力持续产生变化，故可更进一步降低外延层102中的通道CH的电场密度以及装置的导通电阻的效果更加明显。

应注意的是，虽然以上仅揭示具有两个绝缘凸块的实施例，然而本领域技术人员可知亦可形成更多绝缘凸块。图12所示的实施例仅为说明之用，本发明的范围并不以此为限。

此外，虽然图12仅绘示堆叠结构124部分覆盖绝缘凸块132b且完全覆盖绝缘凸块132a，然而本领域技术人员可了解当本案的高压半导体装置包括更多绝缘凸块132时，堆叠结构124是部分覆盖最靠近漏极区122的绝缘凸块132且完全覆盖其余的绝缘凸块132。图12所示的实施例仅为说明之用，本发明的范围并不以此为限。

此外，虽然以上仅揭示导电层电连接源极区，且与栅极结构电性绝缘。然而本领域技术人员可知导电层亦可电连接栅极结构，而与源极区电性绝缘。如图13的实施例所示。

参见图13，该图为本发明另一实施例的高压半导体装置200的剖面图。如该图所示，导电层124c可借由内连线结构130电连接栅极结构116，且导电层124c与源极区120电性绝缘。

此外，应注意的是，虽然在以上的实施例中，皆以第一导电型为P型，第二导电型为N型说明，然而，本领域技术人员当可理解第一导电型亦可为N型，而此时第二导电型则为P型。

综上所述，本发明借由包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻(on-resistance，R_on)。此外，设于栅极结构及漏极区之间绝缘凸块可更进一步降低此导通电阻。

虽然本发明的实施例及其优点已揭露如上，但应该了解的是，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的制造工艺、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本发明揭示内容中理解现行或未来所发展出的制造工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明使用。因此，本发明的保护范围包括上述制造工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成独立的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。

Claims (20)

1.一种高压半导体装置，其特征在于，包括：

一基板；

一外延层，设于该基板上且具有一第一导电型；

一栅极结构，设于该外延层上；

一第一导电型第一高压井区及一第二导电型高压井区，分别设于该栅极结构两侧的该外延层内，其中该第一导电型与该第二导电型相异；

一源极区及一漏极区，分别设于该栅极结构两侧的该外延层内；及

一堆叠结构，设于该栅极结构及该漏极区之间，其中该堆叠结构包括：

一阻挡层；

一绝缘层，设于该阻挡层上；以及

一导电层，设于该绝缘层上，且电连接该源极区或该栅极结构。

2.如权利要求1所述的高压半导体装置，其特征在于，该第一导电型第一高压井区及该第二导电型高压井区部分延伸至该栅极结构下方，且该第一导电型第一高压井区及该第二导电型高压井区不直接接触。

3.如权利要求1所述的高压半导体装置，其特征在于，该第一导电型第一高压井区及该第二导电型高压井区部分延伸至该栅极结构下方，且该第一导电型第一高压井区直接接触该第二导电型高压井区。

4.如权利要求1所述的高压半导体装置，其特征在于，还包括：

一第一导电型第二高压井区，设于该外延层内且直接接触该第二导电型高压井区。

5.如权利要求4所述的高压半导体装置，其特征在于，还包括：

一第二导电型第一深井区，设于该外延层内且直接接触该第一导电型第一高压井区；以及

一第二导电型第二深井区，设于该外延层内且直接接触该第一导电型第二高压井区。

6.如权利要求5所述的高压半导体装置，其特征在于，还包括：

一掺杂阻障区，设于该外延层内且直接接触该第二导电型第一深井区及该第二导电型第二深井区。

7.如权利要求1所述的高压半导体装置，其特征在于，还包括：

一第二导电型掺杂区，设于该第二导电型高压井区内；以及

一第一导电型掺杂区，设于该第一导电型第一高压井区内，其中该源极区设于该第一导电型掺杂区内，而该漏极区设于该第二导电型掺杂区内。

8.如权利要求1所述的高压半导体装置，其特征在于，还包括一绝缘凸块，设于该栅极结构及该漏极区之间，且该堆叠结构顺应性覆盖部分该绝缘凸块。

9.如权利要求1所述的高压半导体装置，其特征在于，还包括多个绝缘凸块，设于该栅极结构及该漏极区之间，其中越靠近该漏极区的该绝缘凸块的高度越高。

10.如权利要求1所述的高压半导体装置，其特征在于，该阻挡层的材料包括氧化物、氮化物、氮氧化物、或上述的组合。

11.一种高压半导体装置的制造方法，其特征在于，包括：

提供一基板；

形成一外延层于该基板上，且该外延层具有一第一导电型；

形成一第一导电型第一高压井区及一第二导电型高压井区于该外延层内，其中该第一导电型与该第二导电型相异；

形成一栅极结构于该外延层上，其中该第一导电型第一高压井区及该第二导电型高压井区分别设于该栅极结构的两侧；

形成一源极区及一漏极区，该源极区及该漏极区分别设于该栅极结构两侧的该外延层内；及

形成一堆叠结构于该栅极结构及该漏极区之间，其中该堆叠结构包括：

一阻挡层；

一绝缘层，设于该阻挡层上；以及

一导电层，设于该绝缘层上，且电连接该源极区或该栅极结构。

12.如权利要求11所述的高压半导体装置的制造方法，其特征在于，该第一导电型第一高压井区及该第二导电型高压井区部分延伸至该栅极结构下方，且该第一导电型第一高压井区及该第二导电型高压井区不直接接触。

13.如权利要求11所述的高压半导体装置的制造方法，其特征在于，该第一导电型第一高压井区及该第二导电型高压井区部分延伸至该栅极结构下方，且该第一导电型第一高压井区直接接触该第二导电型高压井区。

14.如权利要求11所述的高压半导体装置的制造方法，其特征在于，还包括：

在形成该栅极结构之前，形成一第一导电型第二高压井区于该外延层内，其中该第一导电型第二高压井区直接接触该第二导电型高压井区。

15.如权利要求14所述的高压半导体装置的制造方法，其特征在于，还包括：

在形成该栅极结构之前，形成一第二导电型第一深井区于该外延层内，且该第二导电型第一深井区直接接触该第一导电型第一高压井区；以及

在形成该栅极结构之前，形成一第二导电型第二深井区于该外延层内，且该第二导电型第二深井区直接接触该第一导电型第二高压井区。

16.如权利要求15所述的高压半导体装置的制造方法，其特征在于，还包括：

在形成该栅极结构之前，形成一掺杂阻障区于该外延层内，其中该掺杂阻障区直接接触该第二导电型第一深井区及该第二导电型第二深井区。

17.如权利要求11所述的高压半导体装置的制造方法，其特征在于，还包括：

在形成该栅极结构之前，形成一第二导电型掺杂区于该第二导电型高压井区内；以及

在形成该源极区之前，形成一第一导电型掺杂区于该第一导电型第一高压井区内，其中该源极区设于该第一导电型掺杂区内，而该漏极区设于该第二导电型掺杂区内。

18.如权利要求11所述的高压半导体装置的制造方法，其特征在于，还包括：

于形成该栅极结构前，形成一绝缘凸块于该栅极结构及该漏极区之间，且于该栅极结构之后形成的该堆叠结构是顺应性覆盖部分该绝缘凸块。

19.如权利要求11所述的高压半导体装置的制造方法，其特征在于，还包括：

于形成该栅极结构前，形成多个绝缘凸块于该栅极结构及该漏极区之间，其中越靠近该漏极区的该绝缘凸块的高度越高。

20.如权利要求11所述的高压半导体装置的制造方法，其特征在于，该阻挡层的材料包括氧化物、氮化物、氮氧化物、或上述的组合。