CN105529362B - 高压半导体装置及其制造方法 - Google Patents

Abstract

本发明提供一种高压半导体装置及其制造方法，包括：基板；外延层，设于基板上且具有第一导电型；栅极结构，设于外延层上；源极区及漏极区，分别设于栅极结构两侧的外延层内；堆叠结构，设于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；导电层，设于绝缘层上，且电连接源极区或栅极结构。本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻。此外，设于栅极结构及漏极区之间绝缘凸块可更进一步降低此导通电阻。

Description

高压半导体装置及其制造方法

技术领域

本发明有关于半导体装置及其制造方法，且特别有关于一种高压半导体装置及其制造方法。

背景技术

高压半导体装置技术适用于高电压与高功率的积体电路领域。传统高压半导体装置，例如垂直式扩散金氧半导体(vertically diffused metal oxide semiconductor，VDMOS)晶体管及水平扩散金氧半导体(LDMOS)晶体管，主要用于18V以上的元件应用领域。高压装置技术的优点在于符合成本效益，且易相容于其它工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域中。

高压半导体装置是利用栅极电压来产生通道，并控制流经源极与漏极之间的电流。在传统的高压半导体装置中，为了防止源极与漏极之间的击穿效应(punch-througheffect)，必须延长晶体管的通道长度。然而，如此一来会增加装置的尺寸而使晶片面积增加且会使晶体管的导通电阻(on-resistance，Ron)上升。再者，由于电洞的迁移率低于电子的迁移率，因此P型高压半导体装置的导通电阻会高于N型高压半导体装置的导通电阻而不利于P型高压半导体装置效能的提升。

因此，有必要寻求一种新的高压半导体装置结构以解决上述的问题。

发明内容

本发明要解决的技术问题是提供一种高压半导体装置及其制造方法，以解决现有技术中为了防止源极与漏极之间的击穿效应延长晶体管的通道长度，而导致增加装置的尺寸而使晶片面积增加且会使晶体管的导通电阻上升的问题。

本发明的技术方案是提供一种高压半导体装置，包括：基板；外延层，设于基板上且具有第一导电型；栅极结构，设于外延层上；源极区及漏极区，分别设于栅极结构两侧的外延层内；堆叠结构，设于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；导电层，设于绝缘层上，且电连接源极区或栅极结构。

本发明还提供一种高压半导体装置的制造方法，包括：提供基板；形成外延层于基板上，且外延层具有第一导电型；形成栅极结构于外延层上；形成源极区及漏极区，源极区及漏极区分别设于栅极结构两侧的外延层内；形成堆叠结构于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；导电层，设于绝缘层上，且电连接源极区或栅极结构。

本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻。此外，设于栅极结构及漏极区之间绝缘凸块可更进一步降低此导通电阻。

附图说明

图1-图8是本发明实施例的高压半导体装置在其制造方法中各阶段的剖面图；

图9是本发明另一实施例的高压半导体装置的剖面图；

图10是本发明另一实施例的高压半导体装置的剖面图；及

图11是本发明另一实施例的高压半导体装置的剖面图。

主要元件符号说明：

100 基板 102 外延层

104 高压阱 106 沟槽隔离物

108 绝缘凸块 108a 绝缘凸块

108b 绝缘凸块 110 第一导电型掺杂区

112 栅极结构 112a 栅极介电层

112b 栅极电极 114 绝缘侧壁层

116 源极区 116a 第二导电型源极区

116b 第一导电型源极区 118 漏极区

118P 漏极预定区 120 堆叠结构

120a 阻挡层 120b 绝缘层

120c 导电层 122 金属硅化物层

124 层间介电层 126 内连线结构

200 高压半导体装置 CH 通道

具体实施方式

为让本发明的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

以下针对本发明的高压半导体装置作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明的不同样态。以下所述特定的元件及排列方式尽为简单描述本发明。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一绝缘凸块位于一第二材料层上或之上时，包括绝缘凸块与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，绝缘凸块与第二材料层之间可能不直接接触。

必须了解的是，为特别描述或图示的元件可以此技术人士所熟知的各种形式存在。此外，当某层在其它层或基板“上”时，有可能是指“直接”在其它层或基板上，或指某层在其它层或基板上，或指其它层或基板之间夹设其它层。

此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图示的一个元件对于另一元件的相对关系。能理解的是，如果将图示的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。

在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”的含义。

本发明实施例是利用一堆叠结构以降低通道中的电场密度，进而降低高压半导体装置的导通电阻。

参见图1，首先提供基板100。基板100可为半导体基板，例如硅基板。此外，上述半导体基板亦可为元素半导体，包括锗(germanium)；化合物半导体，包括碳化硅(siliconcarbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indiumphosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)；合金半导体，包括硅锗合金(SiGe)、磷砷镓合金(GaAsP)、砷铝铟合金(AlInAs)、砷铝镓合金(AlGaAs)、砷铟镓合金(GaInAs)、磷铟镓合金(GaInP)及/或磷砷铟镓合金(GaInAsP)或上述材料的组合。此外，基板100也可以是绝缘层上覆半导体(semiconductor on insulator)。在一实施例中，此基板100可为未掺杂的基板。然而，在其它实施例中，基板100亦可为轻掺杂的基板，例如轻掺杂的P型或N型基板。

接着，形成外延层102于基板100上。外延层102可包括硅、锗、硅与锗、III-V族化合物或上述的组合。此外延层102可通过外延成长(epitaxial growth)工艺形成，例如金属有机物化学气相沉积法(MOCVD)、金属有机物化学气相外延法(MOVPE)、等离子体增强型化学气相沉积法(plasma-enhanced CVD)、遥控等离子体化学气相沉积法(RP-CVD)、分子束外延法(MBE)、氢化物气相外延法(HVPE)、液相外延法(LPE)、氯化物气相外延法(Cl-VPE)或类似的方法形成。

此外延层102具有第一导电型。例如，当此第一导电型为P型时，外延层102为P型外延层，其可通过在沉积外延层102时，于反应气体中加入硼烷(BH3)或三溴化硼(BBr3)进行原位(in-situ)掺杂，或者，亦可先沉积未掺杂的外延层102后，再以硼离子或铟离子进行离子注入。

接着，参见图2，在形成后续的栅极结构前，可选择性(optionally)形成高压阱104于外延层102内。此高压阱104具有第二导电型，且第一导电型与第二导电型相异。此高压阱104可通过离子注入步骤形成。例如，当此第二导电型为N型时，可于预定形成高压阱104的区域注入磷离子或砷离子以形成高压阱104。

接着，可利用浅沟槽隔离工艺(STI)形成沟槽隔离物106于外延层102中，以在基板100隔离出主动区。然而，亦可以其它任何适合的方式隔离出主动区，例如亦可以传统的区域氧化法(LOCOS)形成场氧化层以在基板100隔离出主动区。

参见图3，于形成后续的栅极结构前，可选择性(optionally)形成多个绝缘凸块108(例如绝缘凸块108a及108b)于外延层102上，且此绝缘凸块108设于后续的栅极结构及漏极区(亦即图3中漏极预定区118P的区域)之间，以更进一步降低其下的外延层102中的通道的电场密度以及装置的导通电阻，此部分将于后文详细说明。

此外，图中靠左侧的基板为漏极预定区118P，越靠近漏极预定区118P的绝缘凸块108的高度可以越高。例如，如图3所示，较靠近漏极预定区118P的绝缘凸块108b的高度高于较远离漏极预定区118P的绝缘凸块108a的高度。此绝缘凸块的高度变化可更进一步降低其下的外延层102中的通道的电场密度以及装置的导通电阻。

绝缘凸块108可为使用化学气相沉积(CVD)法形成的氧化硅、氮化硅、氮氧化硅、其它任何适合的绝缘材料、或上述的组合。此化学气相沉积法例如可为低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)、低温化学气相沉积法(lowtemperature chemical vapor deposition，LTCVD)、快速升温化学气相沉积法(rapidthermal chemical vapor deposition，RTCVD)、等离子体辅助化学气相沉积法(plasmaenhanced chemical vapor deposition，PECVD)、原子层化学气相沉积法的原子层沉积法(atomic layer deposition，ALD)或其它常用的方法。

应注意的是，虽然图3仅绘示两个绝缘凸块108a及108b，然而此技艺人士可了解本案的高压半导体装置亦可包括更多绝缘凸块，或者可仅形成一个绝缘凸块。或者，亦可不形成绝缘凸块，此部分将于后文详细说明。图3所示的实施例仅为说明之用，本发明的范围并不以此为限。

接着，参见图4，于外延层102上形成栅极结构112，并于高压阱104内形成第一导电型掺杂区110。此栅极结构112包括栅极介电层112a以及设于此栅极介电层112a之上的栅极电极112b。此外，此第一导电型掺杂区110是在后续的源极区之前形成。

在一实施例中，可先依序毯覆性沉积一介电材料层(用以形成栅极介电层112a，未绘示)及位于其上的导电材料层(用以形成栅极电极112b，未绘示)于基板100上，再将此介电材料层及导电材料层经微影与刻蚀工艺露出预定形成第一导电型掺杂区110的高压阱104(或外延层102)，接着进行离子注入步骤以形成此第一导电型掺杂区110。之后，再通过另一微影与刻蚀工艺将介电材料层及导电材料层分别图案化以形成栅极介电层112a及栅极电极112b。

上述介电材料层的材料(亦即栅极介电层112a的材料)可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数(high-k)介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它适当材料的其它高介电常数介电材料、或上述组合。此介电材料层可通过前述化学气相沉积法(CVD)或旋转涂布法形成。

前述导电材料层的材料(亦即栅极电极112b的材料)可为非晶硅、复晶硅、一或多种金属、金属氮化物、导电金属氧化物、或上述的组合。上述金属可包括但不限于钼(molybdenum)、钨(tungsten)、钛(titanium)、钽(tantalum)、铂(platinum)或铪(hafnium)。上述金属氮化物可包括但不限于氮化钼(molybdenum nitride)、氮化钨(tungsten nitride)、氮化钛(titanium nitride)以及氮化钽(tantalum nitride)。上述导电金属氧化物可包括但不限于钌金属氧化物(ruthenium oxide)以及铟锡金属氧化物(indium tin oxide)。此导电材料层的材料可通过前述的化学气相沉积法(CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成，例如，在一实施例中，可用低压化学气相沉积法(LPCVD)在525～650℃之间沉积而制得非晶硅导电材料层或复晶硅导电材料层，其厚度范围可为约至约

接着，参见图5，在栅极结构112的侧壁形成绝缘侧壁层114。在一些实施例中，可以LPCVD或PECVD在350～850℃下沉积一层厚度约的绝缘层，例如氧化硅或氮化硅；又，若是制作复合式(composite)侧壁层，则可沉积一层以上的绝缘层。沉积完毕后，使用SF₆、CF₄、CHF₃、或C₂F₆当作刻蚀源，以反应性离子刻蚀程序进行非等向性的刻蚀，便可在栅极结构的侧壁形成绝缘侧壁层114。

继续参见图5，于绝缘侧壁层114之后，形成源极区116及漏极区118，且此源极区116及漏极区118分别设于栅极结构112两侧的外延层102内。详细而言，此源极区116设于第一导电型掺杂区110内，而漏极区118设于高压阱104内未形成有第一导电型掺杂区110的区域。此源极区116及漏极区118可通过离子注入步骤形成，且源极区116可包括第二导电型源极区116a以及第一导电型源极区116b。

接着，参见图6-7，形成堆叠结构120于栅极结构112及漏极区118之间，且此堆叠结构120包括依序堆叠的阻挡层120a、绝缘层120b以及导电层120c。此导电层120c可经由后续的内连线结构电连接至源极区116或栅极结构112，使此堆叠结构120可降低其下的外延层102中的通道CH的电场密度，进而降低高压半导体装置的导通电阻(on-resistance，Ron)。

在此堆叠结构120中，绝缘层120b设于阻挡层120a上，而此导电层120c设于绝缘层120b上。在一实施例中，首先参见图6，可先形成阻挡层120a于栅极结构112及漏极区118之间的外延层102上，且此阻挡层120a顺应性覆盖部分绝缘凸块108b以及部分栅极结构112，且完全覆盖绝缘凸块108a。阻挡层120a用以覆盖栅极结构112不欲形成金属硅化物的部分，以使该部分不会于后续的金属硅化工艺中接触金属而形成金属硅化物。阻挡层120a的材料可为使用化学气相沉积(CVD)法形成的氧化硅、氮化硅、氮氧化硅、其它任何适合的绝缘材料、或上述的组合。

接着，可选择性(optionally)进行一金属硅化工艺，以于源极区116、漏极区118及栅极结构112露出的表面形成金属硅化物层122。此金属硅化物层122可更进一步降低装置的导通电阻。金属硅化物层122的材料可包括但不限于硅化镍(nickel silicide)、硅化钴(cobalt silicide)、硅化钨(tungsten silicide)、硅化钛(titanium silicide)、硅化钽(tantalum silicide)、硅化铂(platinum silicide)以及硅化铒(erbium silicide)。

接着，参见图7，形成绝缘层120b于阻挡层120a上，此绝缘层120b用以将导电层120c与阻挡层120a以及其下的外延层102电性绝缘。此绝缘层120b的材料包括氧化物、氮化物、氮氧化物、低介电常数材料、其它任何适合的绝缘材料、或上述的组合，且可通过上述化学气相沉积步骤形成。

接着形成导电层120c于绝缘层120b上以完成堆叠结构120。此导电层120c的材料包括金属、金属氧化物、金属氮化物、金属合金、金属硅化物、其它任何适合的导电材料、或上述的组合。此外，此堆叠结构120顺应性覆盖部分栅极结构112。由前文可知，此导电层120c使堆叠结构120可降低其下的外延层102中的通道CH的电场密度及高压半导体装置的导通电阻。

此外，由于绝缘凸块108a及108b可增加并改变堆叠结构120中导电层120c与外延层102中通道CH的距离，使导电层120c对此通道CH中的电场的作用力产生变化，故可更进一步降低其下的外延层102中的通道CH的电场密度以及装置的导通电阻。再者，当越靠近漏极区118的绝缘凸块108的高度越高时，由于导电层120c对通道CH中的电场的作用力持续产生变化，故可更进一步降低外延层102中的通道CH的电场密度以及装置的导通电阻的效果更加明显。

应注意的是，虽然图7仅绘示堆叠结构120部分覆盖绝缘凸块108b且完全覆盖绝缘凸块108a，然而此技艺人士可了解当本案的高压半导体装置包括更多绝缘凸块108时，堆叠结构120部分覆盖最靠近漏极区118的绝缘凸块108且完全覆盖其余的绝缘凸块108。图7所示的实施例仅为说明之用，本发明的范围并不以此为限。

接着，参见图8，形成层间介电层(ILD)124。层间介电层124可为氧化硅、氮化硅、氮氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)、高密度的等离子体(highdensity plasma，HDP)沉积或其它任何适合的介电材料、或上述的组合。层间介电层(ILD)124可通过前述的化学气相沉积法(CVD)或旋转涂布法以及图案化步骤形成。

接着，于此层间介电层124中形成内连线结构126以形成高压半导体装置200。此内连线结构126的材料可包括铜、铝、钨、掺杂多晶硅、其它任何适合的导电材料、或上述的组合。在图8所示的实施例中，导电层120c可通过内连线结构126电连接源极区116，且导电层120c与栅极结构112电性绝缘。然而，在其它实施例中，导电层120c亦可通过内连线结构126电连接栅极结构112，且导电层120c与源极区116电性绝缘，此部分将于后文详细说明。

参见图8，本发明的高压半导体装置200包括基板100及外延层102，设于基板100上且具有第一导电型。于外延层102上设有栅极结构112，且源极区116及漏极区118分别设于栅极结构112两侧的外延层102内。堆叠结构120，设于栅极结构112及漏极区118之间，且此堆叠结构120包括设于最下方的阻挡层120a、设于阻挡层120a上的绝缘层120b，以及设于绝缘层120b上的导电层120c，且导电层120c电连接源极区116或栅极结构112。

此外，本发明的高压半导体装置200可更包括设于外延层102内的高压阱104，且高压阱104具有第二导电型，此第一导电型与第二导电型相异。高压半导体装置200更包括设于高压阱104内的第一导电型掺杂区110，且此源极区116设于此第一导电型掺杂区110内，而漏极区118设于上述高压阱104内。此外，高压半导体装置200可还包括设于栅极结构112及漏极区118之间的多个绝缘凸块108，且越靠近漏极区118的绝缘凸块108的高度越高。

应注意的是，虽然以上仅揭示具有两个绝缘凸块的实施例，然而本技术领域中具有通常知识者可知亦可仅形成一个绝缘凸块，或者不形成绝缘凸块，分别如图9及图10的两个实施例所示。

参见图9，该图为本发明另一实施例的高压半导体装置200的剖面图。如该图所示，高压半导体装置200亦可仅包括一个绝缘凸块108于栅极结构112及漏极区118之间，且堆叠结构120可顺应性覆盖部分绝缘凸块108。然而，此技术领域中具有通常知识者可知堆叠结构120亦可完全覆盖此绝缘凸块108。

参见图10，该图为本发明又一实施例的高压半导体装置200的剖面图。如该图所示，高压半导体装置200可不包括绝缘凸块。

此外，虽然以上仅揭示导电层电连接源极区，且与栅极结构电性绝缘。然而本技术领域中具有通常知识者可知导电层亦可电连接栅极结构，而与源极区电性绝缘。如图11的实施例所示。

参见图11，该图为本发明另一实施例的高压半导体装置200的剖面图。如该图所示，导电层120c可通过内连线结构126电连接栅极结构112，且导电层120c与源极区116电性绝缘。

此外，应注意的是，虽然在以上的实施例中，皆以第一导电型为P型，第二导电型为N型说明，然而，此技术领域中具有通常知识者当可理解第一导电型亦可为N型，而此时第二导电型则为P型。

综上所述，本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻(on-resistance，R_on)。此外，设于栅极结构及漏极区之间绝缘凸块可更进一步降低此导通电阻。

虽然本发明的实施例及其优点已揭露如上，但应该了解的是，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本发明揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明使用。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一申请专利范围构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。

Claims (18)

1.一种高压半导体装置，其特征在于，包括：

一基板；

一外延层，设于该基板上且具有第一导电型；

一栅极结构，设于该外延层上；

一源极区及一漏极区，分别设于该栅极结构两侧的该外延层内；

多个绝缘凸块，设于该栅极结构及该漏极区之间，其中越靠近该漏极区的该绝缘凸块的高度越高；以及

一堆叠结构，设于该栅极结构及该漏极区之间，且该堆叠结构顺应性覆盖部分该绝缘凸块，其中该堆叠结构包括：

一阻挡层；

一绝缘层，设于该阻挡层上；以及

一导电层，设于该绝缘层上，且电连接该源极区或该栅极结构，其中该导电层具有位于该栅极结构上的一第一部分、位于最靠近该漏极区的该绝缘凸块上的一第二部分及位于该第一部分及该第二部分之间的一第三部分，其中该第二部分高于该第一部分。

2.如权利要求1所述的高压半导体装置，其特征在于，还包括：

一高压阱，设于该外延层内，且具有第二导电型，其中该第一导电型与该第二导电型相异；

一第一导电型掺杂区，设于该高压阱内，其中该源极区设于该第一导电型掺杂区内，而该漏极区设于该高压阱内。

3.如权利要求1所述的高压半导体装置，其特征在于，该绝缘凸块的材料包括氧化物、氮化物、氮氧化物、或上述的组合。

4.如权利要求1所述的高压半导体装置，其特征在于，该堆叠结构顺应性覆盖部分该栅极结构。

5.如权利要求1所述的高压半导体装置，其特征在于，该导电层通过一第一内连线结构电连接该栅极结构，且该导电层与该源极区电性绝缘。

6.如权利要求1所述的高压半导体装置，其特征在于，该导电层通过一第一内连线结构电连接该源极区，且该导电层与该栅极结构电性绝缘。

7.如权利要求1所述的高压半导体装置，其特征在于，该阻挡层的材料包括氧化物、氮化物、氮氧化物、或上述的组合。

8.如权利要求1所述的高压半导体装置，其特征在于，该绝缘层的材料包括氧化物、氮化物、氮氧化物、低介电常数材料、或上述的组合。

9.如权利要求1所述的高压半导体装置，其特征在于，该导电层的材料包括金属、金属氧化物、金属氮化物、金属合金、金属硅化物、或上述的组合。

10.一种高压半导体装置的制造方法，其特征在于，包括：

提供一基板；

形成一外延层于该基板上，且该外延层具有第一导电型；

形成一栅极结构于该外延层上；

形成一源极区及一漏极区，该源极区及该漏极区分别设于该栅极结构两侧的该外延层内；

于形成该栅极结构前，形成多个绝缘凸块于该栅极结构及该漏极区之间，其中越靠近该漏极区的该绝缘凸块的高度越高；

形成一堆叠结构于该栅极结构及该漏极区之间，且该堆叠结构顺应性覆盖部分该绝缘凸块，其中该堆叠结构包括：

一阻挡层；

一绝缘层，设于该阻挡层上；以及

一导电层，设于该绝缘层上，且电连接该源极区或该栅极结构，其中该导电层具有位于该栅极结构上的一第一部分、位于最靠近该漏极区的该绝缘凸块上的一第二部分及位于该第一部分及该第二部分之间的一第三部分，其中该第二部分高于该第一部分。

11.如权利要求10所述的高压半导体装置的制造方法，其特征在于，还包括：

在形成该栅极结构之前，形成一高压阱于该外延层内，且该高压阱具有第二导电型，其中该第一导电型与该第二导电型相异；以及

在形成该源极区之前，形成一第一导电型掺杂区于该高压阱内，其中该源极区设于该第一导电型掺杂区内，而该漏极区设于该高压阱内。

12.如权利要求10所述的高压半导体装置的制造方法，其特征在于，该绝缘凸块的材料包括氧化物、氮化物、氮氧化物、或上述的组合。

13.如权利要求10所述的高压半导体装置的制造方法，其特征在于，该堆叠结构顺应性覆盖部分该栅极结构。

14.如权利要求10所述的高压半导体装置的制造方法，其特征在于，该导电层通过一第一内连线结构电连接该栅极结构，且该导电层与该源极区电性绝缘。

15.如权利要求10所述的高压半导体装置的制造方法，其特征在于，该导电层通过一第一内连线结构电连接该源极区，且该导电层与该栅极结构电性绝缘。

16.如权利要求10所述的高压半导体装置的制造方法，其特征在于，该阻挡层的材料包括氧化物、氮化物、氮氧化物、或上述的组合。

17.如权利要求10所述的高压半导体装置的制造方法，其特征在于，该绝缘层的材料包括氧化物、氮化物、氮氧化物、低介电常数材料、或上述的组合。

18.如权利要求10所述的高压半导体装置的制造方法，其特征在于，该导电层的材料包括金属、金属氧化物、金属氮化物、金属合金、金属硅化物、或上述的组合。