CN110444582A - 高压半导体装置及其形成方法 - Google Patents

高压半导体装置及其形成方法 Download PDF

Info

Publication number
CN110444582A
CN110444582A CN201810412970.0A CN201810412970A CN110444582A CN 110444582 A CN110444582 A CN 110444582A CN 201810412970 A CN201810412970 A CN 201810412970A CN 110444582 A CN110444582 A CN 110444582A
Authority
CN
China
Prior art keywords
wellblock
doped region
semiconductor device
high voltage
dopant profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810412970.0A
Other languages
English (en)
Other versions
CN110444582B (zh
Inventor
林志威
庄璧光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201810412970.0A priority Critical patent/CN110444582B/zh
Publication of CN110444582A publication Critical patent/CN110444582A/zh
Application granted granted Critical
Publication of CN110444582B publication Critical patent/CN110444582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种高压半导体装置及其形成方法。其中，高压半导体装置包含具有第一掺杂型态的基底。上述高压半导体装置亦包含位于基底内的第一井区及第二井区。第一井区与第二井区藉由第三井区隔开。第一井区与第二井区具有不同于第一掺杂型态的第二掺杂型态。第三井区具有第一掺杂型态。上述高压半导体装置更包含源极区及漏极区，分别位于第一井区及第二井区内。源极区及漏极区具有第二掺杂型态。此外，上述高压半导体装置包含位于基底上，且位于源极区及漏极区之间的栅极结构。上述高压半导体装置亦包含埋置于第三井区内的第一掺杂区。第一掺杂区具有第二掺杂型态。

Description

高压半导体装置及其形成方法
技术领域
本发明关于高压半导体装置，特别是一种具有抗主体效应掺杂区的高压半导体装置及其形成方法。
背景技术
高压半导体装置技术适用于高电压与高功率的集成电路领域。传统高压半导体装置，例如垂直式扩散金氧半导体(vertically diffused metal oxide semiconductor，VDMOS)晶体管及水平扩散金氧半导体(LDMOS)晶体管，主要用于18V以上的元件应用领域。高压装置技术的优点在于符合成本效益，且易相容于其它工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域中。
高压半导体装置是利用栅极电压来产生通道，并控制流经源极与漏极之间的电流。在传统的高压半导体装置中，为了防止源极与漏极之间的击穿效应(punch-througheffect)，必须延长晶体管的通道长度。然而，如此一来会增加装置的尺寸而使晶片面积增加且会使晶体管的导通电阻(on-resistance，Ron)上升。再者，由于电洞的迁移率低于电子的迁移率，因此P型高压半导体装置的导通电阻会高于N型高压半导体装置的导通电阻而不利于P型高压半导体装置效能的提升。
因此，有必要寻求一种新的高压半导体装置结构以解决上述的问题。
发明内容
本发明的一些实施例关于高压半导体装置。上述高压半导体装置包含基底，具有第一掺杂型态。上述高压半导体装置亦包含第一井区、第二井区及第三井区，设置于基底内。第一井区与第二井区藉由第三井区隔开。第一井区与第二井区具有不同于第一掺杂型态的第二掺杂型态。第三井区具有第一掺杂型态。上述高压半导体装置更包含源极区及漏极区，分别位于第一井区及第二井区内。源极区及漏极区具有第二掺杂型态。此外，上述高压半导体装置包含栅极结构，位于基底上，且位于源极区及漏极区之间。上述高压半导体装置更包含第一掺杂区，埋置于第三井区内。第一掺杂区具有第二掺杂型态。
本发明的一些实施例系关于高压半导体装置的制造方法。上述方法包含提供基底。基底具有第一掺杂型态。上述方法亦包含形成第一井区及第二井区于基底内。第一井区与第二井区分隔，且第一井区与第二井区具有不同于第一掺杂型态的第二掺杂型态。上述方法更包含形成第三井区于第一井区与该第二井区之间。第三井区具有第一掺杂型态。此外，上述方法包含执行离子植入工艺，形成第一掺杂区于基底内。第一掺杂区埋置于第三井区内，且第一掺杂区具有第二掺杂型态。上述方法亦包含形成栅极结构于基底上，栅极结构覆盖第一掺杂区。上述方法更包含形成源极区及漏极区于第一井区与第二井区内。源极区及漏极区具有该第二掺杂型态。
附图说明
图1A-图1G显示根据一些实施例，形成高压半导体装置的各阶段的工艺的剖面示意图。
附图符号说明：
100半导体装置；
102基底；
104井区；
106井区；
108井区；
110井区；
112井区；
114绝缘区；
116绝缘区；
118绝缘区；
120绝缘区；
122遮罩层；
123开口；
124离子植入工艺；
125掺杂质；
126掺杂区；
128栅极结构；
130栅极介电层；
132栅极电极；
134源极区；
136漏极区；
138主体区；
140通道区；
142层间介电层；
144接触物；
D1距离；
D2距离；
D3距离。
具体实施方式
以下针对本发明一些实施例的元件基板、显示装置及显示装置的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。
此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。
在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
能理解的是，虽然在此可使用用语“第一”“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与本发明所属领域的技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。
本发明一些实施例可配合图式一并理解，本发明实施例的图式亦被视为本发明实施例说明的一部分。需了解的是，本发明实施例的图式并未以实际装置及元件的比例绘示。在图式中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，图式中的结构及装置以示意的方式绘示，以便清楚表现出本发明实施例的特征。
在本发明一些实施例中，相对性的用语例如“下”、“上”、“水平”、“垂直”、“之下”、“之上”、“顶部”、“底部”等等应被理解为该段以及相关图式中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
值得注意的是，在后文中“基板”一词可包括透明基板上已形成的元件与覆盖在基板上的各种膜层，其上方可以已形成任何所需的晶体管元件，不过此处为了简化图式，仅以平整的基板表示之。
根据本发明一些实施例，在形成栅极结构前，形成一图案化遮罩层于基底上，上述图案化遮罩层具有露出半导体装置的通道区的开口。藉由一离子植入工艺在通道区下方及源极区和漏极区之间形成抗主体效应(anti-body effect)掺杂区。藉此，可抑制高压半导体装置因主体效应导致的临界电压上升，并改善高压半导体装置的效能及可靠度。
本发明揭露高压半导体装置的实施例，且上述实施例可被包含于例如微处理器、存储元件及/或其他元件的集成电路(integrated circuit,IC)中。上述集成电路也可包含不同的被动和主动微电子元件，例如薄膜电阻器(thin-film resistor)、其他类型电容器例如，金属-绝缘体-金属电容(metal-insulator-metal capacitor,MIMCAP)、电感、二极管、金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effecttransistors,MOSFETs)、互补式MOS晶体管、双载子接面晶体管(bipolar junctiontransistors,BJTs)、横向扩散型MOS晶体管、高功率MOS晶体管或其他类型的晶体管。在本发明所属技术领域中的技术人员可以了解也可将高压半导体装置使用于包含其他类型的半导体元件于集成电路之中。
如图1A所示，提供基底102。基底102可为半导体基底，例如块材(bulk)半导体、绝缘上覆半导体(semiconductor-on-insulation,SOI)基底。基底102可以是晶圆，例如为硅晶圆。一般而言，绝缘上覆半导体基底包含形成在绝缘层上的一层半导体材料。绝缘层可例如为埋入氧化(buried oxide,BOX)层、氧化硅层或类似的材料。提供绝缘层在基底上，一般基底为硅或玻璃基底。其他的基底则可使用例如为多重层或梯度(gradient)基底。在一些实施例，基底102可为半导体材料，其可包含硅、锗；基底102亦可为化合物半导体，其包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；基底102亦可为合金半导体，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或上述组合。在一些实施例，基底102具有第一导电形态，例如为p型。
此外，在一些实施例，基底102亦可包含外延层(未绘示)，其与基底102的上表面相邻。外延层可包含硅、锗、硅锗、III-V族化合物或上述的组合。外延层可藉由外延成长(epitaxial growth)工艺形成，例如金属有机物化学气相沉积法(metal-organicchemical vapor deposition,MOCVD)、金属有机物化学气相外延法(metal-organic vaporphase epitaxy,MOVPE)、电浆增强型化学气相沉积法(plasma-enhanced chemical vapordeposition,PECVD)、遥控电浆化学气相沉积法(remote plasma chemical vapordeposition,RP-CVD)、分子束外延法(molecular beam epitaxy,MBE)、氢化物气相外延法(hydride vapor phase Epitaxy,HVPE)、液相外延法(liquid phase epitaxy,LPE)、氯化物气相外延法(chloride vapor phase epitaxy,Cl-VPE)或类似的方法形成。在一些实施例，外延层具有第一导电型态，例如为p型。
在一些实施例，如图1B所示，在基底102内形成井区104、井区106、井区108、井区110及井区112。在一些实施例，井区104和井区106具有不同于第一导电形态的第二导电型态，例如为n型。井区108、井区110及井区112具有第一导电形态。在一些实施例，井区104、井区106例如为高压n型井区，井区108、井区110及井区112例如为高压p型井区。在一些实施例，井区104、井区106、井区108、井区110及井区112的掺杂浓度介于约1015atoms/cm3至约1017atoms/cm3的范围间。如图1B所示，井区108位于井区104和井区106之间。在一些实施例，沿着第一方向(例如为X轴)，井区104和井区106之间的距离D1介于约2.0μm至约4.0μm的范围间。
在一些实施例，如图1C所示，形成绝缘区114、绝缘区116、绝缘区118及绝缘区120于基底102上。在一些实施例，绝缘区114、绝缘区116、绝缘区118及绝缘区120为藉由硅氧化所形成的场氧化(field oxide)区。如图1C所示，绝缘区114覆盖一部分的井区104及井区110。绝缘区116覆盖一部分的井区104。绝缘区118覆盖一部分的井区106。绝缘区120覆盖一部分的井区106及井区112。
在一些实施例，如图1D所示，设置一遮罩层122覆盖井区104、106、110及112及基底102。在一些实施例，遮罩层122覆盖一部分的井区108。如图1D所示，遮罩层122具有开口123，开口123露出一部分的井区108。遮罩层122可例如为光阻或其他适合的材料。
接下来，如图1D所示，执行离子植入工艺124。在一些实施例，利用离子植入工艺124，将掺杂质125植入基底102内，形成掺杂区126。在一些实施例，如图1D所示，掺杂区126埋置于井区108内，且与井区104及井区106分隔。在一些实施例，在沿着第一方向，掺杂区126与井区104之间具有距离D2，且掺杂区126与井区106之间具有距离D3。在一些实施例，距离D2及距离D3介于约0.2μm至约1.5μm的范围间。在一些实施例，距离D2及距离D3介于约0.5μm至1.0μm的范围间。
在一些实施例，离子植入工艺124所使用的掺杂质125包含V族元素，例如氮、磷、砷及锑。在一些实施例，将磷植入基底102，以形成具有第二掺杂型态的掺杂区126。在一些实施例，掺杂区126的掺杂浓度为介于约1016atoms/cm3至约1017atoms/cm3的范围间。在一些实施例，掺杂区126的掺杂浓度为介于约5x1016atoms/cm3至约1x1017atoms/cm3的范围间。在一些实施例，掺杂区126的掺杂浓度大于井区104、106、108、110、112的掺杂浓度。在一些实施例，执行植入工艺124时，掺杂质125的剂量介于约1011atoms/cm3至约1013atoms/cm3的范围间。在一些实施例，执行植入工艺124时，掺杂质125的剂量介于约1012atoms/cm2至约1013atoms/cm2的范围间。
在一些实施例，在执行离子植入工艺124的期间，植入能量介于约400kev至约600kev的范围间。当植入能量落入上述范围，可以将掺杂质125植入到所需的深度。在一些实施例，如图1D所示，掺杂区126的底部表面(或边界)位于井区104及井区106的下表面的上方。可在本发明的实施例作各种变化及调整。在一些实施例，掺杂区126的一部分边界位于井区104及井区106的下表面的上方，且另一部分位于井区104及井区106的下表面的下方。
离子植入工艺124完成后，可实施退火工艺，退火工艺例如为突发式退火(spikeannealing)工艺，其进行的温度约950℃至约1050℃，进行的时间介于约1秒至约2秒。
形成掺杂区126后，可以避免主体效应(body effect)，以抑制半导体装置的临界电压的提升。因此，掺杂区126亦可称为抗主体效应(anti-body effect)掺杂区。在一些实施例，掺杂区126的掺杂浓度应小于1017atoms/cm3。若掺杂区126的掺杂浓度大于1017atoms/cm3，则半导体装置会有漏电的可能性。在一些实施例，掺杂区126的掺杂浓度应大于1016atoms/cm3。若掺杂区126的掺杂浓度小于1016atoms/cm2，则抑制临界电压提升的效果可能不够。
在一些实施例，掺杂区126与井区104及井区106的距离应大于0.2μm。由于掺杂区126的导电型态与井区104和井区106相同，若掺杂区126与井区104及井区106的距离小于0.2μm，则导致半导体装置漏电的可能性。在一些实施例，掺杂区126与井区104及井区106的距离应小于1.5μm。若掺杂区126与井区104及井区106的距离应大于1.5μm，则抑制临界电压提升的效果可能不够。
接下来，如图1E所示，移除遮罩层122，并形成栅极结构128于基底102上方。如图1E所示，栅极结构128包含栅极介电层130及栅极电极132。栅极介电层130可为氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、或其它任何适合的介电材料、或上述的组合。此高介电常数介电材料的材料可为金属氧化物、金属氮化物、金属硅化物、过渡金属氧化物、过渡金属氮化物、过渡金属硅化物、金属的氮氧化物、金属铝酸盐、锆硅酸盐、锆铝酸盐。例如，此高介电常数(high-k)介电材料可为LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其它适当材料的其它高介电常数介电材料、或上述组合。此栅极介电层130可藉由化学气相沉积法(CVD)或旋转涂布法形成，此化学气相沉积法例如可为低压化学气相沉积法(low pressure chemical vapor deposition，LPCVD)、低温化学气相沉积法(low temperature chemical vapor deposition，LTCVD)、快速升温化学气相沉积法(rapid thermal chemical vapor deposition，RTCVD)、电浆辅助化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD)、原子层化学气相沉积法的原子层沉积法(atomic layer deposition，ALD)或其它常用的方法。
在一些实施例，栅极电极132可为多晶硅。在一些实施例，栅极电极132可为一或多种金属、金属氮化物、导电金属氧化物、或上述的组合。上述金属可包括但不限于钼(molybdenum)、钨(tungsten)、钛(titanium)、钽(tantalum)、铂(platinum)或铪(hafnium)。上述金属氮化物可包括但不限于氮化钼(molybdenum nitride)、氮化钨(tungsten nitride)、氮化钛(titanium nitride)以及氮化钽(tantalum nitride)。上述导电金属氧化物可包括但不限于钌金属氧化物(ruthenium oxide)以及铟锡金属氧化物(indium tin oxide)。此栅极电极132可藉由化学气相沉积法、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。
在一些实施例，如图1E所示，栅极介电层130覆盖一部分的井区104及井区106，并横越井区108。亦即，栅极介电层130由井区104上方延伸至井区106上方。在一些实施例，如图1E所示，栅极电极128形成在栅极介电层130上方，且由隔离区116上方延伸至隔离区118上方。
接下来，如图1F所示，形成源极区134、漏极区136及主体区138于基底102内。源极区134、漏极区136及主体区138个别形成在井区104、井区106及井区112内。如图1F所示，源极区134位于隔离区114及隔离区116之间。漏极区136位于隔离区118及隔离区120之间。主体区138与漏极区136藉由隔离区120隔开。
在一些实施例，源极区134和漏极区136具有第二掺杂型态，且掺杂浓度介于约1019atoms/cm3至约1021atoms/cm3的范围间。主体区138具有第一掺杂型态，且掺杂浓度介于约1019atoms/cm3至约1021atoms/cm3的范围间。源极区134、漏极区136及主体区138可用如离子植入或扩散的方法来形成，并藉由快速热退火(rapid thermal annealing,RTA)工艺来活化被植入的掺杂。
在一些实施例，如图1F所示，通道区140位于井区104与井区106之间，且位于栅极结构128的正下方。在一些实施例，如图1F所示，掺杂区126位于通道区140正下方。
接下来，如图1G所示，形成层间介电层142及接触物144于基底102上方，以形成高压半导体装置100。在一实施例，层间介电层142是藉由流动式化学气相沉积形成的可流动的薄膜。在一些实施例，层间介电层142由介电材料形成，例如磷酸硅酸盐玻璃(Phospho-Silicate Glass,PSG)、硼硅酸盐玻璃(Boro-Silicate Glass,BSG)、硼掺杂磷酸硅酸盐玻璃(Boron-Doped Phospho-Silicate Glass,BPSG)、未掺杂的硅酸盐玻璃(undopedSilicate Glass,USG)或类似材料，且可藉由任意适合的方法沉积，例如化学气相沉积、旋转涂布、电浆增强化学气相沉积(plasma-enhanced chemical vapor deposition,PECVD)或上述组合。
接触物144可包含阻障层和导电层。阻障层可包含钛、氮化钛、钽、氮化钽或类似材料。导电层的材料可为铜、铜合金、银、金、钨、铝、镍、钴或类似材料。
在一些实施例，沉积层间介电层142覆盖基底102、隔离结构114、116、118、120及栅极结构128后，形成穿透层间介电层142的开口，以个别露出部分的源极区134、漏极区136及主体区138。上述开口可使用适合的光刻和蚀刻工艺形成。光刻工艺包含光阻涂布(例如，自旋涂布)、软烤、遮罩对准、曝光、曝光后烤、光阻显影、清洗、干燥(例如，硬烤)、其他适合工艺或其组合来形成。光刻工艺也可藉由无遮罩光刻、电子束写入、离子束写入或分子压印(molecular imprint)替代。蚀刻工艺包含干蚀刻、湿蚀刻或其他蚀刻方法(例如，反应式离子蚀刻)。蚀刻工艺也可以是纯化学蚀刻(电浆蚀刻)、纯物理蚀刻(离子研磨)或其组合。
形成露出源极区134、漏极区136及主体区138的开口后，将阻障层和导电层的材料填入开口内，以形成接触物144。如图1F所示，接触物144和源极区134、漏极区136及主体区138电连接。
在一些实施例，高压半导体装置100为对称型的半导体装置。如图1G所示，源极区134及漏极区136个别形成在都是具有第二掺杂型态的井区104及井区106内。因此，高压半导体装置100的栅极结构128与漏极区136之间并未形成额外的漂移区(drift region)，因此可减小高压半导体装置100的尺寸，来增加单位面积内的元件的密度。
在一些实施例，在栅极结构的下方的高压井区内，形成与源极区及漏极区具有相同导电型态的抗主体效应掺杂区，可抑制高压半导体装置的临界电压的提升。藉此，提升高压半导体装置的效能及可靠度。
以上叙述许多实施例的特征，使所属技术领域中的技术人员能够清楚理解以下的说明。所属技术领域中的技术人员能够理解其可利用本发明揭示内容作为基础，以设计或更动其他工艺及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中的技术人员亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (16)

1.一种高压半导体装置，其特征在于，包括:
一基底，具有一第一掺杂型态；
一第一井区、一第二井区及一第三井区，设置于该基底内，且该第一井区与该第二井区藉由该第三井区隔开，其中该第一井区与该第二井区具有不同于该第一掺杂型态的一第二掺杂型态，且该第三井区具有该第一掺杂型态；
一源极区及一漏极区，分别位于该第一井区及该第二井区内，其中该源极区及该漏极区具有该第二掺杂型态；
一栅极结构，设置于该基底上，且位于该源极区及该漏极区之间；以及
一第一掺杂区，埋置于该第三井区内，其中该第一掺杂区具有该第二掺杂型态。
2.如权利要求1所述的高压半导体装置，其特征在于，该第一掺杂区与该第一井区及该第二井区隔开。
3.如权利要求1所述的高压半导体装置，其特征在于，该第一掺杂区的一掺杂质包括磷。
4.如权利要求1所述的高压半导体装置，其特征在于，该第一掺杂区的一掺杂浓度介于1016atoms/cm3至1017atoms/cm3的范围间。
5.如权利要求1所述的高压半导体装置，其特征在于，该第一掺杂区的一掺杂浓度大于该第一井区的一掺杂浓度。
6.如权利要求1所述的高压半导体装置，其特征在于，该栅极结构包括一栅极介电层，其中该栅极介电层设置在该基底上，且由该第一井区上方延伸至该第二井区上方。
7.如权利要求1所述的高压半导体装置，其特征在于，该第一掺杂区的下表面比该第一井区的下表面高。
8.一种制造高压半导体装置的方法，其特征在于，包括:
提供一基底，该基底具有一第一掺杂型态；
形成一第一井区及一第二井区于该基底内，其中该第一井区与该第二井区分隔，且该第一井区与该第二井区具有不同于该第一掺杂型态的一第二掺杂型态；
形成一第三井区于该第一井区与该第二井区之间，其中该第三井区具有该第一掺杂型态；
执行一离子植入工艺，形成一第一掺杂区于该基底内，其中该第一掺杂区埋置于该第三井区内，该第一掺杂区具有该第二掺杂型态；
形成一栅极结构于该基底上，该栅极结构覆盖该第一掺杂区；以及
形成一源极区于该第一井区内及一漏极区于该第二井区内，其中该源极区及该漏极区具有该第二掺杂型态。
9.如权利要求8所述的方法，其特征在于，更包括：
在形成该第三井区后，形成一遮罩层覆盖该第一井区及该第二井区，使该第三井区露出；以及
将一第一掺杂质植入该第三井区内，以形成该第一掺杂区。
10.如权利要求9所述的方法，其特征在于，该第一掺杂质包括磷。
11.如权利要求10所述的方法，其特征在于，执行该离子植入工艺的期间，以介于400kev至600kev的范围间的植入能量，将该第一掺杂质植入该第三井区内。
12.如权利要求9所述的方法，其特征在于，该第一掺杂质的一掺杂剂量为介于1012atoms/cm2至1013atoms/cm2的范围间。
13.如权利要求9所述的方法，其特征在于，该遮罩层覆盖一部分的该第三井区。
14.如权利要求8所述的方法，其特征在于，该第一掺杂区的一掺杂浓度大于该第一井区的一掺杂浓度。
15.如权利要求8所述的方法，其特征在于，该第一掺杂区与该第一井区及该第二井区隔开。
16.如权利要求8所述的方法，其特征在于，该第一掺杂区的一掺杂浓度介于1016atoms/cm3至1017atoms/cm3的范围间。
CN201810412970.0A 2018-05-03 2018-05-03 高压半导体装置及其形成方法 Active CN110444582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810412970.0A CN110444582B (zh) 2018-05-03 2018-05-03 高压半导体装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810412970.0A CN110444582B (zh) 2018-05-03 2018-05-03 高压半导体装置及其形成方法

Publications (2)

Publication Number Publication Date
CN110444582A true CN110444582A (zh) 2019-11-12
CN110444582B CN110444582B (zh) 2023-04-14

Family

ID=68427471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810412970.0A Active CN110444582B (zh) 2018-05-03 2018-05-03 高压半导体装置及其形成方法

Country Status (1)

Country Link
CN (1) CN110444582B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787849B2 (en) * 1999-01-27 2004-09-07 Seiko Epson Corporation Semiconductor devices and methods of manufacturing the same
US20080203534A1 (en) * 2007-02-26 2008-08-28 Freescale Semiconductor, Inc. Complementary zener triggered bipolar esd protection
US20170194338A1 (en) * 2014-09-29 2017-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787849B2 (en) * 1999-01-27 2004-09-07 Seiko Epson Corporation Semiconductor devices and methods of manufacturing the same
US20080203534A1 (en) * 2007-02-26 2008-08-28 Freescale Semiconductor, Inc. Complementary zener triggered bipolar esd protection
US20170194338A1 (en) * 2014-09-29 2017-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory cell

Also Published As

Publication number Publication date
CN110444582B (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
TWI683437B (zh) 高壓半導體裝置
US10164006B1 (en) LDMOS FinFET structures with trench isolation in the drain extension
TWI646653B (zh) 橫向擴散金屬氧化物半導體場效電晶體
US9142401B2 (en) Semiconductor device and method of manufacturing a semiconductor device with a continuous silicate glass structure
CN105789280B (zh) 高压半导体装置及其制造方法
TWI624942B (zh) 高壓半導體裝置
US11476207B2 (en) Semiconductor device structure comprising source and drain protective circuits against electrostatic discharge (ESD)
TWI658501B (zh) 高壓半導體裝置及其製造方法
CN105529362B (zh) 高压半导体装置及其制造方法
TWI658590B (zh) 高壓半導體裝置及其形成方法
TWI618241B (zh) 高壓半導體裝置及其製造方法
US20220157982A1 (en) High voltage device of switching power supply circuit and manufacturing method thereof
TWI706536B (zh) 半導體裝置結構
CN106783629B (zh) 半导体装置及其制造方法
TWI716865B (zh) 半導體裝置結構
CN110444582A (zh) 高压半导体装置及其形成方法
CN107799595B (zh) 高压半导体装置
CN112289844B (zh) 半导体装置结构
US11201146B2 (en) Semiconductor device structures
US20200176600A1 (en) High-voltage semiconductor devices and methods for manufacturing the same
TWI817285B (zh) 半導體裝置及其形成方法
US11257720B2 (en) Manufacturing method for semiconductor device and integrated semiconductor device
CN110349929A (zh) 高压半导体装置及其制造方法
CN117253919A (zh) 半导体装置
CN111834284A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant