CN1819270A - 场效应晶体管和制造场效应晶体管的方法 - Google Patents

场效应晶体管和制造场效应晶体管的方法 Download PDF

Info

Publication number
CN1819270A
CN1819270A CN200610007037.2A CN200610007037A CN1819270A CN 1819270 A CN1819270 A CN 1819270A CN 200610007037 A CN200610007037 A CN 200610007037A CN 1819270 A CN1819270 A CN 1819270A
Authority
CN
China
Prior art keywords
electrode
dielectric film
effect transistor
plate electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200610007037.2A
Other languages
English (en)
Inventor
椿茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1819270A publication Critical patent/CN1819270A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

根据本发明，提供了一种场效应晶体管，包括：在半导体衬底(2)上形成为彼此分隔开的源电极(30)和漏电极(29)，设置在源电极(30)和漏电极(29)之间的栅电极(22)，以及经由栅电极(22)和漏电极(29)之间的区域中的半导体衬底(2)上方的绝缘膜(21)设置的场平板电极(24，26)，其中半导体衬底(2)的表面是平坦的，并且半导体衬底(2)与场平板电极(24，26)之间的距离随着其朝向从栅电极(22)向漏电极(29)的方向而增加。通过该场效应晶体管，保证了击穿电压BVdss；抑制了设定电流随时间的变化；并且降低了放大元件的导通电阻。

Description

场效应晶体管和制造场效应晶体管的方法
本申请基于日本专利申请No.2005-035209，其内容引进于此作为参考。
技术领域
本发明涉及一种具有场平板电极的场效应晶体管及其制造方法。
背景技术
对于W-CDMA(宽带-码分多址)应用来说，对于高频功率放大器的更高性能和小型化的需求不断增加。由于基站使用28V的电源电压，因此作为高频功率放大器的放大元件的性能，在漏和源之间的击穿电压BVdss(此后简称为“击穿电压BVdss”)需要约为80V。另外，由于作为高频功率输出，需要280W甚至更高的大功率，因此，需要在实现用于基站的高频功率放大器的小型化中，通过降低放大元件的导通电阻来实现每芯片的更高输出。此外，重要的是保证长期可靠性。作为该高频功率放大器的放大元件，进行了诸如用于高频功率放大的横向MOSFET(此后简称为“横向功率MOSFET”)的场效应晶体管的开发。
现有的横向型MOSFET产生的问题在于：电场集中在扩散层中的栅电极的漏极侧一端的附近。由于该电场集中，生成了热载流子。通过在栅绝缘膜或者Si-SiO2界面处俘获热载流子，将引起阈值电压的漂移。这导致了FET施加偏压时流过的设定电流Idq的随时间变化，从而导致错误操作。作为目标，需要在20年内将设定电流的这种随时间的变化降低至5％或者更低。
另外，由于在扩散层中栅电极的漏极侧一端的附近的电场集中，击穿电压BVdss降低，从而也需要缓和电场的集中。
为了解决这些问题，已经开发了一种横向功率MOSFET，其具有包括N-漏扩散层以及设置在其上的场平板电极(此后称为FP电极)结构(例如，参见日本未决专利公开No.2002-343960、2004-63922以及H11-261066)。
图11示出了日本未决专利公开No.2002-343960和2004-63922中所示的现有横向功率MOSFET的剖面示意图。参照图11，横向功率MOSFET 100在P+衬底102上具有P-型外延层104。另外，横向功率MOSFET 100在P+衬底102上具有P+掩埋扩散层106、N+源扩散层108、P沟道层110以及N-漏扩散层112。另外，在P-型外延层104上，漏电极120和源电极122连接到预定位置，并且形成栅绝缘膜114。在栅绝缘膜114上连接有栅电极116。在栅绝缘膜114和栅电极116上方形成有绝缘膜115。在栅电极116和漏电极120之间的区域中的绝缘膜115上形成有FP电极118。FP电极118位于N-漏扩散层112上方，并且在其顶表面上与源电极122连接。
图13示出了日本未决专利公开No.H11-261066中所示的现有横向功率MOSFET的剖面示意图。在图13所示的横向功率MOSFET 101中，与图11所示的横向功率MOSFET 100不同的是，场绝缘膜128形成在N-漏扩散层112上。场绝缘膜128的膜厚大于栅绝缘膜114，并且在半导体衬底的表面内形成有凹陷。另外，FP电极118经由绝缘膜115形成在场绝缘膜128上。由于场绝缘膜128具有向上升起的山形形状，因此FP电极118具有在漏电极120侧向上倾斜的结构。
发明内容
由于这种结构，图11中所示的横向功率MOSFET 100可以抑制N-漏扩散层112内的、直接位于漏电极120侧的栅电极下端116a下方的区域124(此后称为栅端部区域)上的电场集中。图12示出了横向功率MOSFET 100中的D-D′方向上的电场强度。
参照图12，漏扩散层内的电场强度不仅分散在栅端部区域124内，而且分散在直接位于漏电极120侧的FP电极下端118a下方的区域126(此后称为FP端部区域)内，从而抑制栅端部区域124处的电场集中。
此外，在图13所示的横向功率MOSFET 101中，栅端部区域124处的电场集中可被抑制在N-漏扩散层112内。图14示出了横向功率MOSFET 101中的E-E′方向和F-F′方向上的电场强度。
参照图14，漏扩散层内的电场强度不仅分散在栅端部区域124内，而且分散在直接位于场绝缘膜端部下方的区域125(此后称为场绝缘膜端部区域)内以及FP端部区域126内。因此，栅端部区域124处的电场集中得到抑制。
这样，在横向功率MOSFET 100、101中，电场集中被缓解。然而，其缓解程度还不够，因此击穿电压BVdss有时仍会下降。另外，为了降低放大元件的导通电阻，可以提高漏扩散层的杂质浓度。然而，相反地，当漏扩散层中的杂质浓度升高时，将不能保证击穿电压BVdss，而且也不能实现对设定电流随时间变化的抑制。
因此，需要一种具有场平板电极的场效应晶体管，其具有确保的击穿电压BVdss，被抑制的设定电流随时间的变化，以及降低的放大元件的导通电阻。
根据本发明，提供了一种场效应晶体管，包括：在半导体衬底上形成为彼此分隔开的源电极和漏电极；设置在所述源电极和所述漏电极之间的栅电极；以及在所述栅电极和所述漏电极之间的区域中的所述半导体衬底上方、经由绝缘膜设置的场平板电极，其中所述半导体衬底的表面是平坦的，并且所述半导体衬底与所述场平板电极之间的距离随着其朝向从所述栅电极向所述漏电极的方向而增加。
根据该场效应晶体管，击穿电压BVdss得到保证，设定电流随时间的变化被抑制，并且放大元件的导通电阻被降低。
在本发明中，半导体衬底的表面是“平坦”的状态是指这样的形状，即：在不削弱本发明的效果的范围内，该形状可以包括半导体衬底的表面上的突起和凹陷。
根据本发明，场平板电极被这样设置，即场平板电极与半导体衬底分隔开的距离随着其朝向从栅电极向漏电极的方向而增加。因此，可以提供一种场效应晶体管，其具有降低的放大元件的导通电阻、确保的击穿电压BVdss、被抑制的设定电流随时间的变化。因此，该场效应晶体管作为高频功率放大器的放大元件具有良好的长期可靠性。
附图说明
通过以下参照附图进行的描述，本发明的上述和其它目的、优点和特征将更加清楚，其中：
图1是示出了根据本发明的场效应晶体管的第一实施例的剖面示意图；
图2是对N-漏扩散层中的电场强度进行比较的曲线图；
图3是示出了根据本发明的场效应晶体管的第二实施例的剖面示意图；
图4是对N-漏扩散层中的电场强度进行比较的曲线图；
图5是对N-漏扩散层中的电场强度进行比较的曲线图；
图6是示出了根据本发明的场效应晶体管的第三实施例的剖面示意图；
图7是对N-漏扩散层中的电场强度进行比较的曲线图；
图8是对N-漏扩散层中的电场强度进行比较的曲线图；
图9是根据倾角的不同对FP电极下表面的电场强度进行比较的曲线图；
图10A至10D是示出了FP电极的形成步骤的剖面示意图；
图11是示出了现有场效应晶体管的剖面示意图；
图12是示出了N-漏扩散层中的电场强度的曲线图；
图13是示出了现有场效应晶体管的剖面示意图；以及
图14是示出了N-漏扩散层中的电场强度的曲线图；
具体实施方式
现在，参照示例性实施例在此对本发明进行描述。本领域技术人员将会认识到，使用本发明的讲解，可以实现多种可选的实施例，并且本发明并不受这些出于说明的目的而描述的实施例的限制。
以下将参照附图对本发明的实施例进行描述。在所有的附图中，类似的组成元件将由类似的标号表示，并且在适当时不对其进行说明。
图1是示出了根据本发明的场效应晶体管的第一实施例的剖面示意图，即，用于高频功率放大的横向型MOSFET(此后简称为“横向功率MOSFET”)。
参照图1，横向功率MOSFET 1包括在由硅制成的半导体衬底2上形成为彼此分隔开的源电极30和漏电极29，以及位于源电极30和漏电极29之间的栅电极22。在栅电极22和漏电极29之间的区域中，经由半导体衬底2上方的绝缘膜21形成有第一场平板电极24和第二场平板电极26。
半导体衬底2由P+衬底10和形成在P+衬底10上的P型外延层12制成。P+衬底10上形成有P+埋入层13、N+源扩散层14、P沟道扩散层16以及N-漏扩散层18。另外，在P-型外延层12内形成有N+接触17、19和P+接触15。以这种方式形成的半导体衬底2是平坦的。
漏电极29与N+接触17相连接，源电极30与N+接触19和P+接触15相连接。源电极30还与将在以下描述的第一FP电极24和第二FP电极26相连接。半导体衬底2上形成有栅绝缘膜20，栅绝缘膜20上形成有栅电极22。形成第一绝缘膜21以覆盖栅绝缘膜20和栅电极22。第一FP电极24形成在第一绝缘膜21上。此外，形成第二绝缘膜23以覆盖第一FP电极24和第一绝缘膜21。第二FP电极26形成在第二绝缘膜23上。第一FP电极24和第二FP电极26设置在N-漏扩散层18上方。
第一FP电极24和第二FP电极26被设置为其与半导体衬底2之间的距离随着其朝向从栅电极22向漏电极29的方向而增加。换言之，第一FP电极24和第二FP电极26被设置为：随着其沿着向漏电极29侧的方向，连接位于漏电极侧的其下端24a、26a的线向上倾斜，如图1所示。通过将第一FP电极24和第二FP电极26设置在这样的位置，可以抑制仅位于N-漏扩散层18内的栅端部区域31处的电场集中。
以下将参照图2进一步说明如上所述的效果。
图2是示出了N-漏扩散层18内的电场强度的曲线图。对图1中所示的横向功率MOSFET 1的A-A′方向上的电场强度与图11中所示的横向功率MOSFET 100的D-D′方向上的电场强度进行比较。在此，N-漏扩散层中的杂质浓度保持相同。
参照图2，在本实施例的横向功率MOSFET 1中，N-漏扩散层18内的电场强度分散在栅端部区域31、第一FP端部区域32以及第二FP端部区域34等三个区域内。通过这种分散，与现有的横向功率MOSFET100相比，栅端部区域31和第二FP端部区域34内的电场强度降低。
因此，本实施例的横向功率MOSFET 1产生了这样一种效果，即在相同的漏区浓度下，降低了由热载流子生成所导致的设定电流随时间变化，并且改善了击穿电压BVdss。此外，由于可以提高漏区浓度以获得与现有情况相同的电场强度，因此与现有情况相比，导通电阻可以降低。
另外，在图13所示的横向功率MOSFET 101中，与本实施例的横向功率MOSFET 1相比，很难形成FP电极以获得期望的电场强度。因此，电场强度趋于在FP端部区域126集中。这表示与横向功率MOSFET101相比，本发明的横向功率MOSFET 1产生了与上述效果类似的效果。
横向功率MOSFET 1可被构造为连接第一FP电极24的下端24a和第二FP电极26的下端26a的线相对于半导体衬底2倾斜约5至25度，优选为约10至20度。当第一FP电极24和第二FP电极26的倾角小于5度时，电场趋于在第二FP端部区域34处集中。另一方面，当倾角超过25度时，电场趋于在第一FP端部区域32处集中。相反，当第一FP电极24和第二FP电极26以上述角度设置时，电场强度将以良好的平衡来分散。因此，可以提供这样一种场效应晶体管，其具有确保的击穿电压BVdss，被抑制的设定电流随时间变化，以及降低的放大元件的导通电阻。
具体地，为了提供第一FP电极24和第二FP电极26具有这样的倾角的结构，需要适当地调整第一FP电极24和第二FP电极26的形成位置以及第一绝缘膜21和第二绝缘膜23的膜厚。
接着，将描述根据本发明的第二个实施例的场效应晶体管。图3示出了根据第二个实施例的场效应晶体管的剖面示意图。
参照图3，横向功率MOSFET 1进一步具有第三FP电极28。第三FP电极28设置在第三绝缘膜25上，该第三绝缘膜25形成为覆盖第二绝缘膜23和第二FP电极26。该第三FP电极28与源电极30电连接。在此，半导体衬底2的表面被构造为平坦的。
第一FP电极24、第二FP电极26以及第三FP电极28被设置为其与半导体衬底2之间的距离随着其朝向从栅电极22向漏电极29的方向而增加。换言之，第一FP电极24、第二FP电极26以及第三FP电极28被设置为：随着其沿着向漏电极29侧的方向，连接位于漏电极侧的其下端24a、26a、28a的线向上倾斜，如图3所示。
通过将第一FP电极24、第二FP电极26以及第三FP电极28设置在这样位置，可以抑制仅位于N-漏扩散层18内的栅端部区域31的电场集中。换言之，如以下所述，在N-漏扩散层18内，由于电场不仅集中在栅端部区域31处，而且还集中在直接位于第一、第二和第三FP电极的下端(24a、26a、28a)下方的区域(32、34、36)处，因此电场被分散。
因此，保证了击穿电压BVdss，并且抑制了设定电流中随时间的变化。如图3所示，由于区域(32、34、36)的电场强度被有效分散，所以当FP电极被设置为连接位于漏电极侧的下端24a、26a、28a的全部线都在一条直线上时，这种效果尤其显著。
以下将参照图4和5进一步说明这种效果。
图4是示出了N-漏扩散层18内的电场强度的曲线图。对图3所示的横向功率MOSFET 1的B-B′方向上的电场强度与图11中所示的横向功率MOSFET 100的D-D′方向上的电场强度进行比较。在此，N-漏扩散层中的杂质浓度保持相同。
参照图4，N-漏扩散层18内的电场强度分散在栅端部区域31、第一FP端部区域32、第二FP端部区域34以及第三FP端部区域36等四个区域内。因此，与现有的横向功率MOSFET 100相比，电场强度被降低。
另一方面，在图5中，对图3中所示横向功率MOSFET 1的B-B′方向上的电场强度与图13中所示的横向功率MOSFET 101的E-E′方向和F-F′方向上的电场强度进行比较。在此，N-漏扩散层中的杂质浓度保持相同。
参照图5，在现有的横向功率MOSFET 101中，电场强度的峰值出现在场绝缘膜端部区域125和FP端部区域126。另一方面，本实施例的横向功率MOSFET 1的电场强度基本上均匀地分散在四个区域上，并且横向功率MOSFET 1内的最大电场强度小于横向功率MOSFET101内的最大电场强度。通过这种分散，与现有的横向功率MOSFET 101相比，电场强度被降低。
通过电场强度的这种分散，将没有区域出现现有情况中看到的电场强度的显著集中。这产生了这样的效果，即降低了由热载流子生成而导致的设定电流随时间的变化，并且改善了击穿电压BVdss。此外，由于可以提高漏区浓度以获得与现有情况相同的电场强度，因此，与现有情况相比，导通电阻可以降低。
横向功率MOSFET 1可被构造为连接第一FP电极24的下端24a、第二FP电极26的下端26a以及第三FP电极28的下端28a的线相对于半导体衬底2倾斜约5至25度，优选为约10至20度。
当该线的倾角小于5度时，电场趋于在第三FP端部区域36处集中。另一方面，当倾角超过25度时，电场趋于在第一FP端部区域32处集中。相反，当第一FP电极24、第二FP电极26和第三FP电极28以上述角度设置时，电场强度将以良好的平衡分散。因此，可以提供这样一种场效应晶体管，其具有确保的击穿电压BVdss，被抑制的设定电流随时间的变化，以及被降低的放大元件的导通电阻。
为了提供第一FP电极24、第二FP电极26和第三FP电极28具有这样的倾角的结构，可以进行与形成第一实施例的场效应晶体管的上述方法相似的方法。
在此，在第一和第二实施例中，通过举出其中设置有两个或三个FP电极的示例进行了描述，然而，在可能的设计规范内可以形成更多的FP电极。
接着，将描述根据本发明的第三个实施例的场效应晶体管。图6示出了根据第三个实施例的场效应晶体管的剖面示意图。
参照图6，在横向功率MOSFET 1中，半导体衬底2的表面被构造为平坦的。由氮化硅膜等制成的第二绝缘膜40形成在第一绝缘膜21上，其中第一绝缘膜21被形成为覆盖栅电极22和栅绝缘膜20。第三绝缘膜41在漏电极29侧形成在第二绝缘膜40上。第三绝缘膜41具有倾斜表面41a，其中倾斜表面41a随着其朝向从栅电极22向漏电极29的方向而向上倾斜。
该倾斜表面41可以具有带有弯曲部分或者带有突起和凹陷的形状。FP电极38形成在栅电极22和漏电极29之间的区域内的第二绝缘膜40上和第三绝缘膜41的倾斜表面41a上。因此，FP电极38的下表面38a的一部分沿着向漏电极29的方向向上倾斜，并且被形成为具有与倾斜表面41a的角度基本上相同的角度。在此，形成倾斜表面41a的角度是指相对于半导体衬底2的角度。当倾斜表面具有弯曲部分或者突起和凹陷从而并非为平直的时，形成倾斜表面的角度是指倾斜表面的平均线与半导体衬底2的角度。另外，FP电极38与源电极30电连接。以下将描述这种FP电极38的形成方法。
半导体衬底2与FP电极38的下表面38a之间的距离随着其朝向从栅电极22向漏电极29的方向而增加。换言之，FP电极38的下表面38a随着在向漏电极29侧的方向上延伸而向上倾斜，如图6所示。由于FP电极38的下表面38a位于这样的位置，可以抑制仅位于N-漏扩散层18内的栅端部区域31处的电场集中。也就是，电场强度可以均匀地分散，从而保证击穿电压BVdss；抑制设定电流随时间的变化；并且场效应晶体管将具有良好的长期可靠性。
现有的横向功率MOSFET也可以被认为具有这样一种模式，即FP电极的下表面的一部分在向漏电极的方向上向上倾斜。然而，在现有的横向功率MOSFET的设计过程中，FP电极的下表面仅是偶然地倾斜。与之相反，在横向功率MOSFET 1中，在栅电极22与漏电极29之间的区域内，FP电极38形成在第二绝缘膜40上和具有调整的角度的倾斜表面41a上。因此，形成在第二绝缘膜40上的FP电极38的表面缓和了栅端部区域31处的电场集中，并且形成在倾斜表面41a上的FP电极38的整个下表面38a有效地分散了电场集中。因此，电场强度可以被均匀地分散，从而保证了击穿电压BVdss；抑制了设定电流随时间的变化；并且场效应晶体管将具有良好的长期可靠性。
将参照图7和8进一步说明这种效果。
图7是示出了N-漏扩散层18内的电场强度的曲线图。对图6中所示的横向功率MOSFET 1的C-C′方向上的电场强度与图11中所示的横向功率MOSFET 100的D-D′方向上的电场强度进行比较。在此，示出了FP电极38的下表面38a的倾角为约15度的示例。另外，N-漏扩散层中的杂质浓度保持相同。
参照图7，在本实施例的横向功率MOSFET 1中，漏扩散层18内的电场强度分散到栅端部区域31和直接位于FP电极38的下表面38a下方并且与下表面38a的面积相对应的区域42(此后称为FP下表面区域)。由于与下表面38a的面积相对应，因此FP下表面区域42宽，从而与现有结构相比，电场强度被进一步更均匀地分散。
另一方面，在图8中，对图6中所示的横向功率MOSFET 1的C-C′方向上的电场强度与图13中所示的横向功率MOSFET 101的E-E′方向和F-F′方向上的电场强度进行比较。在此，N-漏扩散层中的杂质浓度保持相同。
参照图8，在现有的横向功率MOSFET 101中，电场强度的峰值出现在场绝缘膜端部125和FP端部126处。另一方面，本实施例的横向功率MOSFET 1的电场强度进一步均匀地分散，并且横向功率MOSFET 1内的最大电场强度小于横向功率MOSFET 101内的最大电场强度。通过这种分散，与现有的横向功率MOSFET 101相比，电场强度被降低。
同样，在日本未决专利公开NO.H11-261066所公开的横向功率MOSFET 101中，FP电极118随着其沿着向漏电极120侧的方向而向上倾斜。然而，直接位于FP电极118下方的半导体衬底的表面不是平坦的，并且形成有凹陷，从而难以控制电场强度。因此，出现了电场强度集中在某些端部处的情况。
与之相反，本实施例的横向功率MOSFET 1产生了这样的效果，即在相同的漏区浓度下，降低了由热载流子生成而导致的设定电流随时间的变化，并且改善了击穿电压BVdss。此外，由于可以提高漏区浓度以获得与现有情况相同的电场强度，因此与现有情况相比，导通电阻可以降低。
将参照图9进一步说明这种效果。图9示出了FP电极38的下表面38a具有约8度、约15度和约22度的倾角的示例。参照图9，当FP电极38的下表面38a的倾角小时，FP下表面区域42内的电场趋于在漏电极29的方向上集中。另一方面，当FP电极38的下表面38a的倾角大时，FP下表面区域42内的电场趋于在栅电极22的方向上集中。因此，FP电极38的下表面38a可以被设定为具有约5到25度、优选为约10到20度的倾角。
具有以这种方式倾斜的下表面38a的FP电极38可以如下地形成。在此，将描述在半导体衬底2的上部形成FP电极38的方法，并且在适当时不对其他部分进行说明。
首先，参照图10A，在半导体衬底2上形成栅绝缘膜20，在栅绝缘膜20上形成栅电极22。此外，相继地层叠形成第一绝缘膜21和第二绝缘膜40。第二绝缘膜40由氮化硅膜等制成，并且作为下述刻蚀步骤中的阻挡层。
接着，参照图10B，在第二绝缘膜40上形成第三绝缘膜41，并且进行向第三绝缘膜41内的离子注入。对于该离子注入，使用As等。这增加了第三绝缘膜41的刻蚀速率。此外，杂质是注入的，从而第三绝缘膜41的浓度将在其深度方向上降低。换言之，在第三绝缘膜41内，杂质的浓度较高，从而随着越接近其表面，越能提供较大的刻蚀速率。通过以这种方式来提供浓度梯度，可以在下述刻蚀步骤中调整形成倾斜表面的角度。为了调整形成倾斜表面的角度，对离子注入的能量和杂质量以及将在以下描述的刻蚀条件进行控制。
参照图10C，在其内已经进行了离子注入的第三绝缘膜41上形成抗蚀膜，然后对抗蚀膜进行构图。这在栅电极22和要设置漏电极29的位置之间形成了构图的抗蚀膜46。
此外，通过刻蚀步骤，对直接位于抗蚀膜46下方的第三绝缘膜41进行侧向刻蚀，从而在第三绝缘膜41内形成倾斜表面41a。作为刻蚀方法，可以使用湿法刻蚀和干法刻蚀中的任何一种。在湿法刻蚀的情况下，可对诸如试剂溶液浓度和时间等刻蚀条件进行修改。另一方面，在干法刻蚀的情况下，可对诸如气体组分和流量(flow rate)等刻蚀条件进行修改。这改变了侧向刻蚀的量，并且可以修改形成倾斜表面的上述角度。
接着，在去除抗蚀膜46后，形成多晶硅层等，并进一步进行构图步骤以形成预定的形状。由此，在第二绝缘膜40上和形成在第三绝缘膜41内的倾斜表面41a上形成场平板电极，如图10D所示。
如上所示，已经参照附图对本发明的实施例进行了描述。然而，这些仅构成本发明的示例，从而也可以采用除以上示例之外的各种形式。
例如，在本实施例中，描述了N沟道型的横向功率MOSFET；然而，也可以通过使杂质的导电类型相反来以类似的方式描述P沟道型的横向功率MOSFET。此外，本发明可以应用于除了横向功率MOSFET之外的MOSFET，并且也可应用于除了硅衬底之外的半导体衬底。
显然，本发明并不受上述实施例的限制，可以在不偏离本发明的范围和精神的情况下对其进行修改和变化。

Claims (8)

1.一种场效应晶体管，包括：
在半导体衬底上形成为彼此分隔开的源电极和漏电极；
设置在所述源电极和所述漏电极之间的栅电极；以及
在所述栅电极和所述漏电极之间的区域中，经由所述半导体衬底上方的绝缘膜设置的场平板电极，
其中所述半导体衬底的表面是平坦的，并且所述半导体衬底与所述场平板电极之间的距离随着其朝向从所述栅电极向所述漏电极的方向而增加。
2.如权利要求1所述的场效应晶体管，
其中所述场平板电极由第一场平板电极和形成在第一场平板电极上的第二场平板电极构成，
与所述第一场平板电极相比，所述第二场平板电极形成在朝向所述漏电极侧，并且
所述半导体衬底与所述第二场平板电极之间的距离大于所述半导体衬底与所述第一场平板电极之间的距离。
3.如权利要求2所述的场效应晶体管，
其中所述场平板电极由经由所述半导体衬底上的第一绝缘膜形成的第一场平板电极和经由第一场平板电极上的第二绝缘膜形成的第二场平板电极构成。
4.如权利要求1所述的场效应晶体管，
其中经由所述绝缘膜来层叠多层所述场平板电极，并且
连接位于多层所述场平板电极的所述漏电极侧的各下端的线随着其沿着朝向所述漏电极的方向而向上倾斜。
5.如权利要求4所述的场效应晶体管，
其中连接多层所述场平板电极的各下端的所有线都位于一条直线上。
6.如权利要求1所述的场效应晶体管，
其中在所述绝缘膜上形成有其它绝缘膜，所述其它绝缘膜具有倾斜表面，该倾斜表面随着其朝向从所述栅电极向所述漏电极的方向而向上倾斜，并且
所述场平板电极形成在所述绝缘膜上和所述倾斜表面上。
7.一种制造场效应晶体管的方法，包括：
在具有栅电极的半导体衬底上方相继层叠第一绝缘膜和第二绝缘膜；
在所述栅电极和要设置漏电极的位置之间的区域中，在所述第二绝缘膜上形成构图的抗蚀膜；
在利用所述构图的抗蚀膜作为掩模对第二绝缘膜进行刻蚀期间，通过侧向刻蚀直接位于所述抗蚀膜下方的第二绝缘膜，来在所述第二绝缘膜上形成倾斜表面，所述倾斜表面随着其朝向从所述栅电极向所述漏电极的方向而向上倾斜；以及
在所述第一绝缘膜和所述第二绝缘膜的表面上形成多晶硅层之后，在所述栅电极和要设置漏电极的位置之间的区域中，通过刻蚀在第二绝缘膜上和所述倾斜表面上形成场平板电极。
8.如权利要求7所述的制造场效应晶体管的方法，进一步包括在进行所述层叠和所述形成构图的抗蚀膜之间，执行对所述第二绝缘膜的离子注入。
CN200610007037.2A 2005-02-10 2006-02-10 场效应晶体管和制造场效应晶体管的方法 Pending CN1819270A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005035209 2005-02-10
JP2005035209 2005-02-10

Publications (1)

Publication Number Publication Date
CN1819270A true CN1819270A (zh) 2006-08-16

Family

ID=36218198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610007037.2A Pending CN1819270A (zh) 2005-02-10 2006-02-10 场效应晶体管和制造场效应晶体管的方法

Country Status (3)

Country Link
US (1) US20060175670A1 (zh)
EP (1) EP1691419A3 (zh)
CN (1) CN1819270A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326643B (zh) * 2005-12-14 2011-03-30 Nxp股份有限公司 Mos晶体管以及制造mos晶体管的方法
CN105529362A (zh) * 2014-09-30 2016-04-27 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN105789280A (zh) * 2014-12-25 2016-07-20 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN106206310A (zh) * 2015-05-07 2016-12-07 北大方正集团有限公司 射频横向双扩散金属氧化物半导体器件的制作方法
US10629726B2 (en) 2014-12-16 2020-04-21 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382030B1 (en) * 2006-07-25 2008-06-03 Rf Micro Devices, Inc. Integrated metal shield for a field effect transistor
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
US8629495B2 (en) * 2008-04-15 2014-01-14 Nxp, B.V. High frequency field-effect transistor
JP5712516B2 (ja) * 2010-07-14 2015-05-07 住友電気工業株式会社 半導体装置
JP5979836B2 (ja) 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
TWI467766B (zh) * 2012-08-31 2015-01-01 Nuvoton Technology Corp 金氧半場效電晶體及其製造方法
WO2014050054A1 (ja) * 2012-09-28 2014-04-03 パナソニック株式会社 半導体装置
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
US9564224B2 (en) 2015-02-06 2017-02-07 Kabushiki Kaisha Toshiba Semiconductor device
DE112017005359B4 (de) 2016-10-24 2022-12-15 Mitsubishi Electric Corp. Verbundhalbleitervorrichtung
WO2018078892A1 (ja) 2016-10-24 2018-05-03 三菱電機株式会社 化合物半導体デバイス及びその製造方法
CN109891562B (zh) 2016-10-24 2022-04-26 三菱电机株式会社 化合物半导体器件
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures
JP7366934B2 (ja) * 2018-12-26 2023-10-23 タワー パートナーズ セミコンダクター株式会社 半導体装置およびその製造方法
US11121225B2 (en) * 2019-11-01 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Field plate structure to enhance transistor breakdown voltage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554638A1 (de) * 1975-12-04 1977-06-16 Siemens Ag Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
DE19800647C1 (de) * 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326643B (zh) * 2005-12-14 2011-03-30 Nxp股份有限公司 Mos晶体管以及制造mos晶体管的方法
CN105529362A (zh) * 2014-09-30 2016-04-27 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN105529362B (zh) * 2014-09-30 2019-06-21 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
US10629726B2 (en) 2014-12-16 2020-04-21 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same
CN105789280A (zh) * 2014-12-25 2016-07-20 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN105789280B (zh) * 2014-12-25 2019-01-04 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN106206310A (zh) * 2015-05-07 2016-12-07 北大方正集团有限公司 射频横向双扩散金属氧化物半导体器件的制作方法

Also Published As

Publication number Publication date
EP1691419A2 (en) 2006-08-16
US20060175670A1 (en) 2006-08-10
EP1691419A3 (en) 2007-10-24

Similar Documents

Publication Publication Date Title
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
US11094810B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1194414C (zh) 纵型半导体器件
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
CN1197168C (zh) 垂直mos晶体管
US20090302376A1 (en) Semiconductor device
CN1181559C (zh) 一种半导体器件
CN1790714A (zh) 半导体器件及制造其的方法
CN1879222A (zh) 沟槽栅极场效应器件
CN1638144A (zh) 半导体器件及其制造方法
US20090072304A1 (en) Trench misfet
US11222891B2 (en) Semiconductor device and semiconductor circuit
JP2006253654A (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
US20200303525A1 (en) Semiconductor device and semiconductor circuit
CN1841776A (zh) 半导体装置
CN1677664A (zh) 静电放电保护器件及其制造方法
JP2019079833A (ja) スイッチング素子とその製造方法
CN114846622A (zh) 半导体装置
US9627470B2 (en) Power semiconductor device and method of manufacturing the same
US6930356B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same
CN1432197A (zh) 半导体器件
JP2021048337A (ja) 半導体装置及び半導体回路
CN1366349A (zh) 半导体装置及其制造方法
KR101093678B1 (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication