WO2014050054A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014050054A1
WO2014050054A1 PCT/JP2013/005576 JP2013005576W WO2014050054A1 WO 2014050054 A1 WO2014050054 A1 WO 2014050054A1 JP 2013005576 W JP2013005576 W JP 2013005576W WO 2014050054 A1 WO2014050054 A1 WO 2014050054A1
Authority
WO
WIPO (PCT)
Prior art keywords
field plate
electrode
plate electrode
semiconductor device
protective film
Prior art date
Application number
PCT/JP2013/005576
Other languages
English (en)
French (fr)
Inventor
亮 梶谷
上田　哲三
義治 按田
鶴見　直大
中澤　敏志
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2014538161A priority Critical patent/JP6268366B2/ja
Publication of WO2014050054A1 publication Critical patent/WO2014050054A1/ja
Priority to US14/663,140 priority patent/US9666664B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof.
  • the present invention relates to a semiconductor device related to a nitride semiconductor field effect transistor and a manufacturing method thereof.
  • Al x Ga y In 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) of group III nitride semiconductors including gallium nitride (GaN) is silicon (Si) or gallium arsenide (GaAs).
  • group III nitride semiconductor field effect transistors FETs
  • the level of group III nitride semiconductor includes a semiconductor surface and a bulk semiconductor.
  • SiN is used for the protective film.
  • the surface state can be reduced by a protective film made of SiN, which is useful for improving current collapse (see, for example, Non-Patent Document 2).
  • a protective film made of SiN is used, a high electric field is generated at the gate electrode end during high voltage operation of the FET, so that it is not sufficient to prevent the occurrence of current collapse.
  • the gate field plate electrode may increase the parasitic capacitance Cgd between the gate and the source, and there is a possibility that sufficient gain cannot be obtained. Therefore, a method has been proposed in which a field plate electrode connected to the source electrode is provided between the gate and drain electrodes to reduce Cgd, thereby reducing current collapse and improving gain (see, for example, Patent Document 2). .
  • Patent Document 1 when a field plate electrode is provided for both current collapse reduction and Cgd reduction and the thickness of the gate electrode is increased for the purpose of reducing Rg, the side wall of the gate electrode is obtained. The slope becomes steep. As a result, the coverage of the field plate electrode formed on the side wall of the gate electrode is reduced, and the field plate electrode is disconnected, resulting in a decrease in gain.
  • an object of the present invention is to achieve both improvement in gain by reducing Rg by increasing the thickness of the gate electrode, relaxation of electric field by forming a source field plate, and improvement in gain by reducing Cgd.
  • a semiconductor device includes a substrate, a first semiconductor layer formed over a group III nitride semiconductor, and the first semiconductor.
  • a second semiconductor layer made of a group III nitride semiconductor disposed on the layer; a gate electrode, a source electrode, and a drain electrode disposed on the second semiconductor layer; and a second semiconductor layer
  • FIG. 1A is a cross-sectional view of the semiconductor device according to the first embodiment.
  • FIG. 1B is a plan view of the semiconductor device according to the first embodiment.
  • FIG. 2A is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2B is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2C is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2D is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2E is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2F is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 1A is a cross-sectional view of the semiconductor device according to the first embodiment.
  • FIG. 1B is a plan view of the semiconductor device according to the first embodiment.
  • FIG. 2A is a diagram illustrating the method of manufacturing
  • FIG. 2G is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2H is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2I is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2J is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2K is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 2L is a diagram illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3A is a cross-sectional view of the semiconductor device according to the second embodiment.
  • FIG. 3B is a top view of the semiconductor device according to the second embodiment.
  • FIG. 4A is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4B is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4C is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4D is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4E is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4F is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4G is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4H is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4I is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4J is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4K is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4L is a diagram illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 4M is a view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • FIG. 5A is a cross-sectional view of the semiconductor device according to the third embodiment.
  • FIG. 5B is a top view of the semiconductor device according to the third embodiment.
  • FIG. 6A is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6B is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6C is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6D is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6E is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6F is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6G is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6H is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6I is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6J is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6K is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6L is a diagram illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 6M is a view illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • FIG. 7A is a cross-sectional view of the semiconductor device according to the fourth embodiment.
  • FIG. 7B is a top view of the semiconductor device according to the fourth embodiment.
  • FIG. 8A is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8B is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8A is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8B is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8C is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8D is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8E is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8F is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8G is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8H is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8I is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8J is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8K is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 8L is a diagram illustrating the method of manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 1A and 1B show a cross-sectional view and a top view of the semiconductor device according to the first embodiment, respectively.
  • a second semiconductor layer 103 made of a group nitride semiconductor is disposed.
  • the first semiconductor layer 102 is preferably made of, for example, GaN
  • the band gap of the second semiconductor layer 103 is preferably larger than the band gap of the channel region in the first semiconductor layer 102.
  • a hetero barrier is formed at the interface between the first semiconductor layer 102 and the second semiconductor layer 103 (the interface is heterojunction), and a two-dimensional electron gas layer is formed during the operation of the semiconductor device.
  • the Rukoto is formed at the interface between the first semiconductor layer 102 and the second semiconductor layer 103 (the interface is heterojun
  • a source electrode 105, a drain electrode 106, and a first protective film 107 are disposed on the second semiconductor layer, and a first field plate electrode 108 is disposed on the first protective film 107.
  • a second protective film 109 is disposed on the first field plate electrode 108.
  • a gate electrode 111 is disposed on the second semiconductor layer 103.
  • the gate electrode 111 is preferably disposed so as to cover a part of the first field plate electrode 108.
  • the second field plate electrode 112 is disposed on the first field plate electrode 108 via the second protective film 109. Note that the thickness of the second field plate electrode 112 is preferably larger than that of the gate electrode 111.
  • a third protective film 113 is disposed so as to cover the gate electrode 111 and the second field plate electrode 112, and the source electrode 105 and the drain electrode 106 are formed through an opening formed in the third protective film 113.
  • Wiring portions 115 are arranged so as to be electrically connected to each.
  • a fourth protective film 116 is disposed so as to cover the wiring part 115.
  • An external terminal such as a pad electrode or a bump is disposed so as to fill the opening 117 disposed in the fourth protective film (not shown).
  • the parasitic capacitance Cgd generated between the gate electrode 111 and the drain electrode 106 has an effect of being reduced by the second field plate electrode 112. As described above, the current collapse is reduced, and the gain is improved by reducing the gate-drain parasitic capacitance Cgd and the gate parasitic resistance Rg.
  • the second field plate electrode 112 is not disposed on the gate electrode 111 (in other words, the second field plate electrode 112 is disposed so as not to cover a part of the gate electrode 111). preferable). This is to prevent the field plate electrode from being physically disconnected even when the thickness of the gate electrode 111 is increased.
  • the film thickness of the second field plate electrode 112 is made larger than the film thickness of the gate electrode 111, it is possible to more reliably reduce Cgd generated between the gate electrode 111 and the drain electrode 106. There is.
  • At least the position of the surface of the second field plate electrode 112 is higher than the position of the surface of the gate electrode 111. This is because Cgd generated between the gate electrode 111 and the drain electrode 106 can be more reliably reduced.
  • the first field plate electrode 108 and the second field plate electrode 112 are preferably electrically connected to the source electrode.
  • FIG. 1B is a diagram showing a planar arrangement of the gate electrode 111, the source electrode 105, the first field plate electrode 108, the second field plate electrode 112, and the drain electrode 106 in FIG. 1A.
  • the first field plate electrode 108 and the second field plate electrode 112 are connected via a via in the outer region of the element region.
  • first field plate electrode 108 and the second field plate electrode 112 may be connected through a plurality of vias arranged in the outer region of the element region.
  • FIG. 1B shows a structure in which the first field plate electrode 108 and the second field plate electrode 112 are connected to each other on the right side of the drawing through vias arranged in the outer region of the element region.
  • the structure may be such that the first field plate electrode 108 and the second field plate electrode 112 are connected via vias arranged in the outer region of the element region.
  • Such a structure may be used (a structure in which connection is made on each of the left side and the right side of the drawing may be used).
  • the source electrode 105 and the second field plate electrode 112 may have a configuration in which an opening is formed in the first protective film 107 on the second field plate electrode 112 and connected through the opening. It is done.
  • the element region refers to a region inside a region surrounded by any of the gate electrode 111, the source electrode 105, and the drain electrode 106.
  • FIGS. 2A to 2L are cross-sectional views showing the manufacturing process of the semiconductor device according to the first embodiment.
  • a substrate 101 made of silicon (Si) or gallium nitride (GaN), sapphire, or SiC is prepared. Thereafter, a first semiconductor layer 102 made of a group III nitride semiconductor having a thickness of about 2 ⁇ m and a group III having a thickness of about 25 m are formed on the substrate 101 by metal organic chemical vapor deposition (MOCVD). A second semiconductor layer 103 made of a nitride semiconductor is sequentially grown.
  • MOCVD metal organic chemical vapor deposition
  • a recess 104 is formed in the second semiconductor layer 103 by dry etching after resist patterning. Note that the bottom surface of the recessed portion 104 is located below the interface between the first semiconductor layer 102 and the second semiconductor layer 103, and the recessed portion 104 is deepened to a depth that is located below the two-dimensional electron gas layer. It is preferable to dig up.
  • a source electrode 105 and a drain electrode 106 made of, for example, Ti / Al (about 20 nm / about 200 nm) are sequentially formed on the recess 104.
  • a first protective film 107 made of, for example, a silicon nitride film (SiN) having a film thickness of about 50 nm, SiO 2 , Al 2 O 3, or AlN is formed on the entire surface of the substrate 101. .
  • SiN silicon nitride film
  • a first field plate made of, for example, Ti / Al (film thickness: about 20 nm / about 400 nm).
  • An electrode 108 is formed on the first protective film 107 between the source electrode 105 and the drain electrode 106.
  • a second protective film 109 made of, for example, a silicon nitride film (SiN) having a film thickness of about 100 nm, SiO 2 , Al 2 O 3, AlN or the like is formed on the entire surface of the substrate 101. To do.
  • SiN silicon nitride film
  • the opening 110 is formed by dry etching the first protective film 107, the second protective film 109 and the second semiconductor layer 103 after resist patterning.
  • the second semiconductor layer 103 is exposed at the bottom of the opening 110.
  • a gate electrode 111 made of, for example, Ni / Au (film thickness: about 200 nm / about 1.5 ⁇ m) is formed so as to fill the opening 110.
  • the second field plate electrode 112 made of, for example, Ni / Au (film thickness of about 200 nm / about 1.5 ⁇ m) is formed on the upper side of the first field plate electrode 108 simultaneously with the formation of the gate electrode.
  • the gate electrode 111 is preferably thinner than the second field plate electrode 112.
  • a third protective film 113 made of, for example, a silicon nitride film (SiN) having a film thickness of about 650 nm, SiO 2 , Al 2 O 3, AlN, or the like is formed on the entire surface of the substrate 101. .
  • SiN silicon nitride film
  • an opening 114 is formed in the third protective film 113 so that a part of each of the source electrode 105 and the drain electrode 106 is exposed.
  • a wiring portion 115 made of Au having a thickness of about 5 ⁇ m is formed by, for example, plating so as to fill the opening 114.
  • the first field plate electrode 108 and the second field plate electrode 112 are preferably electrically connected to the source electrode 105. Further, the wiring portion 115 may protrude from the source to the drain.
  • a fourth protective film 116 made of, for example, a silicon nitride film (SiN) having a film thickness of about 400 nm, SiO 2 , Al 2 O 3, or AlN is formed, and the fourth protective film 116 is formed.
  • the opening 117 is formed by dry etching the film 116 after resist patterning.
  • the opening 117 is formed so that a part of the wiring portion 115 electrically connected to each of the source electrode 105 and the drain electrode 106 is exposed. Thereafter, external terminals such as pad electrodes and bumps are sequentially formed so as to fill the opening 117 (not shown).
  • 3A and 3B show a cross-sectional view and a top view of the semiconductor device according to the second embodiment, respectively.
  • the main difference between this embodiment shown in FIG. 3A and the first embodiment shown in FIG. 1A is that, in this embodiment, the first field passes through the opening formed in the second protective film 209.
  • the plate electrode 208 and the second field plate electrode 213 are directly connected.
  • the configurations of the second protective film 209, the gate electrode 212, the second field plate electrode 213, the third protective film 214, the wiring part 216, the fourth protective film 217, and the opening 218 are the same as those in the first embodiment.
  • the first field plate electrode 208 and the second field plate electrode 213 are directly connected. Thereby, compared with the first embodiment, there is an effect that it is not necessary to route the wiring. In addition, since the contact portion between the first field plate electrode 208 and the second field plate electrode 213 is wide and the electric field applied to these is uniform, more effective electric field relaxation can be achieved at the gate electrode end. effective. Since other effects are the same as those in the first embodiment, description thereof is omitted.
  • FIG. 3B is a diagram showing a planar arrangement of the gate electrode 212, the source electrode 205, the first field plate electrode 208, the second field plate electrode 213, and the drain electrode 206 in FIG. 3A.
  • the first field plate electrode 208 and the second field plate electrode 213 are connected through an opening formed in the second protective film 209 in the element region.
  • the first field plate electrode 208 and the second field plate electrode 213 may be connected via a via in the outer region of the element region.
  • the manufacturing method shown in FIGS. 4A to 4F is the same as the manufacturing method shown in FIGS. 2A to 2D. That is, on the substrate 201, the first semiconductor layer 202, the second semiconductor layer 203, the recess 204, the source electrode 205, the drain electrode 206, the first protective film 207, the first field plate electrode 208, the second The protective film 209 is sequentially formed.
  • the opening 210 is formed by dry etching the second protective film 209 on the first field plate electrode 208 after resist patterning. A part of the first field plate electrode 208 is exposed at the bottom of the opening 210.
  • the opening 211, the gate electrode 212, the second field plate electrode 213, the third protective film 214, and the opening 215 are performed in the same procedure as in FIGS. 2G to 2L. Then, the wiring portion 216, the fourth protective film 217, and the opening 218 are sequentially formed.
  • the first field plate electrode 208 and the second field plate electrode 213 are directly connected by the opening 210, and this point is the first embodiment. Is the main difference. As in the first embodiment, the first field plate electrode 208 and the second field plate electrode 213 are electrically connected to the source electrode 205.
  • FIGS. 5A and 5B are a cross-sectional view and a top view of the semiconductor device according to the third embodiment, respectively.
  • the main difference between the present embodiment shown in FIG. 5A and the first embodiment shown in FIG. 1A is that in this embodiment, the first field plate electrode 308 and the second field plate electrode 309 are directly connected. It is a point. In particular, in this embodiment, the entire lower surface of the second field plate electrode 309 is directly connected to the upper surface of the first field plate electrode 308.
  • the configurations of the second field plate electrode 309, the second protective film 310, the gate electrode 312, the third protective film 313, the wiring part 315, the fourth protective film 316, and the opening 317 are the same as those in the first embodiment.
  • the first field plate electrode 308 and the second field plate electrode 309 are directly connected. As a result, compared to the first embodiment, there is an effect that it is not necessary to route the wiring. Further, since the contact portion between the first field plate electrode 308 and the second field plate electrode 309 is wide, there is an effect that the electric field applied to the gate electrode end becomes more uniform. Since other structures and effects are the same as those in the first embodiment, description thereof will be omitted.
  • FIG. 5B is a diagram showing a planar arrangement of the gate electrode 312, the source electrode 305, the first field plate electrode 308, the second field plate electrode 309, and the drain electrode 306 in FIG. 5A.
  • the planar area of the first field plate electrode 308 is larger than the planar area of the second field plate electrode 309.
  • the entire lower surface of the second field plate electrode 309 is in contact with the first field plate electrode 308.
  • the first field plate electrode 308 and the second field plate electrode 309 may be connected via a via in the outer region of the element region.
  • 6A to 6M are cross-sectional views showing the manufacturing process of the semiconductor device according to the third embodiment.
  • the manufacturing method shown in FIGS. 6A to 6E is the same as the manufacturing method shown in FIGS. 2A to 2E.
  • the first semiconductor layer 302, the second semiconductor layer 303, the recess 304, the source electrode 305, the drain electrode 306, the first protective film 307, and the first field plate electrode 308 are sequentially formed on the substrate 301. To do.
  • a second field plate electrode 309 made of, for example, Ti / Al (film thickness: about 20 nm / about 400 nm) is formed on the first field plate electrode 308.
  • the width of the second field plate electrode 309 is preferably narrower than the width of the first field plate electrode 308.
  • a Ti layer, an Al layer, a Ti layer, and an Al layer the first field plate electrode A Ti layer is interposed at the interface between 308 and the second field plate electrode 309 (between the Al layer and the Al layer).
  • the second protective film 310, the opening 311, the gate electrode 312, the third protective film 313, the opening 314, A wiring portion 315, a fourth protective film 316, and an opening 317 are sequentially formed.
  • the first field plate electrode 308 and the second field plate electrode 309 are directly connected, and this is the main difference from the first embodiment. It becomes. As in the first embodiment, the first field plate electrode 308 and the second field plate electrode 309 are electrically connected to the source electrode 305.
  • (Description of structure) 7A and 7B are a cross-sectional view and a top view, respectively, of the semiconductor device according to the fourth embodiment.
  • the main difference between this embodiment shown in FIG. 7A and the first embodiment shown in FIG. 1A is that, in this embodiment, the first field plate electrode 408 and the wiring portion functioning as the second field plate electrode. 415 is formed via the second protective film 409 and the third protective film 412, the distance between the two field plate electrodes is increased compared to the first embodiment.
  • part of the second protective film 409 is disposed below the gate electrode 411, and the thickness of the second protective film 409 is preferably thinner than the thickness of the third protective film 412.
  • the configuration of the second protective film 409, the gate electrode 411, the third protective film 412, the wiring portions 414 and 415, the fourth protective film 416, and the opening 417 is the same as that of the substrate 101 in the semiconductor device of the first embodiment.
  • First semiconductor layer 102, second semiconductor layer 103, source electrode 105, drain electrode 106, first protective film 107, first field plate electrode 108, second protective film 109, gate electrode 111, first electrode 3 is the same as the configuration of the protective film 113, the wiring part 115, the fourth protective film 116, and the opening 117, and the description thereof is omitted.
  • FIG. 7B shows the gate electrode 411, the source electrode 405, the first field plate electrode 408, the second field plate electrode (wiring portion) 415, the wiring portion 414, the third protective film 412 and the drain electrode in FIG. 7A.
  • FIG. 6 is a diagram showing a planar arrangement of 406. What is necessary is just to take the structure similar to 1st Embodiment about the connection relation of each electrode.
  • FIG. 8A to 8L are cross-sectional views showing the manufacturing process of the semiconductor device according to the fourth embodiment.
  • the manufacturing method shown in FIGS. 8A to 8G is the same as the manufacturing method shown in FIGS. 2A to 2G. That is, on the substrate 401, the first semiconductor layer 402, the second semiconductor layer 403, the recess portion 404, the source electrode 405, the drain electrode 406, the first protective film 407, the first field plate electrode 408, the second The protective film 409 and the opening 410 are sequentially formed.
  • a gate electrode 411 made of, for example, Ni / Au (film thickness: about 200 nm / about 1.5 ⁇ m) is formed so as to fill the opening 410.
  • a third protective film 412 and an opening 413 are sequentially formed by the same procedure as in FIGS. 2I to 2J.
  • a wiring portion 414 made of Au having a film thickness of about 5 ⁇ m is formed by, for example, plating so as to fill the opening 413, and the wiring portion 415 is formed above the first field plate electrode 408. Form.
  • the first field plate electrode 408 and the wiring portion 415 are electrically connected to the source electrode 405.
  • a fourth protective film 416 and an opening 417 are formed by the same procedure as in FIG. 2L.
  • the first field plate electrode 408 and the wiring portion 415 functioning as the second field plate electrode are interposed via the second protective film 409 and the third protective film 412. Therefore, as compared with the first embodiment, the distance between the two field plate electrodes is increased. This is the main difference from the first embodiment.
  • the invention is useful for semiconductor devices such as high-frequency, high-power, and high-voltage field-effect transistors. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　電流コラプスの低減、Ｃｇｄ及びＲｇの低減による利得の増大を実現する。本発明に係る半導体装置は、基板と、基板上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、第１の半導体層上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、第２の半導体層上に配置されたゲート電極、ソース電極、及びドレイン電極と、第２の半導体層上に配置された第１のフィールドプレート電極と、第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、第１のフィールドプレート電極及び第２のフィールドプレート電極は、ゲート電極とドレイン電極との間に配置されている。

Description

半導体装置
　本発明は、半導体装置及びその製造方法に関する。特に、窒化物半導体電界効果トランジスタに関する半導体装置及びその製造方法に関する。
　窒化ガリウム（ＧａＮ）をはじめとするＩＩＩ族窒化物半導体のＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１）は、シリコン（Ｓｉ）や砒化ガリウム（ＧａＡｓ）よりも禁制帯幅や電子の飽和速度が大きく絶縁破壊電界が高い。そのため、ＡｌＧａＮやＧａＮを材料とした高周波・大電力・高耐圧のＩＩＩ族窒化物半導体電界効果トランジスタ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の実現に向け、研究開発が盛んに行われている。
　ＩＩＩ族窒化物半導体ＦＥＴの動作時、ゲート・ドレイン間に高電圧が加わると、ドレイン電流の減少、電流リークの増加、絶縁破壊などが発生する。これは、電流コラプスが原因である。電流コラプスの原因は、ゲート電極端に高電界が発生することにより、電子が加速されてホットエレクトロン化し、その結果、電子がＩＩＩ族窒化物半導体の準位に捕獲されることにある（例えば、非特許文献１参照）。この電子が捕獲された準位によってＦＥＴのチャネルが狭くなるためにドレイン電流が減少する。
　ＩＩＩ族窒化物半導体の準位には、半導体表面起因のものと、バルクの半導体起因のものがある。半導体表面起因の準位の低減方法として、保護膜にＳｉＮを用いることが報告されている。具体的には、ＳｉＮからなる保護膜により表面準位を低減でき、電流コラプスの改善に有用であることが報告されている（例えば、非特許文献２参照）。しかし、ＳｉＮからなる保護膜を用いた場合においても、ＦＥＴの高電圧動作時にはゲート電極端に高電界が発生するため、電流コラプスの発生を防ぐことは十分ではない。
　そこで、ゲート電極端に発生する電界を緩和する手段として、ゲート電極と電気的に接続されたゲートフィールドプレート電極をゲート・ドレイン電極間に配置することが提案されている（例えば、特許文献１参照）。
　しかし、ゲートフィールドプレート電極はゲート・ソース間寄生容量Ｃｇｄの増大につながり十分な利得が得られない可能性がある。そこで、ゲート・ドレイン電極間に、ソース電極に接続したフィールドプレート電極を設置することによってＣｇｄを低減し、電流コラプスの低減とともに利得を向上する方法が提案されている（例えば、特許文献２参照）。
特開２００４－２００２４８号公報 特表２００７－５３７５９３号公報
Ｊ．　Ａ．Ｍｉｔｔｅｒｅｎｄｅｒ　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　８３，　１６５０　（２００３） Ｔ．Ｋｉｋｋａｗａ　　ｅｔ　ａｌ．，　ＩＥＤＭ　Ｔｅｃｈ．　Ｄｉｇ．，　５８５　（２００１）
　一般的に、ＦＥＴにおいて利得を向上させる手段としては、Ｃｇｄ低減の他、ソース寄生抵抗Ｒｓやゲート寄生抵抗Ｒｇの低減も有効である。
　ここで、特許文献１に示す構造において、電流コラプス低減とＣｇｄ低減の両立のためにフィールドプレート電極を設置し、かつＲｇの低減を目的としてゲート電極の膜厚を増大させると、ゲート電極の側壁の傾斜が急になる。これにより、ゲート電極側壁部に形成されたフィールドプレート電極の被覆率が低下し、フィールドプレート電極が断線し、利得が低下するという課題が発生する。
　一方、特許文献２のように、ゲート電極部脇にソースフィールドプレートを形成した場合、ゲート電極とフィールドプレート電極との間にある程度間隙が生じるため、高電界が生じているゲート電極端の電界緩和の効果が弱くなる。
　そこで本発明の目的は、ゲート電極の厚膜化によるＲｇの低減による利得の向上と、ソースフィールドプレートの形成による電界緩和及びＣｇｄの低減による利得の向上とを両立することにある。
　上記の目的を達成するために、本発明の一態様に係る半導体装置は、基板と、基板上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、第１の半導体層上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、第２の半導体層上に配置された、ゲート電極、ソース電極、及びドレイン電極と、第２の半導体層上に配置された第１のフィールドプレート電極と、第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、第１のフィールドプレート電極及び第２のフィールドプレート電極は、ゲート電極とドレイン電極との間に配置されていることを特徴とする。
　本発明によれば、電流コラプスの低減、Ｃｇｄの低減及びＲｇの低減による利得の向上に関して有用な効果が得られる。
図１Ａは、第１の実施形態に係る半導体装置の断面図である。 図１Ｂは、第１の実施形態に係る半導体装置の平面図である。 図２Ａは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｂは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｃは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｄは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｅは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｆは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｇは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｈは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｉは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｊは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｋは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｌは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図３Ａは、第２の実施形態に係る半導体装置の断面図である。 図３Ｂは、第２の実施形態に係る半導体装置の上面図である。 図４Ａは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｂは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｃは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｄは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｅは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｆは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｇは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｈは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｉは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｊは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｋは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｌは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｍは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図５Ａは、第３の実施形態に係る半導体装置の断面図である。 図５Ｂは、第３の実施形態に係る半導体装置の上面図である。 図６Ａは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｂは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｃは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｄは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｅは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｆは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｇは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｈは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｉは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｊは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｋは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｌは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｍは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図７Ａは、第４の実施形態に係る半導体装置の断面図である。 図７Ｂは、第４の実施形態に係る半導体装置の上面図である。 図８Ａは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｂは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｃは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｄは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｅは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｆは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｇは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｈは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｉは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｊは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｋは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｌは、第４の実施形態に係る半導体装置の製造方法を示す図である。
　以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各実施形態中で示す材料、数値は例示であり、これらに限定されることはない。また、各実施形態中で示すレイアウト構造は、好ましい例を示したものであり、これに限定されることはない。また、各実施形態における構成要素は、矛盾の無い範囲で適宜組み合わせることが可能である。
　（第１の実施形態）
　以下、本発明の第１の実施形態に係る半導体装置の構造と製造方法を説明する。
　（構造の説明）
　図１Ａ及び図１Ｂはそれぞれ、第１の実施形態に係る半導体装置の断面図及び上面図を示す。
　図１Ａに示すように、例えば、シリコン（Ｓｉ）もしくは窒化ガリウム（ＧａＮ）、サファイア、又はＳｉＣからなる基板１０１の上に、ＩＩＩ族窒化物半導体から構成される第１の半導体層１０２と、ＩＩＩ族窒化物半導体から構成される第２の半導体層１０３とが配置されている。なお、第１の半導体層１０２は、例えば、ＧａＮなどから構成されていることが好ましく、第２の半導体層１０３は、例えばＡｌｘＧａ１－ｘＮ（例えば、ｘ＝０．３）からなるＡｌＧａＮなどから構成されていることが好ましい。ここで、第１の半導体層１０２におけるチャネル領域のバンドギャップよりも、第２の半導体層１０３のバンドギャップは大きい方が好ましい。また、第１の半導体層１０２と第２の半導体層１０３との界面にはヘテロ障壁が形成されており（界面はヘテロ接合されており）、半導体装置の動作時には２次元電子ガス層が形成されることとなる。
　また、第２の半導体層上には、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７が配置されており、第１の保護膜１０７上には第１のフィールドプレート電極１０８が配置されており、第１のフィールドプレート電極１０８上には第２の保護膜１０９が配置されている。
　また、第２の半導体層１０３上には、ゲート電極１１１が配置されている。ここで、ゲート電極１１１は、第１のフィールドプレート電極１０８の一部を覆うように配置されていることが好ましい。
　また、第１のフィールドプレート電極１０８の上には、第２の保護膜１０９を介して第２のフィールドプレート電極１１２が配置されている。なお、第２のフィールドプレート電極１１２の膜厚がゲート電極１１１の膜厚よりも厚いことが望ましい。
　また、ゲート電極１１１及び第２のフィールドプレート電極１１２を覆うように第３の保護膜１１３が配置され、第３の保護膜１１３に形成された開口部を介してソース電極１０５及びドレイン電極１０６の各々と電気的に接続するような配線部１１５が配置されている。
　また、配線部１１５を覆うように第４の保護膜１１６が配置されている。なお、第４の保護膜に配置された開口部１１７を埋め込むように、パッド電極やバンプなどの外部端子などが配置されることとなる（図示省略）。
　以上の構成により、ゲート電極１１１に発生する電界は、第１のフィールドプレート電極１０８によって緩和されるという効果がある。また、ゲート電極１１１とドレイン電極１０６との間に生じる寄生容量Ｃｇｄは、第２のフィールドプレート電極１１２によって低減されるという効果がある。以上により、電流コラプスが低減され、ゲート・ドレイン間寄生容量Ｃｇｄの低減及びゲート寄生抵抗Ｒｇの低減により利得が向上する。
　なお、ゲート電極１１１上には第２のフィールドプレート電極１１２が配置されないことが好ましい（言い換えれば、ゲート電極１１１の一部を覆わないように第２のフィールドプレート電極１１２が配置されていることが好ましい）。ゲート電極１１１の膜厚が増加してもフィールドプレート電極が物理的に断線するのを防ぐためである。
　なお、第２のフィールドプレート電極１１２の膜厚をゲート電極１１１の膜厚よりも厚くすることによって、ゲート電極１１１とドレイン電極１０６との間に生じるＣｇｄをより確実に低減することができるという効果がある。
　また、少なくとも、第２のフィールドプレート電極１１２表面の位置がゲート電極１１１表面の位置よりも高い位置にあることが好ましい。ゲート電極１１１とドレイン電極１０６との間に生じるＣｇｄをより確実に低減することができるという効果があるからである。
　また、第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２は、ソース電極と電気的に接続していることが好ましい。
　一方、図１Ｂは、図１Ａにおけるゲート電極１１１とソース電極１０５と第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とドレイン電極１０６の平面的な配置を示した図である。
　図１Ｂに示すように、第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とは、素子領域の外側領域においてビアを介して接続している。
　また、素子領域の外側領域に配置された複数のビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続しても構わない。
　なお、図１Ｂでは、図面の右側において、素子領域の外側領域に配置されたビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続するような構造を示しているが、図面の左側において、素子領域の外側領域に配置されたビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続するような構造でも構わないし、両者を組み合わせたような構造でも構わない（図面の左側と右側のそれぞれにおいて接続するような構造でも構わない）。
　なお、ソース電極１０５と第２のフィールドプレート電極１１２とは、第２のフィールドプレート電極１１２上の第１の保護膜１０７に開口部を形成し、該開口部を介して接続する構成などが考えられる。
　ここで、素子領域とは、ゲート電極１１１、ソース電極１０５及びドレイン電極１０６のいずれかによって囲まれる領域よりも内側の領域を言う。
　（製造方法の説明）
　図２Ａ～図２Ｌはそれぞれ、第１の実施形態に係る半導体装置の製造工程の断面図を示す。
　まず、図２Ａに示すように、例えば、シリコン（Ｓｉ）もしくは窒化ガリウム（ＧａＮ）、サファイア、又はＳｉＣからなる基板１０１を用意する。その後、基板１０１上に、有機金属化学気相成長（ＭＯＣＶＤ）法により、膜厚が約２μｍのＩＩＩ族窒化物半導体から構成される第１の半導体層１０２と、膜厚が約２５ｍのＩＩＩ族窒化物半導体から構成される第２の半導体層１０３とを順次成長させる。
　次に、図２Ｂに示すように、レジストパターニング後にドライエッチングすることにより、第２の半導体層１０３にリセス部１０４を形成する。なお、リセス部１０４の底面は、第１の半導体層１０２と第２の半導体層１０３の界面よりも下に位置し、２次元電子ガス層よりも下に位置する程度の深さまでリセス部１０４を掘り下げることが好ましい。
　次に、図２Ｃに示すように、リセス部１０４上に、例えばＴｉ／Ａｌ（約２０ｎｍ／約２００ｎｍ）からなるソース電極１０５及びドレイン電極１０６を順次形成する。
　次に、図２Ｄのように、例えば膜厚が約５０ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第１の保護膜１０７を基板１０１の全面上に形成する。
　次に、図２Ｅに示すように、ソース電極１０５とドレイン電極１０６との間における第１の保護膜１０７上に、例えばＴｉ／Ａｌ（膜厚約２０ｎｍ／約４００ｎｍ）からなる第１のフィールドプレート電極１０８を形成する。
　次に、図２Ｆに示すように、例えば膜厚が約１００ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第２の保護膜１０９を基板１０１の全面上に形成する。
　次に、図２Ｇに示すように、第１の保護膜１０７、第２の保護膜１０９及び第２の半導体層１０３をレジストパターニング後にドライエッチングすることにより、開口部１１０を形成する。開口部１１０の底部には、第２の半導体層１０３が露出することとなる。
　次に、図２Ｈに示すように、例えばＮｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなるゲート電極１１１を、開口部１１０を埋め込むように形成する。そして、例えばＮｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなる第２のフィールドプレート電極１１２を第１のフィールドプレート電極１０８の上側に、ゲート電極の形成と同時に形成する。ただし、ゲート電極１１１は、第２のフィールドプレート電極１１２よりも薄い方が好ましい。
　次に、図２Ｉに示すように、例えば膜厚約６５０ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第３の保護膜１１３を基板１０１の全面上に形成する。
　次に、図２Ｊに示すように、第３の保護膜１１３に、ソース電極１０５及びドレイン電極１０６のそれぞれの一部が露出するような開口部１１４を形成する。
　次に、図２Ｋに示すように、開口部１１４を埋め込むように、例えばメッキ法により、膜厚約５μｍのＡｕからなる配線部１１５を形成する。このとき、第１のフィールドプレート電極１０８及び第２のフィールドプレート電極１１２はソース電極１０５と電気的に接続されていることが好ましい。また、配線部１１５はソース・ドレイン間までせり出していてもよい。
　次に、図２Ｌに示すように、例えば膜厚約４００ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第４の保護膜１１６を形成し、当該第４の保護膜１１６をレジストパターニング後にドライエッチングすることにより、開口部１１７を形成する。ソース電極１０５及びドレイン電極１０６のそれぞれと電気的に接続する配線部１１５の一部が露出するように、開口部１１７は形成される。その後、開口部１１７を埋め込むように、パッド電極やバンプなどの外部端子などが順次形成されることとなる（図示省略）。
　（第２の実施形態）
　以下、本発明の第２の実施形態に係る半導体装置の構造と製造方法を説明する。
　（構造の説明）
　図３Ａ及び図３Ｂはそれぞれ、第２の実施形態に係る半導体装置の断面図及び上面図を示す。
　図３Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第２の保護膜２０９に形成された開口部を介して、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続している点である。
　なお、本実施形態の半導体装置における、基板２０１、第１の半導体層２０２、第２の半導体層２０３、ソース電極２０５、ドレイン電極２０６、第１の保護膜２０７、第１のフィールドプレート電極２０８、第２の保護膜２０９、ゲート電極２１２、第２のフィールドプレート電極２１３、第３の保護膜２１４、配線部２１６、第４の保護膜２１７及び開口部２１８の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２の保護膜１０９、ゲート電極１１１、第２のフィールドプレート電極１１２、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
　このように、本実施形態では、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続されている。これにより、第１の実施形態と比較して、配線を引き回す必要がなくなるなどの効果がある。また、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３との接触部分が広く、これらに加わる電界が均一になるため、ゲート電極端において、より効果的な電界緩和が可能になるという効果がある。なお、その他の効果については、第１の実施形態と同様であるので、説明を省略する。
　一方、図３Ｂは、図３Ａにおけるゲート電極２１２とソース電極２０５と第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とドレイン電極２０６の平面的な配置を示した図である。
　図３Ｂに示すように、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とは、素子領域内において、第２の保護膜２０９に形成された開口部を介して接続している。なお、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３が素子領域の外側領域においてビアを介して接続していてもよい。
　（製造方法の説明）
　図４Ａ～図４Ｍはそれぞれ、第２の実施形態に係る半導体装置の製造工程の断面図を示す。
　まず、図４Ａ～図４Ｆに示す製造方法は、図２Ａ～図２Ｄに示す製造方法と同様である。つまり、基板２０１上に、第１の半導体層２０２、第２の半導体層２０３、リセス部２０４、ソース電極２０５、ドレイン電極２０６、第１の保護膜２０７、第１のフィールドプレート電極２０８、第２の保護膜２０９を順次形成する。
　次に、図４Ｇに示すように、第１のフィールドプレート電極２０８上の第２の保護膜２０９をレジストパターニング後にドライエッチすることにより、開口部２１０を形成する。開口部２１０の底部には、第１のフィールドプレート電極２０８の一部が露出することになる。
　次に、図４Ｈ～図４Ｍに示すように、図２Ｇ～図２Ｌと同様の手順により、開口部２１１、ゲート電極２１２、第２のフィールドプレート電極２１３、第３の保護膜２１４、開口部２１５、配線部２１６、第４の保護膜２１７、開口部２１８を順次形成する。
　本実施形態では、図４Ｉに示すように、開口部２１０により、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続されることとなり、この点が、第１の実施形態との主な相違点となる。なお、第１の実施形態と同様に、第１のフィールドプレート電極２０８及び第２のフィールドプレート電極２１３は、ソース電極２０５と電気的に接続されている。
　（第３の実施形態）
　以下、本発明の第３の実施形態に係る半導体装置の構造と製造方法を説明する。
　（構造の説明）
　図５Ａ及び図５Ｂはそれぞれ、第３の実施形態に係る半導体装置の断面図及び上面図を示す。
　図５Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続している点である。特に、本実施形態では、第２のフィールドプレート電極３０９の下面の全面が第１のフィールドプレート電極３０８の上面と直接接続している。
　なお、本実施形態の半導体装置における、基板３０１、第１の半導体層３０２、第２の半導体層３０３、ソース電極３０５、ドレイン電極３０６、第１の保護膜３０７、第１のフィールドプレート電極３０８、第２のフィールドプレート電極３０９、第２の保護膜３１０、ゲート電極３１２、第３の保護膜３１３、配線部３１５、第４の保護膜３１６及び開口部３１７の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２のフィールドプレート電極１１２、第２の保護膜１０９、ゲート電極１１１、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
　このように、本実施形態では、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続されている。これにより、第１の実施形態と比較して、配線を引き回す必要がなくなるという効果がある。また、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９との接触部分が広いため、ゲート電極端に加わる電界がより均一になるという効果がある。なお、その他の構造及び効果については、第１の実施形態と同様であるので、説明を省略する。
　一方、図５Ｂは、図５Ａにおけるゲート電極３１２とソース電極３０５と第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とドレイン電極３０６の平面的な配置を示した図である。
　図５Ｂに示すように、第１のフィールドプレート電極３０８の平面面積は、第２のフィールドプレート電極３０９の平面面積よりも大きい。また、素子領域内において、第２のフィールドプレート電極３０９の下面全面が第１のフィールドプレート電極３０８と接触している。なお、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９が素子領域の外側領域においてビアを介して接続していてもよい。
　（製造方法の説明）
　図６Ａ～図６Ｍはそれぞれ、第３の実施形態に係る半導体装置の製造工程の断面図を示す。
　まず、図６Ａ～図６Ｅに示す製造方法は、図２Ａ～図２Ｅに示す製造方法と同様である。つまり、基板３０１上に、第１の半導体層３０２、第２の半導体層３０３、リセス部３０４、ソース電極３０５、ドレイン電極３０６、第１の保護膜３０７、第１のフィールドプレート電極３０８を順次形成する。
　次に、図６Ｆに示すように、第１のフィールドプレート電極３０８の上に、例えば、Ｔｉ／Ａｌ（膜厚約２０ｎｍ／約４００ｎｍ）からなる第２のフィールドプレート電極３０９を形成する。なお、第２のフィールドプレート電極３０９の幅は、第１のフィールドプレート電極３０８の幅よりも狭いことが好ましい。ここで、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９の積層構造は、下から順に、Ｔｉ層、Ａｌ層、Ｔｉ層、Ａｌ層と形成されるため、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９との界面（Ａｌ層とＡｌ層の間）にＴｉ層が介在することとなる。
　次に、図６Ｇ～図６Ｍに示すように、図２Ｆ～図２Ｌと同様の手順により、第２の保護膜３１０、開口部３１１、ゲート電極３１２、第３の保護膜３１３、開口部３１４、配線部３１５、第４の保護膜３１６、開口部３１７を順次形成する。
　本実施形態では、図６Ｆに示すように、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続することになり、この点が第１の実施形態との主な相違点となる。なお、第１の実施形態と同様に、第１のフィールドプレート電極３０８及び第２のフィールドプレート電極３０９は、ソース電極３０５と電気的に接続されている。
　（第４の実施形態）
　以下、第４の実施形態に係る半導体装置の構造と製造方法を説明する。
　（構造の説明）
　図７Ａ及び図７Ｂはそれぞれ、第４の実施形態に係る半導体装置の断面図及び上面図を示す。
　図７Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第１のフィールドプレート電極４０８と、第２のフィールドプレート電極として機能する配線部４１５とが、第２の保護膜４０９及び第３の保護膜４１２を介して形成されるために、第１の実施形態と比較して、２つのフィールドプレート電極間の距離が離れる点にある。ここで、第２の保護膜４０９の一部はゲート電極４１１の下に配置され、第２の保護膜４０９の厚さは、第３の保護膜４１２の厚さよりも薄くなることが好ましい。
　なお、本実施形態の半導体装置における、基板４０１、第１の半導体層４０２、第２の半導体層４０３、ソース電極４０５、ドレイン電極４０６、第１の保護膜４０７、第１のフィールドプレート電極４０８、第２の保護膜４０９、ゲート電極４１１、第３の保護膜４１２、配線部４１４、４１５、第４の保護膜４１６及び開口部４１７の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２の保護膜１０９、ゲート電極１１１、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
　このように構成される本実施形態における半導体装置の効果については、第１の実施形態と同様であるので、説明を省略する。
　一方、図７Ｂは、図７Ａにおけるゲート電極４１１とソース電極４０５と第１のフィールドプレート電極４０８と第２のフィールドプレート電極（配線部）４１５と配線部４１４と第３の保護膜４１２とドレイン電極４０６の平面的な配置を示した図である。各電極の接続関係は、第１の実施形態と同様の構成を取ればよい。
　（製造方法の説明）
　図８Ａ～図８Ｌはそれぞれ、第４の実施形態に係る半導体装置の製造工程の断面図を示す。
　まず、図８Ａ～図８Ｇに示す製造方法は、図２Ａ～図２Ｇに示す製造方法と同様である。つまり、基板４０１上に、第１の半導体層４０２、第２の半導体層４０３、リセス部４０４、ソース電極４０５、ドレイン電極４０６、第１の保護膜４０７、第１のフィールドプレート電極４０８、第２の保護膜４０９、開口部４１０を順次形成する。
　次に、図８Ｈに示すように、例えば、Ｎｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなるゲート電極４１１を、開口部４１０を埋め込むように形成する。
　次に、図８Ｉ～図８Ｊに示すように、図２Ｉ～図２Ｊと同様の手順により、第３の保護膜４１２、開口部４１３を順次形成する。
　次に、図８Ｋに示すように、開口部４１３を埋め込むように例えばメッキ法により膜厚約５μｍのＡｕからなる配線部４１４を形成し、第１のフィールドプレート電極４０８の上側に配線部４１５を形成する。ここで、第１のフィールドプレート電極４０８及び配線部４１５は、ソース電極４０５と電気的に接続するものとする。
　次に、図８Ｌに示すように、図２Ｌと同様の手順により、第４の保護膜４１６及び開口部４１７を形成する。
　本実施形態では、図８Ｋに示すように、第１のフィールドプレート電極４０８と第２のフィールドプレート電極として機能する配線部４１５とが第２の保護膜４０９及び第３の保護膜４１２を介して形成されるため、第１の実施形態と比較して、２つのフィールドプレート電極間の距離が離れることとなる。この点が、第１の実施形態との主な相違点となる。
　本発明によれば、電流コラプスの低減、Ｃｇｄの低減及びＲｇの低減による利得の向上に関して有用な効果が得られるため、高周波・大電力・高耐圧の電界効果トランジスタなどの半導体装置に有用である。
１０１　基板
１０２　第１の半導体層
１０３　第２の半導体層
１０４　リセス部
１０５　ソース電極
１０６　ドレイン電極
１０７　第１の保護膜
１０８　第１のフィールドプレート電極
１０９　第２の保護膜
１１０　開口部
１１１　ゲート電極
１１２　第２のフィールドプレート電極
１１３　第３の保護膜
１１４　開口部
１１５　配線部
１１６　第４の保護膜
１１７　開口部
２０１　基板
２０２　第１の半導体層
２０３　第２の半導体層
２０４　リセス部
２０５　ソース電極
２０６　ドレイン電極
２０７　第１の保護膜
２０８　第１のフィールドプレート電極
２０９　第２の保護膜
２１０　開口部
２１１　開口部
２１２　ゲート電極
２１３　第２のフィールドプレート電極
２１４　第３の保護膜
２１５　開口部
２１６　配線部
２１７　第４の保護膜
２１８　開口部
３０１　基板
３０２　第１の半導体層
３０３　第２の半導体層
３０４　リセス部
３０５　ソース電極
３０６　ドレイン電極
３０７　第１の保護膜
３０８　第１のフィールドプレート電極
３０９　第２のフィールドプレート電極
３１０　第２の保護膜
３１１　開口部
３１２　ゲート電極
３１３　第３の保護膜
３１４　開口部
３１５　配線部
３１６　第４の保護膜
３１７　開口部
４０１　基板
４０２　第１の半導体層
４０３　第２の半導体層
４０４　リセス部
４０５　ソース電極
４０６　ドレイン電極
４０７　第１の保護膜
４０８　第１のフィールドプレート電極
４０９　第２の保護膜
４１０　開口部
４１１　ゲート電極
４１２　第３の保護膜
４１３　開口部
４１４　配線部
４１５　配線部（第２のフィールドプレート電極）
４１６　第４の保護膜
４１７　開口部

Claims (14)

  1. 　基板と、
    　前記基板上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、
    　前記第１の半導体層上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、
    　前記第２の半導体層上に配置された、ゲート電極、ソース電極、及びドレイン電極と、
    　前記第２の半導体層上に配置された第１のフィールドプレート電極と、
    　前記第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、
    　前記第１のフィールドプレート電極及び前記第２のフィールドプレート電極は、前記ゲート電極と前記ドレイン電極との間に配置されていることを特徴とする半導体装置。
  2. 　前記ゲート電極は、前記第１のフィールドプレート電極の一部を覆うように配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記第２のフィールドプレート電極の膜厚は、前記ゲート電極の膜厚よりも厚いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 　前記第２のフィールドプレート電極の表面の位置は、前記ゲート電極の表面の位置よりも高いことを特徴とする請求項１～３のいずれか１つに記載の半導体装置。
  5. 　前記ゲート電極の一部を覆わないように前記第２のフィールドプレート電極が配置されていることを特徴とする請求項１～４のいずれか１つに記載の半導体装置。
  6. 　前記ゲート電極は、前記第２の半導体層の上面に形成されたリセス部を埋め込むように配置されていることを特徴とする請求項１～５のいずれか１つに記載の半導体装置。
  7. 　前記第２の半導体層の上には保護膜が形成されており、
    　前記保護膜の上に前記ゲート電極が形成されていることを特徴とする請求項１～６のいずれか１つに記載の半導体装置。
  8. 　前記保護膜には、前記第２の半導体層を露出させるリセス部が形成されており、
    　前記ゲート電極は、前記リセス部を埋め込むように配置されていることを特徴とする請求項７に記載の半導体装置。
  9. 　前記第１のフィールドプレート電極と前記第２のフィールドプレート電極との間には、保護膜が介在することを特徴とする請求項１～６のいずれか１つに記載の半導体装置。
  10. 　前記保護膜に形成された開口部を介して、前記第１のフィールドプレート電極と前記第２のフィールドプレート電極とは直接接続していることを特徴とする請求項９に記載の半導体装置。
  11. 　前記保護膜は、第１の保護膜と第２の保護膜から構成され、
    　前記第１の保護膜の一部は、前記ゲート電極の下に配置され、
    　前記第１の保護膜の厚さは、前記第２の保護膜の厚さよりも薄いことを特徴とする請求項９に記載の半導体装置。
  12. 　前記保護膜は、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３、又はＡｌＮによって構成されることを特徴とする請求項７～１１のいずれか１つに記載の半導体装置。
  13. 　前記第１のフィールドプレート電極及び前記第２のフィールドプレート電極は、前記ソース電極と電気的に接続されていることを特徴とする請求項１～１２のいずれか１つに記載の半導体装置。
  14. 　前記第１の半導体層はＧａＮを含み、
    　前記第２の半導体層はＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）を含むことを特徴とする請求項１～１３のいずれか１つに記載の半導体装置。
PCT/JP2013/005576 2012-09-28 2013-09-20 半導体装置 WO2014050054A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014538161A JP6268366B2 (ja) 2012-09-28 2013-09-20 半導体装置
US14/663,140 US9666664B2 (en) 2012-09-28 2015-03-19 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-217917 2012-09-28
JP2012217917 2012-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/663,140 Continuation US9666664B2 (en) 2012-09-28 2015-03-19 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2014050054A1 true WO2014050054A1 (ja) 2014-04-03

Family

ID=50387495

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/005576 WO2014050054A1 (ja) 2012-09-28 2013-09-20 半導体装置

Country Status (3)

Country Link
US (1) US9666664B2 (ja)
JP (1) JP6268366B2 (ja)
WO (1) WO2014050054A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150303260A1 (en) * 2014-04-16 2015-10-22 Infineon Technologies Ag Vertical Semiconductor Device
JP2016021495A (ja) * 2014-07-14 2016-02-04 富士通株式会社 化合物半導体装置及びその製造方法
KR20180136553A (ko) * 2016-05-11 2018-12-24 알에프에이치아이씨 주식회사 고 전자 이동도 트랜지스터
US10546935B2 (en) 2017-10-24 2020-01-28 Sumitomo Electric Device Innovations, Inc. Semiconductor device
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
JP2020191378A (ja) * 2019-05-22 2020-11-26 株式会社東芝 半導体装置
TWI718300B (zh) * 2016-05-11 2021-02-11 南韓商Ｒｆｈｉｃ公司 半導體電晶體及其加工方法
WO2021230283A1 (ja) 2020-05-13 2021-11-18 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
US11876120B2 (en) 2020-06-01 2024-01-16 Nuvoton Technology Corporation Japan Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613666B (zh) 2020-06-04 2023-04-18 英诺赛科（珠海）科技有限公司 半导体组件及其制造方法
CN116960159A (zh) * 2022-04-19 2023-10-27 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537594A (ja) * 2004-05-11 2007-12-20 クリー　インコーポレイテッド 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2008124440A (ja) * 2006-11-13 2008-05-29 Cree Inc 埋設フィールドプレートを有するＧａＮベースのＨＥＭＴ
JP2010182829A (ja) * 2009-02-04 2010-08-19 Toshiba Corp 半導体装置
JP2012028423A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
WO2005024909A2 (en) * 2003-09-09 2005-03-17 The Regents Of The University Of California Fabrication of single or multiple gate field plates
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US20060175670A1 (en) * 2005-02-10 2006-08-10 Nec Compound Semiconductor Device, Ltd. Field effect transistor and method of manufacturing a field effect transistor
US7800131B2 (en) * 2005-06-10 2010-09-21 Nec Corporation Field effect transistor
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
KR100782430B1 (ko) * 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
EP2135286B1 (de) * 2007-02-22 2015-09-23 Forschungsverbund Berlin E.V. Halbleiterbauelement mit feldplattenstruktur und verfahren zu dessen herstellung
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537594A (ja) * 2004-05-11 2007-12-20 クリー　インコーポレイテッド 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
JP2008124440A (ja) * 2006-11-13 2008-05-29 Cree Inc 埋設フィールドプレートを有するＧａＮベースのＨＥＭＴ
JP2010182829A (ja) * 2009-02-04 2010-08-19 Toshiba Corp 半導体装置
JP2012028423A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150303260A1 (en) * 2014-04-16 2015-10-22 Infineon Technologies Ag Vertical Semiconductor Device
JP2016021495A (ja) * 2014-07-14 2016-02-04 富士通株式会社 化合物半導体装置及びその製造方法
KR20180136553A (ko) * 2016-05-11 2018-12-24 알에프에이치아이씨 주식회사 고 전자 이동도 트랜지스터
JP2019519099A (ja) * 2016-05-11 2019-07-04 アールエフエイチアイシー コーポレイション 高電子移動度トランジスタ（ｈｅｍｔ）
KR102136356B1 (ko) * 2016-05-11 2020-07-23 알에프에이치아이씨 주식회사 고 전자 이동도 트랜지스터
TWI718300B (zh) * 2016-05-11 2021-02-11 南韓商Ｒｆｈｉｃ公司 半導體電晶體及其加工方法
US10546935B2 (en) 2017-10-24 2020-01-28 Sumitomo Electric Device Innovations, Inc. Semiconductor device
JP7368107B2 (ja) 2019-05-22 2023-10-24 株式会社東芝 半導体装置
JP2020191378A (ja) * 2019-05-22 2020-11-26 株式会社東芝 半導体装置
WO2021230283A1 (ja) 2020-05-13 2021-11-18 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
US11876120B2 (en) 2020-06-01 2024-01-16 Nuvoton Technology Corporation Japan Semiconductor device and method of manufacturing semiconductor device
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
CN111952355B (zh) * 2020-08-21 2021-03-12 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法

Also Published As

Publication number Publication date
JP6268366B2 (ja) 2018-01-31
JPWO2014050054A1 (ja) 2016-08-22
US20150194483A1 (en) 2015-07-09
US9666664B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
JP6268366B2 (ja) 半導体装置
US20220336631A1 (en) Semiconductor device
KR101561519B1 (ko) 반도체장치 및 그 제조방법
US9768257B2 (en) Semiconductor device
US9911843B2 (en) Semiconductor device
US7800097B2 (en) Semiconductor device including independent active layers and method for fabricating the same
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
US10804361B2 (en) Nitride semiconductor device
TW201547018A (zh) 半導體裝置與其之製造方法
US11881479B2 (en) Nitride semiconductor device
JP2008533717A (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US11133399B2 (en) Semiconductor device
TWI643338B (zh) 半導體裝置
JP6834546B2 (ja) 半導体装置及びその製造方法
TW201705445A (zh) 半導體裝置
JP2014138111A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
TW201419530A (zh) 化合物半導體裝置及其製造方法
CN114207835A (zh) 半导体装置及其制造方法
TW202125829A (zh) 半導體結構
US11728419B2 (en) High electron mobility transistor
CN117616581A (zh) 氮化物基半导体装置及其制造方法
JP7345464B2 (ja) 半導体装置及び高周波モジュール
US20230335630A1 (en) High-electron mobility transistor and method for fabricating the same
JP6216559B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13840805

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014538161

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13840805

Country of ref document: EP

Kind code of ref document: A1