JP5776217B2 - 化合物半導体装置 - Google Patents
化合物半導体装置 Download PDFInfo
- Publication number
- JP5776217B2 JP5776217B2 JP2011037900A JP2011037900A JP5776217B2 JP 5776217 B2 JP5776217 B2 JP 5776217B2 JP 2011037900 A JP2011037900 A JP 2011037900A JP 2011037900 A JP2011037900 A JP 2011037900A JP 5776217 B2 JP5776217 B2 JP 5776217B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gan
- multilayer structure
- field plate
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 316
- 150000001875 compounds Chemical class 0.000 title claims description 70
- 230000001681 protective effect Effects 0.000 claims description 158
- 150000004767 nitrides Chemical class 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 360
- 229910002601 GaN Inorganic materials 0.000 description 288
- 229910002704 AlGaN Inorganic materials 0.000 description 63
- 230000015572 biosynthetic process Effects 0.000 description 45
- 230000004048 modification Effects 0.000 description 35
- 238000012986 modification Methods 0.000 description 35
- 230000015556 catabolic process Effects 0.000 description 31
- 238000000034 method Methods 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000000206 photolithography Methods 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 229910052801 chlorine Inorganic materials 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- LKJPSUCKSLORMF-UHFFFAOYSA-N Monolinuron Chemical compound CON(C)C(=O)NC1=CC=C(Cl)C=C1 LKJPSUCKSLORMF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Description
特に、GaN、AlN、InNやこれらの混晶に代表される窒化物半導体からなる半導体装置は、その優れた材料特性から高出力電子デバイスや短波長発光デバイスとして非常に注目を集めている。
これを実現するための方法の一つとして、フィールドプレートを設けることが考えられる。これにより、ゲート電極の端部にかかる電界強度を緩和することができ、耐圧を向上させるとともに、電流コラプスを小さくすることができる。なお、電流コラプスは、高電圧動作時にオン抵抗が増加してドレイン電流が低減してしまう現象である。このため、フィールドプレートを設けることで、電流コラプスを小さくすることができ、即ち、オン抵抗を低くすることができるとともに、耐圧を向上させることができる。
そこで、オン抵抗が増加しないようにしながら、耐圧を向上させて、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現したい。
[第1実施形態]
第1実施形態にかかる化合物半導体装置について、図1、図2を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、ゲート絶縁膜を有するMIS(Metal Insulator Semiconductor)型トランジスタである。
本MIS型GaN−HEMTは、図1に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2、n−AlGaN電子供給層3を含むGaN系半導体積層構造4を備える。つまり、本MIS型GaN−HEMTは、最上層にAlGaN電子供給層3を含むGaN系半導体積層構造4を備える。なお、図1では、二次元電子ガス(2DEG;Dimensional electron gas)を点線で示している。
また、本MIS型GaN−HEMTは、GaN系半導体積層構造4上に、互いに離れて設けられたソース電極5及びドレイン電極6を備える。
また、本MIS型GaN−HEMTは、ゲート電極7とドレイン電極6との間に設けられたフィールドプレート8を備える。ここでは、フィールドプレート8は、ゲート電極7及びドレイン電極6が延びる方向に沿って、これらの電極に平行に設けられている。なお、フィールドプレート8は、ゲート電極7とドレイン電極6との間に少なくとも一部が設けられていれば良い。例えば、フィールドプレート8は、ゲート電極7の上方まで延びていても良い。また、例えば、フィールドプレート8は、ゲート電極7に連なるひさし状になっていても良い。また、フィールドプレート8は、ソース電極5に接続されていても良いし、ゲート電極7に接続されていても良い。なお、フィールドプレート8を、フィールドプレート電極ともいう。
また、保護絶縁膜10は、ゲート電極7及びゲート絶縁膜9の表面を覆っており、ゲート電極7の上方からソース電極5及びドレイン電極6まで延びている。ここでは、保護絶縁膜10は、例えばSiN膜(窒化シリコン膜)である。そして、保護絶縁膜10上にフィールドプレート8が設けられている。つまり、フィールドプレート8は、GaN系半導体積層構造4上にゲート絶縁膜9及び保護絶縁膜10を介して設けられている。なお、保護絶縁膜10を、パッシベーション膜ともいう。
この場合、電流コラプスが大きくなり、オン抵抗が増加してしまうことになる。これは、フィールドプレート8とドレイン電極6との間にゲート絶縁膜9及び保護絶縁膜10が延びており、高電圧動作時にこれらの異なる絶縁膜の界面(接合界面)で電子がトラップされてしまうことに起因していると考えられる。
まず、図2(A)に示すように、半絶縁性SiC基板1上に、例えば有機金属気相成長(MOVPE;Metal Organic Vapor Phase Epitaxy)法を用いて、i−GaN電子走行層2、図示しないi−AlGaNスペーサ層、n−AlGaN電子供給層3を順次堆積させて、GaN系半導体積層構造4を形成する。
次に、例えばALD(Atomic Layer Deposition)法を用いて、GaN系半導体積層構造4の表面上、即ち、n−AlGaN電子供給層3の表面上の全面に、AlO膜(ゲート絶縁膜)9を形成する。
続いて、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれのn−AlGaN電子供給層3上に、例えばTa/Alからなるソース電極5及びドレイン電極6を形成する。そして、熱処理を行なって、ソース電極5及びドレイン電極6のオーミック特性を確立する。
次に、例えばフォトリソグラフィ技術を用いて、フィールドプレート形成予定領域とドレイン電極6との間の領域(ここでは一部の領域)に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、図2(B)に示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のAlO膜9を除去する。
特に、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上にゲート絶縁膜としてのAlO膜9が設けられておらず、保護絶縁膜としてのSiN膜10がGaN系半導体積層構造4に接している。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上にAlO膜9とSiN膜10とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上にSiN膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10の界面の数が少なくなっている。これにより、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができる。この場合、保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。
したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。このような特性を有する化合物半導体装置は、電力用スイッチングデバイス等に用いるのが好ましい。
また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜として、GaN系半導体積層構造4上に設ける複数の絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。つまり、複数の絶縁膜が同一の元素からなる場合であっても、別の工程で形成されると、異なる元素からなる場合と同様に、複数の絶縁膜の間に界面ができる。このため、複数の絶縁膜が同一の元素からなる場合であっても、複数の絶縁膜の間に界面がある場合があり、このような場合にも、本発明を適用することができる。
例えば図3(A)に示すように、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしても良い。つまり、フィールドプレート8とドレイン電極6との間の全部の領域で、ゲート絶縁膜9を設けずに、保護絶縁膜10のみによってGaN系半導体積層構造4の表面が覆われるようにしても良い。この場合、ゲート絶縁膜9は、ゲート電極7の直下からフィールドプレート8の下方まで延びることになる。
つまり、まず、上述の実施形態の場合と同様に、図4(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2及びn−AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜(ゲート絶縁膜)9を形成する。その後、上述の実施形態の場合と同様に、図4(B)に示すように、ソース電極5、ドレイン電極6、ゲート電極7を形成する。
次に、例えばフォトリソグラフィ技術を用いて、ゲート電極7の近傍領域以外の全ての領域に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、図4(C)に示すように、ゲート電極7の近傍領域以外の全ての領域のAlO膜9、11を除去する。
この場合、フィールドプレート8とドレイン電極6との間の領域(ここでは全部の領域)では、GaN系半導体積層構造4上にゲート絶縁膜としてのAlO膜9は設けられておらず、2つの保護絶縁膜のうち上側の保護絶縁膜としてのSiN膜10がGaN系半導体積層構造4に接している。一方、ゲート電極7の近傍では、2つの保護絶縁膜のうち下側の保護絶縁膜としてのAlO膜11、及び、上側の保護絶縁膜としてのSiN膜10が、ゲート絶縁膜としてのAlO膜9に接している。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上に絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の領域では、GaN系半導体積層構造4上に1つの絶縁膜10だけが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9、10、11の界面の数が少なくなっている。これにより、高電圧動作時に複数の絶縁膜9、10、11の界面で電子がトラップされてしまうのを抑制することができる。この場合、2つの保護絶縁膜に含まれる上側の保護絶縁膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、ゲート電極7の近傍でゲート絶縁膜9に接することになる。
[第2実施形態]
第2実施形態にかかる化合物半導体装置について、図5を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、上述の第1実施形態(図1参照)のものに対し、表面を覆う保護絶縁膜として、複数の保護絶縁膜を備える点が異なる。
ここでは、複数の保護絶縁膜として、AlO膜11、DLC(Diamond Like Carbon)膜12及びSiN膜10という3つの絶縁膜が設けられている。つまり、ゲート絶縁膜としてのAlO膜9上に、保護絶縁膜としてのAlO膜11、DLC膜12、SiN膜10が積層された構造になっている。これにより、耐圧を向上させることができる。特に、保護絶縁膜にDLC膜12が含まれているため、より耐圧(絶縁耐圧)を向上させることが可能である。このため、GaN系半導体積層構造4の表面は、4つの絶縁膜9〜12が積層された構造(絶縁膜積層構造)によって覆われている。なお、DLC膜12を、アモルファスカーボン膜又は炭素を主成分とするアモルファス膜ともいう。なお、図5では、上述の第1実施形態(図1参照)と同一のものには同一の符号を付している。
また、本MIS型GaN−HEMTでは、フィールドプレート8とドレイン電極6との間の一部の領域で、GaN系半導体積層構造4上に、ゲート絶縁膜としてのAlO膜9、3つの保護絶縁膜のうち中間のDLC膜12及び下側のAlO膜11を設けないようにし、3つの保護絶縁膜のうち上側のSiN膜10がGaN系半導体積層構造4に接するようにしている。つまり、ゲート電極7の近傍では、GaN系半導体積層構造4上にゲート絶縁膜9と3つの保護絶縁膜10〜12とからなる絶縁膜積層構造が設けられているのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、GaN系半導体積層構造4上に3つの保護絶縁膜のうち上側のSiN膜10のみが設けられている。このため、ゲート電極7の近傍では、絶縁膜の界面があるのに対し、フィールドプレート8とドレイン電極6との間の一部の領域では、絶縁膜の界面がない。このように、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりも複数の絶縁膜9〜12の界面の数が少なくなっている。なお、「複数の絶縁膜の界面の数が少なくなっている」とは、複数の絶縁膜の界面がない場合も含むものとする。これにより、高電圧動作時に複数の絶縁膜9〜12の界面で電子がトラップされてしまうのを抑制することができる。つまり、高電圧動作時に複数の絶縁膜9〜12の界面でのトラップ密度を減少させることができる。この場合、複数の保護絶縁膜のうち最も上側のSiN膜10は、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4に接し、複数の保護絶縁膜のうち最も下側のAlO膜11は、ゲート電極7の近傍でゲート絶縁膜9に接することになる。
まず、上述の第1実施形態の場合と同様に、図5(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2及びn−AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜(ゲート絶縁膜)9を形成する。その後、上述の第1実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。
次いで、例えばFCA(Filtered Cathodic Arc)法を用いて、全面にDLC膜(保護絶縁膜)12を形成する。つまり、保護絶縁膜としてのAlO膜11の表面を覆うように、DLC膜12を形成する。
このようにして、MIS型GaN−HEMTを製造することができる。
したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9〜12の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。
つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、下側の保護絶縁膜11をAlO膜とし、上側の保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。
また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していれば良い。つまり、例えば、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしても良い。また、例えば、保護絶縁膜10がGaN系半導体積層構造4に接している領域、即ち、ゲート絶縁膜9が設けられていない領域が、フィールドプレート8とドレイン電極6との間の領域からフィールドプレート8の下方の領域まで延びていても良い。さらに、例えば、複数の保護絶縁膜のうち、最も下側の保護絶縁膜、又は、最も下側の保護絶縁膜及び中間の保護絶縁膜を、ゲート電極7の上面及び側面のみを覆うように設け、ゲート絶縁膜を、ゲート電極7の直下及びその近傍領域のみに設けるようにしても良い。
[第3実施形態]
第3実施形態にかかる化合物半導体装置について、図6を参照しながら説明する。
まず、上述の第2実施形態の場合と同様に、図6(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2及びn−AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜(ゲート絶縁膜)9を形成する。その後、上述の第2実施形態の場合と同様に、ソース電極5、ドレイン電極6、ゲート電極7を形成する。
次に、例えばフォトリソグラフィ技術を用いて、フィールドプレート形成予定領域とドレイン電極6との間の領域(ここでは一部の領域)に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチング、ドライエッチング又はイオンミリングなどによって、図6(C)に示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のDLC膜12、AlO膜11を除去する。
その後、上述の第2実施形態の場合と同様に、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。これにより、GaN系半導体積層構造4上にゲート絶縁膜9及び3つの保護絶縁膜10〜12を介してフィールドプレート8が形成される。
なお、その他の詳細は、上述の第2実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9〜12の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。
[第4実施形態]
第4実施形態にかかる化合物半導体装置について、図7を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、上述の第1実施形態(図1参照)のものに対し、図7(D)に示すように、フィールドプレート8が、ゲート電極7と窒化物半導体積層構造4との間でゲート絶縁膜として機能するAlO膜9上に設けられている点が異なる。なお、図7では、上述の第1実施形態(図1参照)と同一のものには同一の符号を付している。
まず、上述の第1実施形態の場合と同様に、図7(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2及びn−AlGaN電子供給層3を含むGaN系半導体積層構造4を形成し、全面にAlO膜(ゲート絶縁膜)9を形成する。その後、上述の第1実施形態の場合と同様に、ソース電極5及びドレイン電極6を形成する。
このようにして、MIS型GaN−HEMTを製造することができる。
したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。
つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。
また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしているが、これに限られるものではない。フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していれば良く、例えば、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していても良い。また、例えば、複数の保護絶縁膜を設け、複数の保護絶縁膜のうち最も上側の保護絶縁膜以外の保護絶縁膜の少なくとも一つを、ゲート電極7の上面及び側面のみを覆うように設け、ゲート絶縁膜を、ゲート電極7の直下及びその近傍領域のみに設けるようにしても良い。
[第5実施形態]
第5実施形態にかかる化合物半導体装置について、図8を参照しながら説明する。
つまり、本MIS型GaN−HEMTでは、ゲート電極7の直下のGaN系半導体積層構造4(ここではn−AlGaN電子供給層3)にゲートリセス(掘り込み構造)13が設けられている。これにより、しきい値電圧を高くすることができる。
まず、上述の第1実施形態の場合と同様に、図8(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2及びn−AlGaN電子供給層3を含むGaN系半導体積層構造4を形成する。
次に、例えばフォトリソグラフィ技術を用いて、ゲートリセス形成予定領域に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチングによって、ゲートリセス形成予定領域のn−AlGaN電子供給層3の一部を除去して、ゲートリセス13を形成する。
次に、上述の第1実施形態の場合と同様に、図8(B)に示すように、全面にAlO膜(ゲート絶縁膜)9を形成した後、ソース電極5、ドレイン電極6、ゲート電極7を形成する。
そして、上述の第1実施形態の場合と同様に、図8(D)に示すように、全面にSiN膜(保護絶縁膜)10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。
なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる化合物半導体装置によれば、高電圧動作時に複数の絶縁膜9、10の界面で電子がトラップされてしまうのを抑制することができるため、電流コラプスが大きくなり、オン抵抗が増加してしまうのを抑制することができる。つまり、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。
つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。
また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域で保護絶縁膜10がGaN系半導体積層構造4に接していれば良い。つまり、例えば、フィールドプレート8とドレイン電極6との間の全部の領域で保護絶縁膜10がGaN系半導体積層構造4に接するようにしても良い。また、例えば、保護絶縁膜10がGaN系半導体積層構造4に接している領域、即ち、ゲート絶縁膜9が設けられていない領域が、フィールドプレート8とドレイン電極6との間の領域からフィールドプレート8の下方の領域まで延びていても良い。さらに、例えば、複数の保護絶縁膜を設け、複数の保護絶縁膜のうち最も上側の保護絶縁膜以外の保護絶縁膜の少なくとも一つを、ゲート電極7の上面及び側面のみを覆うように設け、ゲート絶縁膜を、ゲート電極7の直下及びその近傍領域のみに設けるようにしても良い。
[第6実施形態]
第6実施形態にかかる化合物半導体装置について、図9を参照しながら説明する。
つまり、本MIS型GaN−HEMTでは、GaN系半導体積層構造4が、さらにキャップ層14を含む。ここでは、キャップ層14は、電子供給層(キャリア供給層)3の上側に接しており、電子供給層3よりも格子定数の大きい半導体層である。そして、フィールドプレート8とドレイン電極6との間でゲート電極7の近傍よりもキャップ層14の膜厚が薄くなっている。なお、「キャップ層の膜厚が薄くなっている」とは、キャップ層14の膜厚がゼロの場合、即ち、キャップ層14がない場合も含むものとする。また、キャップ層14を、半導体保護層ともいう。
このように、本MIS型GaN−HEMTは、フィールドプレート8とドレイン電極6との間でGaN系半導体積層構造4が掘り込み構造を有する。
つまり、n−GaNキャップ層14Aが存在すると、ピエゾ分極によるマイナスの固定電荷の影響でバンドが持ち上がり、直下の2DEGの濃度、即ち、キャリア濃度が減少する。一方、半導体表面等にトラップされた電子に比べて2DEGの濃度が高いほど、電子トラップに起因した電流コラプス現象を抑制することができる。そこで、フィールドプレート8とドレイン電極6との間の領域でn−GaNキャップ層14Aを除去し、この領域の2DEGの濃度を増加させることで、さらに電流コラプス現象を抑制するようにしている。
まず、上述の第1実施形態の場合と同様に、図9(A)に示すように、半絶縁性SiC基板1上に、例えばMOVPE法を用いて、i−GaN電子走行層2、図示しないi−AlGaNスペーサ層、n−AlGaN電子供給層3を順次堆積させた後、さらに、n−AlGaN電子供給層3上にn−GaNキャップ層14A(14)を堆積させて、GaN系半導体積層構造4を形成する。
このようにして、半絶縁性SiC基板1上に、i−GaN電子走行層2、n−AlGaN電子供給層3及びn−GaNキャップ層14Aを含むGaN系半導体積層構造4を形成する。
次いで、上述の第1実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストマスク(図示せず)を形成する。
そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9及びn−GaNキャップ層14Aを除去する。なお、ここでは、n−GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n−GaNキャップ層14Aを厚さ方向で一部残しても良いし、n−GaNキャップ層14Aを厚さ方向で全部除去し、さらにn−AlGaN電子供給層3を厚さ方向で一部除去しても良い。
次に、上述の第1実施形態の場合と同様に、フィールドプレート形成予定領域とドレイン電極との間の領域(ここでは一部の領域)に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、図9(B)、図9(C)に示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のAlO膜9及びn−GaNキャップ層14Aを除去する。なお、ここでは、n−GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n−GaNキャップ層14Aを厚さ方向で一部残しても良いし、n−GaNキャップ層14Aを厚さ方向で全部除去し、さらにn−AlGaN電子供給層3を厚さ方向で一部除去しても良い。
このようにして、MIS型GaN−HEMTを製造することができる。
なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。
また、上述の実施形態では、フィールドプレート8とドレイン電極6との間の一部の領域でn−GaNキャップ層14Aを除去し、保護絶縁膜10がGaN系半導体積層構造4の表面、即ち、n−AlGaN電子供給層3の表面に接するようにしているが、これに限られるものではなく、フィールドプレート8とドレイン電極6との間の少なくとも一部の領域でn−GaNキャップ層14Aを除去し、保護絶縁膜10がGaN系半導体積層構造4の表面に接していれば良い。
ここでは、GaN系半導体積層構造4の最上層のn−AlGaN電子供給層3上に、キャップ層として、n−GaNキャップ層14B、i−AlNキャップ層14C、n−GaNキャップ層14Dを積層した3層構造のキャップ層14が設けられている。そして、上側のn−GaNキャップ層14Dが、フィールドプレート8とドレイン電極6との間の一部の領域で除去されている。
つまり、上側のn−GaNキャップ層14Dが存在すると、ピエゾ分極によるマイナスの固定電荷の影響でバンドが持ち上がり、直下の2DEGの濃度、即ち、キャリア濃度が減少する。一方、半導体表面等にトラップされた電子に比べて2DEGの濃度が高いほど、電子トラップに起因した電流コラプス現象を抑制することができる。そこで、フィールドプレート8とドレイン電極6との間の領域で上側のn−GaNキャップ層14Dを除去し、この領域の2DEGの濃度を増加させることで、さらに電流コラプス現象を抑制するようにしている。
つまり、まず、上述の実施形態の場合と同様に、図10(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2、図示しないi−AlGaNスペーサ層、n−AlGaN電子供給層3を順次堆積させた後、さらにn−GaNキャップ層14B、i−AlNキャップ層14C、n−GaNキャップ層14Dを順次堆積させて、GaN系半導体積層構造4を形成する。
このようにして、半絶縁性SiC基板1上に、i−GaN電子走行層2、n−AlGaN電子供給層3、n−GaNキャップ層14B、i−AlNキャップ層14C及びn−GaNキャップ層14Dを含むGaN系半導体積層構造4を形成する。
次いで、上述の実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9、n−GaNキャップ層14D、i−AlNキャップ層14C及びn−GaNキャップ層14Bを除去する。なお、ここでは、下側のn−GaNキャップ層14Bを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、下側のn−GaNキャップ層14Bを厚さ方向で一部残しても良いし、下側のn−GaNキャップ層14Bを厚さ方向で全部除去し、さらにn−AlGaN電子供給層3を厚さ方向で一部除去しても良い。
次に、上述の実施形態の場合と同様に、フィールドプレート形成予定領域とドレイン電極6との間の領域(ここでは一部の領域)に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、図10(B)、図10(C)に示すように、フィールドプレート形成予定領域とドレイン電極6との間の領域のAlO膜9及び上側のn−GaNキャップ層14Dを除去する。なお、ここでは、上側のn−GaNキャップ層14Dを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、上側のn−GaNキャップ層14Dを厚さ方向で一部残しても良いし、上側のn−GaNキャップ層14Dを厚さ方向で全部除去し、さらにi−AlNキャップ層を厚さ方向で一部除去しても良い。
このようにして、MIS型GaN−HEMTを製造することができる。
また、上述の実施形態では、上述の第1実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第2実施形態、第3実施形態、第4実施形態、第5実施形態の変形例として構成することもできる。
[第7実施形態]
第7実施形態にかかる化合物半導体装置について、図11を参照しながら説明する。
まず、上述の第6実施形態の場合と同様に、図11(A)に示すように、半絶縁性SiC基板1上に、例えばMOVPE法を用いて、i−GaN電子走行層2、図示しないi−AlGaNスペーサ層、n−AlGaN電子供給層3、n−GaNキャップ層14Aを順次堆積させて、GaN系半導体積層構造4を形成する。
次に、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域(ここでは一部の領域)に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチングなどによって、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域のn−GaNキャップ層14Aを除去する。なお、ここでは、n−GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n−GaNキャップ層14Aを厚さ方向で一部残しても良いし、n−GaNキャップ層14Aを厚さ方向で全部除去し、さらにn−AlGaN電子供給層3を厚さ方向で一部除去しても良い。
次いで、上述の第6実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチングや弗素系ガス及び塩素系ガスを用いたドライエッチングなどによって、図11(C)に示すように、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9及びn−GaNキャップ層14Aを除去する。なお、ここでは、n−GaNキャップ層14Aを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、n−GaNキャップ層14Aを厚さ方向で一部残しても良いし、n−GaNキャップ層14Aを厚さ方向で全部除去し、さらにn−AlGaN電子供給層3を厚さ方向で一部除去しても良い。
その後、上述の第6実施形態の場合と同様に、図11(D)に示すように、全面にSiN膜(保護絶縁膜)10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。
なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる化合物半導体装置によれば、オン抵抗が増加しないようにしながら、耐圧を向上させることができ、高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現することができるという利点がある。
つまり、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜として、GaN系半導体積層構造4上に設ける複数の絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。
つまり、まず、上述の第6実施形態の変形例の場合と同様に、図12(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2、図示しないi−AlGaNスペーサ層、n−AlGaN電子供給層3を順次堆積させた後、さらにn−GaNキャップ層14B、i−AlNキャップ層14C、n−GaNキャップ層14Dを順次堆積させて、GaN系半導体積層構造4を形成する。
次に、上述の実施形態の場合と同様に、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域(ここでは一部の領域)の上側のn−GaNキャップ層14Dを除去する。なお、ここでは、上側のn−GaNキャップ層14Dを厚さ方向で全部除去しているが、これに限られるものではなく、例えば、上側のn−GaNキャップ層14Dを厚さ方向で一部残しても良いし、上側のn−GaNキャップ層14Dを厚さ方向で全部除去し、さらにi−AlNキャップ層14Cを厚さ方向で一部除去しても良い。
次いで、上述の第6実施形態の変形例の場合と同様に、図12(C)に示すように、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9、n−GaNキャップ層14D、i−AlNキャップ層14C及びn−GaNキャップ層14Bを除去する。
その後、上述の実施形態の場合と同様に、図12(D)に示すように、全面にSiN膜(保護絶縁膜)10を形成した後、ゲート電極7とドレイン電極6との間のSiN膜10上にフィールドプレート8を形成する。
[第8実施形態]
第8実施形態にかかる化合物半導体装置について、図13を参照しながら説明する。
上述の第1実施形態(図1参照)では、高電圧動作時に絶縁膜の界面で電子がトラップされるのを抑制するために、絶縁膜の界面の数を少なくしているのに対し、本実施形態では、絶縁膜の界面の位置を窒化物半導体積層構造の表面から遠ざけている点が異なる。
ここでは、絶縁膜15は、GaN系半導体積層構造4の表面を覆っている。ここでは、絶縁膜15は、例えばSiN膜である。
また、保護絶縁膜10は、ゲート電極7及びゲート絶縁膜9の表面を覆っており、ゲート電極7の上方からソース電極5及びドレイン電極6まで延びている。ここでは、保護絶縁膜10は、例えばSiN膜である。
まず、上述の第1実施形態の場合と同様に、図13(A)に示すように、半絶縁性SiC基板1上に、i−GaN電子走行層2、図示しないi−AlGaNスペーサ層、n−AlGaN電子供給層3を順次堆積させて、GaN系半導体積層構造4を形成する。このようにして、半絶縁性SiC基板1上に、i−GaN電子走行層2及びn−AlGaN電子供給層3を含むGaN系半導体積層構造4を形成する。
つまり、例えばプラズマCVD法によって、全面にSiN膜を形成した後、例えばフォトリソグラフィ技術を用いて、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域にレジストマスク(図示せず)を形成する。そして、このレジストマスクを用いて、例えばウェットエッチング又はドライエッチングなどによって、フィールドプレート形成予定領域とドレイン電極形成予定領域との間の領域以外の領域のSiN膜を除去して、SiN膜15を形成する。
次いで、上述の第1実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域のAlO膜9を除去した後、ソース電極5及びドレイン電極6を形成する。
そして、上述の第1実施形態の場合と同様に、図13(D)に示すように、全面にSiN膜(保護絶縁膜)10を形成する。ここでは、SiN膜10の厚さは、約200nmである。
このようにして、MIS型GaN−HEMTを製造することができる。
なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
つまり、上述の実施形態では、絶縁膜15をSiN膜とし、ゲート絶縁膜9をAlO膜とし、保護絶縁膜10をSiN膜としているが、これらの絶縁膜の材料はこれに限られるものではない。例えば、これらの絶縁膜としては、Ta、Ti、Si、Al、Hf、Zrの酸化物、窒化物又は酸窒化物からなる絶縁膜を用いることができる。また、上述の実施形態では、ゲート絶縁膜9をAlO膜とし、絶縁膜15及び保護絶縁膜10をSiN膜として、これらの絶縁膜を、異なる元素からなるものとしているが、これに限られるものではなく、同一の元素からなるものであっても良い。
[その他]
なお、本発明は、上述した各実施形態及び変形例に記載した具体的な構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
2 i−GaN電子走行層
3 n−AlGaN電子供給層
4 GaN系半導体積層構造
5 ソース電極
6 ドレイン電極
7 ゲート電極
8 フィールドプレート
9 ゲート絶縁膜(AlO膜)
10 保護絶縁膜(SiN膜)
11 保護絶縁膜(AlO膜)
12 保護絶縁膜(DLC膜)
13 ゲートリセス
14 キャップ層
14A n−GaNキャップ層
14B n−GaNキャップ層
14C i−AlNキャップ層
14D n−GaNキャップ層
15 絶縁膜
Claims (10)
- キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造と、
前記窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、
前記窒化物半導体積層構造の上方の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
前記ゲート電極と前記ドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、
前記窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、
前記フィールドプレートと前記ドレイン電極との間で、前記複数の絶縁膜の中の少なくとも1つの絶縁膜が設けられておらず、前記ゲート電極の近傍よりも前記複数の絶縁膜の界面の数が少なくなっていることを特徴とする化合物半導体装置。 - 前記複数の絶縁膜として、前記窒化物半導体積層構造と前記ゲート電極との間に設けられたゲート絶縁膜と、表面を覆う保護絶縁膜とを備え、
前記保護絶縁膜が、前記フィールドプレートと前記ドレイン電極との間で前記窒化物半導体積層構造に接しており、前記ゲート電極の近傍で前記ゲート絶縁膜に接していることを特徴とする、請求項1に記載の化合物半導体装置。 - 前記保護絶縁膜として、複数の保護絶縁膜を備え、
前記複数の保護絶縁膜のうち最も上側の保護絶縁膜が、前記フィールドプレートと前記ドレイン電極との間で前記窒化物半導体積層構造に接しており、前記複数の保護絶縁膜のうち最も下側の保護絶縁膜が、前記ゲート電極の近傍で前記ゲート絶縁膜に接していることを特徴とする、請求項2に記載の化合物半導体装置。 - 前記複数の絶縁膜として、前記窒化物半導体積層構造と前記ゲート電極との間に設けられたゲート絶縁膜と、表面を覆う複数の保護絶縁膜とを備え、
前記複数の保護絶縁膜のうち最も上側の保護絶縁膜が、前記フィールドプレートと前記ドレイン電極との間で前記ゲート絶縁膜に接しており、前記複数の保護絶縁膜のうち最も下側の保護絶縁膜が、前記ゲート電極の近傍で前記ゲート絶縁膜に接していることを特徴とする、請求項1に記載の化合物半導体装置。 - キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造と、
前記窒化物半導体積層構造の上方に設けられたソース電極及びドレイン電極と、
前記窒化物半導体積層構造の上方の前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
前記ゲート電極と前記ドレイン電極との間に少なくとも一部が設けられたフィールドプレートと、
前記窒化物半導体積層構造の上方に形成された複数の絶縁膜とを備え、
前記複数の絶縁膜のうち、前記フィールドプレートと前記ドレイン電極との間に位置し、前記窒化物半導体積層構造に接する絶縁膜の膜厚が、前記フィールドプレートと前記窒化物半導体積層構造との間に位置する絶縁膜の総膜厚よりも厚くなっていることを特徴とする化合物半導体装置。 - 前記フィールドプレートと前記窒化物半導体積層構造との間に位置する絶縁膜として、前記窒化物半導体積層構造と前記ゲート電極との間に設けられたゲート絶縁膜と、表面を覆う保護絶縁膜とを備えることを特徴とする、請求項5に記載の化合物半導体装置。
- 前記フィールドプレートと前記窒化物半導体積層構造との間に位置する絶縁膜として、前記窒化物半導体積層構造と前記ゲート電極との間に設けられたゲート絶縁膜を備えることを特徴とする、請求項5に記載の化合物半導体装置。
- 前記窒化物半導体積層構造は、さらにキャップ層を含み、
前記フィールドプレートと前記ドレイン電極との間で前記ゲート電極の近傍よりも前記キャップ層の膜厚が薄くなっていることを特徴とする、請求項1〜7のいずれか1項に記載の化合物半導体装置。 - 前記キャップ層は、前記キャリア供給層の上側に接しており、前記キャリア供給層よりも格子定数の大きい半導体層であることを特徴とする、請求項8に記載の化合物半導体装置。
- 前記キャップ層は、第1半導体層と、前記第1半導体層の上側に接する第2半導体層とを含み、
前記第2半導体層は、前記第1半導体層よりも格子定数が大きいことを特徴とする、請求項8に記載の化合物半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011037900A JP5776217B2 (ja) | 2011-02-24 | 2011-02-24 | 化合物半導体装置 |
TW100145010A TWI487102B (zh) | 2011-02-24 | 2011-12-07 | 化合物半導體裝置 |
US13/325,917 US9093512B2 (en) | 2011-02-24 | 2011-12-14 | Compound semiconductor device |
CN201210007524.4A CN102651386B (zh) | 2011-02-24 | 2012-01-11 | 化合物半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011037900A JP5776217B2 (ja) | 2011-02-24 | 2011-02-24 | 化合物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012175018A JP2012175018A (ja) | 2012-09-10 |
JP5776217B2 true JP5776217B2 (ja) | 2015-09-09 |
Family
ID=46693348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011037900A Active JP5776217B2 (ja) | 2011-02-24 | 2011-02-24 | 化合物半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9093512B2 (ja) |
JP (1) | JP5776217B2 (ja) |
CN (1) | CN102651386B (ja) |
TW (1) | TWI487102B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10998433B2 (en) | 2019-03-15 | 2021-05-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136364B2 (en) | 2009-09-16 | 2015-09-15 | Power Integrations, Inc. | Field effect transistor with access region recharge |
US8772833B2 (en) * | 2011-09-21 | 2014-07-08 | Electronics And Telecommunications Research Institute | Power semiconductor device and fabrication method thereof |
US10002957B2 (en) * | 2011-12-21 | 2018-06-19 | Power Integrations, Inc. | Shield wrap for a heterostructure field effect transistor |
JP6054621B2 (ja) * | 2012-03-30 | 2016-12-27 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
JP6050018B2 (ja) * | 2012-04-04 | 2016-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP6004319B2 (ja) * | 2012-04-06 | 2016-10-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置および半導体装置の製造方法 |
US10192981B2 (en) * | 2012-06-29 | 2019-01-29 | Power Integrations, Inc. | Switching device with charge distribution structure |
US9245879B2 (en) | 2012-06-29 | 2016-01-26 | Power Integrations, Inc. | Static discharge system |
US20140001479A1 (en) * | 2012-06-29 | 2014-01-02 | Power Integrations, Inc. | Switching device with charge distribution structure |
EP2720257A4 (en) * | 2012-08-10 | 2015-09-23 | Ngk Insulators Ltd | SEMICONDUCTOR ELEMENT, HEMT ELEMENT, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT |
JP6268366B2 (ja) * | 2012-09-28 | 2018-01-31 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP2014107423A (ja) * | 2012-11-28 | 2014-06-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタ及びその製造方法 |
US9178016B2 (en) * | 2013-03-01 | 2015-11-03 | Infineon Technologies Austria Ag | Charge protection for III-nitride devices |
JP2015056457A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
CN103594508A (zh) * | 2013-11-26 | 2014-02-19 | 电子科技大学 | 一种栅单场板的氮化镓高电子迁移率晶体管 |
KR102154336B1 (ko) * | 2014-01-09 | 2020-09-10 | 한국전자통신연구원 | 고전압 구동용 전계효과 트랜지스터 및 제조 방법 |
JP2015195288A (ja) * | 2014-03-31 | 2015-11-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6055799B2 (ja) | 2014-07-29 | 2016-12-27 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
US9640623B2 (en) * | 2014-10-17 | 2017-05-02 | Cree, Inc. | Semiconductor device with improved field plate |
US9590087B2 (en) | 2014-11-13 | 2017-03-07 | Infineon Technologies Austria Ag | Compound gated semiconductor device having semiconductor field plate |
US9559161B2 (en) * | 2014-11-13 | 2017-01-31 | Infineon Technologies Austria Ag | Patterned back-barrier for III-nitride semiconductor devices |
US9941384B2 (en) | 2015-08-29 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for fabricating the same |
JP6659283B2 (ja) | 2015-09-14 | 2020-03-04 | 株式会社東芝 | 半導体装置 |
JP6701767B2 (ja) * | 2015-09-22 | 2020-05-27 | 株式会社デンソー | 半導体装置 |
US10056478B2 (en) * | 2015-11-06 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company Ltd. | High-electron-mobility transistor and manufacturing method thereof |
JPWO2018037530A1 (ja) * | 2016-08-25 | 2018-08-23 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN107170799B (zh) * | 2017-03-29 | 2019-10-11 | 西安电子科技大学 | 浮空栅-漏复合场板垂直型电力电子器件 |
CN110741461B (zh) * | 2017-06-07 | 2023-09-26 | 三菱电机株式会社 | 半导体装置的制造方法 |
JP6874586B2 (ja) * | 2017-08-09 | 2021-05-19 | 富士通株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP2019047055A (ja) * | 2017-09-06 | 2019-03-22 | 住友電気工業株式会社 | トランジスタ |
US10720497B2 (en) * | 2017-10-24 | 2020-07-21 | Raytheon Company | Transistor having low capacitance field plate structure |
US10971624B2 (en) * | 2018-03-19 | 2021-04-06 | Macronix International Co., Ltd. | High-voltage transistor devices with two-step field plate structures |
JP7167694B2 (ja) * | 2018-12-20 | 2022-11-09 | 富士通株式会社 | 化合物半導体装置の製造方法 |
US11127847B2 (en) * | 2019-05-16 | 2021-09-21 | Vanguard International Semiconductor Corporation | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device |
JP7371384B2 (ja) | 2019-08-01 | 2023-10-31 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US20220102344A1 (en) * | 2020-09-25 | 2022-03-31 | Intel Corporation | Gallium nitride (gan) three-dimensional integrated circuit technology |
US20230253486A1 (en) * | 2022-02-09 | 2023-08-10 | Infineon Technologies Austria Ag | Type iii-v semiconductor device with structured passivation |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3417013B2 (ja) * | 1993-10-18 | 2003-06-16 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
JP3111985B2 (ja) * | 1998-06-16 | 2000-11-27 | 日本電気株式会社 | 電界効果型トランジスタ |
JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
GB0107405D0 (en) * | 2001-03-23 | 2001-05-16 | Koninkl Philips Electronics Nv | Field effect transistor structure and method of manufacture |
JP3744381B2 (ja) * | 2001-05-17 | 2006-02-08 | 日本電気株式会社 | 電界効果型トランジスタ |
JP4663156B2 (ja) | 2001-05-31 | 2011-03-30 | 富士通株式会社 | 化合物半導体装置 |
US6870219B2 (en) * | 2002-07-31 | 2005-03-22 | Motorola, Inc. | Field effect transistor and method of manufacturing same |
JP4385205B2 (ja) * | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
JP4385206B2 (ja) * | 2003-01-07 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
JP4179539B2 (ja) | 2003-01-15 | 2008-11-12 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US6933544B2 (en) * | 2003-01-29 | 2005-08-23 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP2004266185A (ja) * | 2003-03-04 | 2004-09-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7573078B2 (en) * | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
CN101238560B (zh) * | 2005-06-10 | 2011-08-31 | 日本电气株式会社 | 场效应晶体管 |
US7863648B2 (en) * | 2005-06-10 | 2011-01-04 | Nec Corporation | Field effect transistor |
JP2007194588A (ja) * | 2005-12-20 | 2007-08-02 | Sony Corp | 電界効果トランジスタ及びこの電界効果トランジスタを備えた半導体装置並びに半導体装置の製造方法 |
JP5065595B2 (ja) * | 2005-12-28 | 2012-11-07 | 株式会社東芝 | 窒化物系半導体装置 |
JP5307973B2 (ja) * | 2006-02-24 | 2013-10-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
US7388236B2 (en) * | 2006-03-29 | 2008-06-17 | Cree, Inc. | High efficiency and/or high power density wide bandgap transistors |
JP5065616B2 (ja) * | 2006-04-21 | 2012-11-07 | 株式会社東芝 | 窒化物半導体素子 |
US8354726B2 (en) | 2006-05-19 | 2013-01-15 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
WO2008035403A1 (en) * | 2006-09-20 | 2008-03-27 | Fujitsu Limited | Field-effect transistor |
JP2010506397A (ja) * | 2006-10-04 | 2010-02-25 | セレックス システミ インテグラティ エッセ. ピ. ア. | 単一電圧供給型シュードモルフィック高電子移動度トランジスタ(phemt)パワーデバイスおよびこれの製造方法 |
US7692263B2 (en) * | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
JP2008277640A (ja) * | 2007-05-02 | 2008-11-13 | Toshiba Corp | 窒化物半導体素子 |
US7745849B2 (en) * | 2007-09-20 | 2010-06-29 | International Rectifier Corporation | Enhancement mode III-nitride semiconductor device with reduced electric field between the gate and the drain |
JP5386829B2 (ja) * | 2008-01-30 | 2014-01-15 | 富士通株式会社 | 半導体装置 |
JP5499441B2 (ja) * | 2008-04-01 | 2014-05-21 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP5723082B2 (ja) * | 2008-06-27 | 2015-05-27 | 富士通株式会社 | 半導体装置及びその製造方法 |
US7985986B2 (en) * | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
JP2010050347A (ja) * | 2008-08-22 | 2010-03-04 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2010147349A (ja) * | 2008-12-19 | 2010-07-01 | Advantest Corp | 半導体装置、半導体装置の製造方法およびスイッチ回路 |
JP5487615B2 (ja) * | 2008-12-24 | 2014-05-07 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
US7884394B2 (en) * | 2009-02-09 | 2011-02-08 | Transphorm Inc. | III-nitride devices and circuits |
JP5534701B2 (ja) * | 2009-04-14 | 2014-07-02 | 三菱電機株式会社 | 半導体装置 |
WO2010122628A1 (ja) | 2009-04-20 | 2010-10-28 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5649347B2 (ja) * | 2010-07-20 | 2015-01-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP5655424B2 (ja) * | 2010-08-09 | 2015-01-21 | サンケン電気株式会社 | 化合物半導体装置 |
-
2011
- 2011-02-24 JP JP2011037900A patent/JP5776217B2/ja active Active
- 2011-12-07 TW TW100145010A patent/TWI487102B/zh active
- 2011-12-14 US US13/325,917 patent/US9093512B2/en active Active
-
2012
- 2012-01-11 CN CN201210007524.4A patent/CN102651386B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10998433B2 (en) | 2019-03-15 | 2021-05-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US9093512B2 (en) | 2015-07-28 |
TW201251009A (en) | 2012-12-16 |
CN102651386B (zh) | 2015-03-25 |
JP2012175018A (ja) | 2012-09-10 |
CN102651386A (zh) | 2012-08-29 |
TWI487102B (zh) | 2015-06-01 |
US20120217544A1 (en) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5776217B2 (ja) | 化合物半導体装置 | |
JP5348364B2 (ja) | ヘテロ接合型電界効果半導体装置 | |
US9620599B2 (en) | GaN-based semiconductor transistor | |
TWI470803B (zh) | 化合物半導體裝置及其製造方法 | |
TWI464873B (zh) | Compound semiconductor device | |
JP5114947B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP6090764B2 (ja) | 窒化物半導体装置およびその製造方法 | |
JP5597581B2 (ja) | 窒化物半導体装置及びその製造方法 | |
US9252254B2 (en) | Semiconductor device and method of manufacturing the same, and power supply apparatus | |
JP2017073506A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2010153493A (ja) | 電界効果半導体装置及びその製造方法 | |
JP5712583B2 (ja) | 化合物半導体装置及びその製造方法 | |
US11462635B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
JP2011204717A (ja) | 化合物半導体装置 | |
JP2008034438A (ja) | 半導体装置 | |
US20160225886A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2014078537A (ja) | 横型半導体装置 | |
JP2007250910A (ja) | 半導体装置 | |
JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
JP5055737B2 (ja) | 2次元キャリアガス層を有する電界効果トランジスタ | |
JP2013062494A (ja) | 窒化物半導体装置 | |
JP6496149B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5673501B2 (ja) | 化合物半導体装置 | |
JP2011171440A (ja) | Iii族窒化物系へテロ電界効果トランジスタ | |
JP6530210B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5776217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |