JP5065595B2 - 窒化物系半導体装置 - Google Patents

窒化物系半導体装置 Download PDF

Info

Publication number
JP5065595B2
JP5065595B2 JP2005380321A JP2005380321A JP5065595B2 JP 5065595 B2 JP5065595 B2 JP 5065595B2 JP 2005380321 A JP2005380321 A JP 2005380321A JP 2005380321 A JP2005380321 A JP 2005380321A JP 5065595 B2 JP5065595 B2 JP 5065595B2
Authority
JP
Japan
Prior art keywords
nitride
electrode
semiconductor layer
layer
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005380321A
Other languages
English (en)
Other versions
JP2007180454A (ja
Inventor
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005380321A priority Critical patent/JP5065595B2/ja
Priority to US11/564,571 priority patent/US7449730B2/en
Publication of JP2007180454A publication Critical patent/JP2007180454A/ja
Priority to US12/239,275 priority patent/US7755108B2/en
Application granted granted Critical
Publication of JP5065595B2 publication Critical patent/JP5065595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明は、ダイオード構造を有する窒化物系半導体装置と、ダイオードと電界効果型トランジスタを同一基板上に有する窒化物系半導体装置に関するものである。
スイッチング電源などの電力変換用装置には、スイッチング素子やダイオードなどのパワー半導体装置が用いられている。このパワー半導体装置には、高い耐圧、低いオン電圧、低い逆バイアスリーク電流が求められる。高い耐圧を得るためには、高い臨界電界を有する材料を用いるのが有効である。これらのことから、電力変換用装置に使用される半導体装置として、窒化物系半導体材料を用いた窒化物系半導体装置を用いることは有効である。
従来の窒化物系半導体装置として、ＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層と、ＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層とが順に積層され、同一厚さの障壁層の表面上の所定の位置にゲート電極が形成され、このゲート電極を挟んでほぼ対称的な位置にソース電極／ドレイン電極が形成される構造を有する電界効果型トランジスタが知られている。
ここで、ＡｌＮ膜はＧａＮ膜より格子定数が小さいので、障壁層のＡｌ組成比がキャリア走行層のＡｌ組成比より大きいときに、キャリア走行層と比べ障壁層の格子定数が小さくなり、障壁層に歪みが生じる。窒化物系半導体においては、障壁層の歪に伴うピエゾ効果により、障壁層にピエゾ電荷が発生する。そして、このとき発生したピエゾ電荷により、キャリア走行層と障壁層との界面に二次元電子ガスが形成される。
たとえば、キャリア走行層としてＡｌ組成がＸ＝０であるＧａＮ膜を用い、障壁層としてＡｌYＧａ1-YＮ膜を用いたとき、障壁層の膜厚ｄ1に対して、二次元電子系のキャリア密度ｎSは、次式（１）で与えられる（たとえば、非特許文献１参照）。
ｎS＝σPZ／ε×（１−ＴC／ｄ1）［ｃｍ-2］ ・・・（１）
ここで、σPZは障壁層に生じるピエゾ電荷の電荷密度であり、εは障壁層の誘電率であり、ｄ1はゲート電極の下の障壁層の膜厚である。また、Ｔｃは、キャリアが発生する障壁層の臨界膜厚であり、この臨界膜厚Ｔｃは次式（２）で与えられ、Ａｌ組成に対して依存性を示す。
ＴC＝１６．４×（１−１．２７×Ｙ）／Ｙ［Å］ ・・・（２）
J. P. Ibbetson et al., "Polarization effects, surface states, and the source of electrons in AlGaN/GaN heterostructure field effect transistors", Applied Physics Letters, 10 July 2000, Vol.77, No.2, P.250-252
ところで、窒化物系半導体材料を用いた素子として、キャリア走行層にＡｌ組成がＸ＝０であるＧａＮ膜を用い、障壁層にＡｌYＧａ1-YＮ（０＜Ｙ≦１）膜からなる障壁層を順に積層し、所定の厚さの障壁層上に、ショットキー性接続のアノード電極と、このアノード電極の周囲を囲むように配置されるオーミック性接続のカソード電極とを形成したダイオードが考えられる。
ここで、障壁層に対してＮｉまたはＰｔなどの金属を用いてショットキー接合性のアノード電極を作製した場合、ショットキー障壁高さは約１ｅＶである。そして、このアノード電極に正バイアスを印加して、上記構造を有する窒化物系半導体装置をダイオード動作させたときのオン電圧は、ショットキー障壁高さとほぼ同じ約１Ｖになり、高くなってしまう。
そこで、このオン電圧を下げるためには、ショットキー障壁高さを下げる必要がある。ショットキー障壁高さを下げるためには、アノード電極の材料を仕事関数の低い金属に代える方法が考えられるが、この場合には、逆バイアスリーク電流が増大してしまう。具体的な熱電子放出を考慮した計算によると、オン電圧を０．１Ｖ下げると逆バイアスリーク電流は１桁以上増大する。つまり、ショットキー性接続のアノード電極とオーミック性接続のカソード電極とを有する窒化物系半導体装置において、低い逆バイアスリーク電流を保ちながら、オン電圧を下げることは困難であるという問題点があった。
本発明は、上記に鑑みてなされたものであって、低いオン電圧と低い逆バイアスリーク電流を有するダイオード動作可能な窒化物系半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、ノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなる第１の窒化物系半導体層と、前記第１の窒化物系半導体層上に形成され、前記第１の窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる第２の窒化物系半導体層と、前記第２の窒化物系半導体層上に形成される第１の電極と、前記第１の電極を囲むように前記第１の電極と間隔をあけて前記第２の窒化物系半導体層上に形成される第２の電極と、前記第１の電極の周縁部の下の前記第２の窒化物系半導体層を覆う絶縁膜と、を有するダイオードを半導体基板上に備え、前記第１の窒化物系半導体層と前記第２の窒化物系半導体層との間に、二次元電子ガスが形成され、前記第２の窒化物系半導体層における前記第１の電極の周縁部の近傍部位に前記第２の窒化物系半導体層の一部を除去したリセス構造部を形成し、前記第１の電極は、前記リセス構造部に囲まれる前記第２の窒化物系半導体層と、前記リセス構造部上に形成される前記絶縁膜の少なくとも一部と、を覆うように形成されていることを特徴とする。
また、本発明は、ノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなる第１の窒化物系半導体層と、前記第１の窒化物系半導体層上に形成され、前記第１の窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる第２の窒化物系半導体層と、前記第２の窒化物系半導体層上に形成され、前記第１の窒化物系半導体層と格子定数の等しいノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなる第１の半導体層と、前記第１の半導体層上に形成され、前記第１の窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌZＧａ1-ZＮ（０＜Ｚ≦１、Ｘ＜Ｚ）からなる第２の半導体層と、第１の電極と、前記第１の電極を囲むように前記第１の電極と間隔をあけて前記第２の半導体層上に形成される第２の電極と、前記第１の電極の周縁部の下の前記第２の半導体層を覆う絶縁膜と、を有するダイオードを半導体基板上に備え、前記第１の半導体層と前記第２の半導体層との間に、二次元電子ガスが形成され、前記第２の半導体層における前記第１の電極の周縁部の近傍部位に前記第２の半導体層の全部または前記第２の半導体層の全部と前記第１の半導体層の一部を除去したリセス構造部を形成し、前記第１の電極は、中心部と、前記中心部の外側の外周部とを含み、
前記中心部は、前記リセス構造部に囲まれる前記第２の半導体層の上に直接形成され、前記外周部は、前記リセス構造部上に形成される前記絶縁膜の少なくとも一部を介して、前記第１の半導体層の上方に形成されていることを特徴とする。
本発明によれば、低いオン電圧と低い逆バイアスリーク電流を有するダイオード動作可能な窒化物系半導体装置を提供することができるという効果を奏する。
以下に添付図面を参照して、本発明にかかる窒化物系半導体装置の好適な実施の形態を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる窒化物系半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
（第１の実施の形態）
図１−１は、本発明にかかる窒化物系半導体装置の第１の実施の形態の構造を模式的に示す平面図であり、図１−２は、図１−１のＡ−Ａ矢視断面図である。この窒化物系半導体装置は、ノンドープの窒化物系半導体であるＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなるキャリア走行層１と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の窒化物系半導体であるＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２と、を順に図示しない基板上に積層し、障壁層２上にはアノード電極３と、アノード電極３の周囲を囲むようにカソード電極４とが形成されている。この図１−１の例では、アノード電極３の平面形状は円形状を有しており、カソード電極４の平面形状は、アノード電極３の外周部３ｂから所定の距離だけ離れた位置でアノード電極３を囲む円環状を有している場合が示されているが、カソード電極４がアノード電極３の周囲を取り囲む形状であれば、どのような形状でもよい。なお、キャリア走行層１は、特許請求の範囲における第１の窒化物系半導体層に対応し、障壁層２は、同じく第２の窒化物系半導体層に対応し、アノード電極３は、同じく第１の電極に対応し、カソード電極４は、同じく第２の電極に対応している。
アノード電極３の中心部３ａよりも外側の外周部３ｂに対応する障壁層２の形成位置には、障壁層２の一部が除去されたリセス構造７が形成される。このリセス構造７で囲まれる障壁層２内の領域の周縁部からカソード電極４の形成位置にかけて、絶縁膜５が形成されている。ただし、リセス構造７で囲まれる障壁層２内の領域のすべては絶縁膜５で覆われていない必要がある。これにより、アノード電極３は、その中心部３ａでは障壁層２上に直接形成され、その中心部３ａよりも外側の外周部３ｂでは障壁層２上に絶縁膜５を介して形成される。つまり、アノード電極３の中心部３ａに比して、リセス構造７中に形成される外周部３ｂにおける障壁層２の厚さの方が短くなっている。なお、アノード電極３とカソード電極４には、窒化物系半導体材料とオーミック性接触が可能な材料を用いるのが望ましく、同一の材料を用いることが望ましい。このような材料として、Ｔｉ，Ａｌ，Ｍｏなどを挙げることができる。ここで、リセス構造７は、特許請求の範囲におけるリセス構造部に対応している。
ここで、図１−１〜図１−２に示される窒化物系半導体装置のアノード電極３に負の電圧を印加した場合と、アノード電極３に正の電圧を印加した場合におけるダイオード動作について説明する。まず、この第１の実施の形態の窒化物系半導体装置のキャリア走行層１と障壁層２との界面における電子状態について説明する。図２は、図１のアノード電極の中心部における伝導体のエネルギ状態を模式的に示す図であり、図３は、窒化物系半導体装置における障壁層の膜厚とキャリア密度との関係を示す図である。背景技術で説明したように、ＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層１上に、このキャリア走行層１よりも格子定数の小さいＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２がエピタキシャルに積層されると、障壁層２を構成するＡｌYＧａ1-YＮの格子定数が通常の値よりも大きくなり歪を生じる。この障壁層２の歪に伴うピエゾ効果により、障壁層２にピエゾ電荷が発生し、このピエゾ電荷によりキャリア走行層１と障壁層２との界面に二次元電子ガスが形成される。また、背景技術で説明したように、二次元電子ガスのキャリア密度を障壁層２の膜厚ｄ1で制御することができる。つまり、ピエゾ電荷は障壁層２の膜厚ｄ1に依存し、図３に示されるように、障壁層２の膜厚ｄ1が増加するほどキャリア密度が増大する。このため、アノード電極３の外周部３ｂに対応する位置に形成された障壁層２内のリセス構造７によって、その部分の障壁層２の厚さｄ1が他の部分に比べて減少するので、リセス構造７の下の二次元電子系のキャリア密度が低くなる。
図４は、図１−２の窒化物系半導体装置のアノード電極に逆バイアスをかけた場合における状態を模式的に示す図である。アノード電極３に負の電圧を印加して逆バイアスの状態にすると、リセス構造７に形成されたアノード電極３の外周部３ｂが、電界効果型トランジスタ１２のゲート電極と同様の役割を果たし、アノード電極３の外周部３ｂに対応する絶縁膜５を挟んだ障壁層２内の位置付近に空乏層６を形成する。この空乏層６は、キャリア密度の低い部分から発生するので、障壁層２の厚さが薄くなっているリセス構造７近傍から発生することになる。この空乏層６によって、アノード電極３とカソード電極４とは電気的に絶縁されるので、図４に示される窒化物系半導体装置はオフ状態となる。このとき、電界はリセス構造７のカソード電極４側の端近傍に集中する。
また、アノード電極３に正の電圧を印加した正バイアスの状態においては、障壁層２のリセス構造７の下の二次元電子系にも正バイアスが加えられる。このため、リセス構造７の下の二次元電子系のキャリア密度が増加し、この領域における抵抗が減少し、図１に示される窒化物系半導体装置はオン状態となる。
図５は、ショットキー性接触を用いた従来の窒化物系半導体装置の断面構造を模式的に示す図である。この従来の窒化物系半導体装置は、ノンドープの窒化物系半導体であるＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなるキャリア走行層２０１と、キャリア走行層２０１よりも格子定数が小さいノンドープまたはｎ型の窒化物系半導体であるＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２０２と、を順に図示しない基板上に積層し、障壁層２０２上にショットキー性接続のアノード電極２０３と、アノード電極２０３の周囲を囲むように配置されるオーミック性接続のカソード電極２０４とを形成している。この図５の従来例では、アノード電極２０３とカソード電極２０４の下の障壁層２０２の厚さは同じである。
このような従来の窒化物系半導体装置のショットキー性接続のアノード電極２０３に逆バイアスをかけると、アノード電極２０３の端部に電界集中が生じるために、逆バイアスリーク電流が大きくなってしまう。そのため、逆バイアスリーク電流を低減することは困難であった。また、従来の窒化物系半導体装置のショットキー性接続のアノード電極２０３に正バイアスをかけると、アノード電極２０３が窒化物系半導体（障壁層２０２）とショットキー性接触をしているので、ショットキー障壁高さ以下にオン電圧を下げることが困難であった。
これに対して、この第１の実施の形態によれば、アノード電極３に逆バイアスをかけたときには、電界集中が生じるアノード電極３の外周部３ｂの下（リセス構造７）には絶縁膜５が形成されており、図４に示されるように、リセス構造７を中心として空乏層６が形成され、障壁層２上に流れる逆バイアスリーク電流を抑えることができる。また、アノード電極３に正バイアスをかけたときには、アノード電極３とカソード電極４は二次元電子系とオーミック性接触を行うことが可能となるため、低いオン電圧を実現することができる。
上述したこの第１の実施の形態において、逆バイアスリーク電流を低く抑えるためには、アノード電極３とカソード電極４とが等電位にあるとき、リセス構造７の下の二次元電子系は空乏化していることが望ましい。これによって、アノード電極３にわずかに負バイアスを印加しただけで、空乏層６がリセス構造７のカソード電極４側の端部より、カソード電極４側に伸びるので、逆バイアスリーク電流を抑制することができる。
ここで、この第１の実施の形態の窒化物系半導体装置において、アノード電極３の外周部３ｂの下で二次元電子系を発生させない（リセス構造７の下の二次元電子系を空乏化する）ための条件について説明する。図１−２に示される窒化物系半導体装置において、アノード電極３の外周部３ｂの下部でキャリアが発生する障壁層２の臨界膜厚Ｔｃは、次式（３）で示される。
ＴC＝１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］ ・・・（３）
この（３）式において、Ｙは障壁層２のＡｌ組成であり、Ｘはキャリア走行層１のＡｌ組成である。この（３）式で臨界膜厚ＴｃがＹ−Ｘの関数となっているのは、キャリア走行層１と障壁層２の格子定数の差は両者の組成比の差として表すことができるからである。図６は、キャリア走行層と障壁層の組成比の差と臨界膜厚との関係を示す図である。この図６は、（３）式をグラフ化したものであり、臨界膜厚ＴｃがＡｌ組成に依存している状態が示されている。この関係から、リセス構造７が形成された位置での障壁層２の膜厚を臨界膜厚Ｔｃ以下にすることにより、アノード電極３の外周部３ｂの下部に形成される二次元電子系のキャリア密度をゼロにすることができる。ただし、この場合、（３）式において、臨界膜厚Ｔｃは正である必要があるという条件を考慮すると、Ｙ−Ｘ＜１／１．２７（＝０．７８７）となる条件を満たす必要がある。以上より、リセス構造７の下の障壁層２の膜厚は、（３）式で示される臨界膜厚Ｔｃ以下とすることが望ましい。
つぎに、図１−１〜図１−２に示される窒化物系半導体装置の製造方法について説明する。図７−１〜図７−７は、本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、図７−１に示されるように、必要に応じて所定の膜が形成された図示しない基板上に、２μｍ程度のノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層１、２０ｎｍ程度のノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２を、順次成長させる。なお、これらのキャリア走行層１と障壁層２は、原子層レベルで膜厚が制御可能なＭＯＣＶＤ（MetalOrganicChemicalVaporDeposition，有機金属ＣＶＤ）法などのエピタキシャル結晶成長技術によって形成される。
ここで、障壁層２のＡｌ組成Ｙは、キャリア走行層１のＡｌ組成Ｘよりも大きい（Ｘ＜Ｙ）ことから、障壁層２の格子定数の方がキャリア走行層１の格子定数よりも小さくなる。また、障壁層２をキャリア走行層１上にエピタキシャル成長させているが、障壁層２の膜厚は転位が発生する膜厚よりも薄いので、障壁層２を構成する半導体膜の結晶は、下層の結晶構造に合わせて成長し、成長面の面内方向に引き伸ばされ、歪を有する構造となる。
ついで、図７−２に示されるように、障壁層２上にフォトレジスト膜１５ａを塗布し、フォトリソグラフィ技術によりフォトレジスト膜１５ａを露光現像して、リセス構造７を形成する位置のフォトレジスト膜１５ａを除去したエッチングマスクを形成する。 このエッチングマスクは、たとえば図１−１に示されるアノード電極３の構造を有する場合には、アノード電極３の形成位置の外周部３ｂが円環形状に除去されたマスクとなる。
ついで、図７−３に示されるように、このエッチングマスクを用いて、反応性イオンエッチング（ＲＩＥ，ReactiveIonEtching）法などのエッチング技術によって、選択的に所定の深さまで障壁層２を除去し、リセス構造７を形成する。その後、使用したエッチングマスク（フォトレジスト膜１５ａ）を除去する。
ついで、図７−４に示されるように、リセス構造７を形成した障壁層２の全面に所定の厚さの絶縁膜５を形成した後、絶縁膜５上にフォトレジスト膜１５ｂを塗布する。その後、フォトリソグラフィ技術によって露光現像して、障壁層２上のアノード電極３とカソード電極４の各形成領域のフォトレジスト膜１５ｂを除去してエッチングマスクを形成する。 図１−１〜図１−２に示される構造の窒化物系半導体装置の場合には、アノード電極３のうち障壁層２と直接に接触する中心部３ａ付近のフォトレジスト膜１５ｂを除去する。
ついで、図７−５に示されるように、このエッチングマスクを用いて反応性イオンエッチング法などの技術によって、選択的に絶縁膜５の一部を除去した後、エッチングマスク（フォトレジスト膜１５ｂ）を除去する。その後、図７−６に示されるように、表面の一部に絶縁膜５が形成された障壁層２上に新たにフォトレジスト膜１５ｃを塗布し、アノード電極３とカソード電極４の各形成領域のフォトレジスト膜１５ｃを除去する。
ついで、図７−７に示されるように、フォトレジスト膜１５ｃが形成された絶縁膜５と障壁層２上に、アノード電極３とカソード電極４の元となる金属や合金などの導電性材料からなる電極用導電性材料膜１６を堆積する。そして、リフトオフ法を用いて、アノード電極３とカソード電極４の形成位置以外のフォトレジスト膜１５ｃと電極用導電性材料膜１６を除去することによって、アノード電極３とカソード電極４が形成され、図１−１〜図１−２に示される窒化物系半導体装置が製造される。
以上のように、本第１の実施の形態では、アノード電極３にショットキー性接続の材料を用いる必要はなく、オーミック性接続の材料を用いることができるので、アノード電極３とカソード電極４とに同じ電極材料を用いることができる。これにより、アノード電極３とカソード電極４を同時に形成できるので、工程数を減らすことができ、より簡素にダイオード構造を有する窒化物系半導体装置を作製することが可能となる。
なお、図１−１〜図１−２に示される窒化物系半導体装置は一例であり、他の構造を有していてもよい。図８〜図１１は、本発明にかかる窒化物系半導体装置の第１の実施の形態の構造の変形例を示す図である。以下におけるこれらの図の説明において、図１−１〜図１−２と同一の構成要素には同一の符号を付してその説明を省略している。
図８〜図９は、実施の形態にかかる窒化物系半導体装置の構造の他の例を示す断面図である。これらの図８と図９に示される窒化物系半導体装置は、図１−２と同様に、アノード電極３の外周部３ｂに対応する障壁層２上の位置にリセス構造７が形成される点は同じである。しかし、図８の場合には、アノード電極３の外周部３ｂの端部３ｃの位置がリセス構造７内に位置しており、リセス構造７の上の全面に形成されていない点が図１−２の場合と異なっている。また、図９の場合には、アノード電極３の外周部３ｂの端部３ｃの位置が、リセス構造７からカソード電極４側にはみ出して形成されている点が図１−２の場合と異なっている。これらの図８、図９に示される構造であっても、上述したダイオード動作が可能となる。したがって、リセス構造７の幅方向上の少なくとも一部にアノード電極３が形成されていれば、アノード電極３に正バイアスまたは逆バイアスを印加することで、窒化物系半導体装置のオン状態とオフ状態を制御することができる。つまり、アノード電極３の外周部３ｂの位置がリセス構造７内にある限り、ダイオード動作可能な窒化物系半導体装置を自由に設計することができる。
図１０は、実施の形態にかかる窒化物系半導体装置の構造の他の例を示す平面図である。この窒化物系半導体装置では、リセス構造７がアノード電極３の中心部３ａを完全に囲んでおらず、素子分離領域８とリセス構造７とでアノード電極３を囲んでいる点が図１−１の場合と異なっている。素子分離領域８は、ダイオードが形成される領域を他の素子形成領域と電気的に分離するために、キャリア走行層１と障壁層２を積層した基板に窒素（Ｎ+）やヘリウム（Ｈｅ+）、プロトン（Ｈ+）などのイオン注入を行うことによって、または基板をメサエッチングすることなどによって形成される。ここでは、素子分離領域８は、アノード電極３、カソード電極４および絶縁膜５にも接して形成されている。この図１０の例では、基板上に形成された素子分離領域８の一辺と接するようにアノード電極３が形成される。このアノード電極３は、接する素子分離領域８の一辺に対して直交する方向に延在し、素子分離領域８と接する端部に対向する側の端部は、半円弧状となっている。また、このアノード電極３を囲むように、アノード電極３の端部から所定の距離だけ離れた位置に、逆Ｕ字形状のカソード電極４が、その両端部を素子分離領域８の一辺と接するように形成される。アノード電極３の素子分離領域８と接しない外周部３ｂに対応する障壁層２の領域には、略逆Ｕ字型形状のリセス構造７が形成される。リセス構造７に囲まれる障壁層２の周縁部からリセス構造７を介してカソード電極４のアノード電極３側の端部までの障壁層２を覆うように絶縁膜５が形成されている。この場合にも、アノード電極３の中心部３ａは障壁層２と直接に接触し、外周部３ｂは少なくともその一部がリセス構造７の幅方向の一部に形成されるように、障壁層２上に形成された絶縁膜５に接触している。
二次元電子系が存在しない素子分離領域８では、元々電流が流れないためリセス構造７を設ける必要はない。このため、リセス構造７と素子分離領域８でアノード電極３の周囲を囲めば、上述したダイオード構造を有する窒化物系半導体装置の効果は得られる。また、素子分離領域８では二次元電子系が存在しないために、電界集中が起こりにくいので、図１０に示される構造にすることで、安定した耐圧を得ることができる。
図１１は、実施の形態にかかる窒化物系半導体装置の構造の他の例を示す断面図である。この図１１の窒化物系半導体装置は、図１−１〜図１−２において、アノード電極３を２種類の導電性材料で構成することを特徴とする。つまり、アノード電極３は、障壁層２と直接接触する中心部３ａでは、窒化物系半導体と接触抵抗の低い（オーミック接触性の）金属などの導電性材料からなる第１のアノード電極３１と、中心部３ａ以外の絶縁膜５上に形成される外周部３ｂでは、絶縁膜５と密着性の高い金属などの導電性材料からなる第２のアノード電極３２と、から構成される。このように、第１のアノード電極３１には窒化物系半導体と接触抵抗の低い金属（Ｔｉ，Ａｌ，Ｍｏなど）を用い、第２のアノード電極３２には絶縁体と密着性の高い金属（ＴｉまたはＮｉ）を用いることによって、低いオン抵抗を保ちながら、歩留まりよくダイオード構造を有する窒化物系半導体装置を作製することが可能となる。なお、第２のアノード電極３２を構成する導電性材料は、絶縁膜５との密着性がよければ、どのような導電性材料であってもよい。
この第１の実施の形態によれば、低いオン電圧と低い逆バイアスリーク電流を有するダイオード動作可能な窒化物系半導体装置を提供することができる。
（第２の実施の形態）
図１２は、本発明にかかる窒化物系半導体装置の第２の実施の形態の構造を模式的に示す断面図である。なお、この窒化物系半導体装置の平面構造は、図１０に示されるように、アノード電極３がリセス構造７と素子分離領域８とで囲まれているものとする。この図１２に示される窒化物系半導体装置は、図１−２に示される断面構造を有する窒化物系半導体装置の全面に絶縁膜９が形成され、その絶縁膜９上にフィールドプレート電極１０が形成されている。このフィールドプレート電極１０の断面は、アノード電極３の端部と、カソード電極４のアノード電極３側の端部との間にその端部が位置するように配置される。
このような窒化物系半導体装置のアノード電極３に逆バイアスを印加してオフ状態とした場合には、アノード電極３近傍に発生する電界集中が、フィールドプレート電極１０により緩和される。その結果、オフ耐圧を向上させることができる。なお、電界集中を緩和させるためには、フィールドプレート電極１０は、アノード電極３またはカソード電極４に接続するのが望ましい。
この第２の実施の形態によれば、アノード電極３の端部への電界集中を緩和して、高耐圧を実現しながら、低いオン電圧と低い逆バイアスリーク電流を有するダイオード動作可能な窒化物系半導体装置を提供することができる。
（第３の実施の形態）
図１３−１は、本発明にかかる窒化物系半導体装置の第３の実施の形態の構造を模式的に示す平面図であり、図１３−２は、図１３−１のＢ−Ｂ矢視断面図である。この窒化物系半導体装置は、第１の実施の形態で説明したダイオード１１と電界効果型トランジスタ１２とを同一基板上に形成した構造を有する。以下では、基板上のダイオード１１が形成される領域をダイオード形成領域ＲDといい、電界効果型トランジスタ１２が形成される領域をトランジスタ形成領域ＲTRという。
この窒化物系半導体装置は、ノンドープの窒化物系半導体であるＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなるキャリア走行層１と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の窒化物系半導体であるＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２と、を順に図示しない基板上に積層した構造（以下、積層体という）を有している。ここで、キャリア走行層１は、特許請求の範囲における第１の窒化物系半導体層に対応し、障壁層２は、同じく第２の窒化物系半導体層に対応している。
なお、ダイオード１１は、積層体のダイオード形成領域ＲDに形成されるが、第１の実施の形態で説明した構造と基本的に同一の構造を有しているので、その詳細な説明は省略する。ただし、この図１３−１の例では、アノード電極３の平面形状は矩形状を有しており、カソード電極４の平面形状は、アノード電極３の外周部３ｂから所定の距離だけ離れてアノード電極３を囲む矩形の枠状（額縁状）を有している場合が示されている。また、トランジスタ形成領域ＲTR側に形成されているカソード電極４の一部分は、電界効果型トランジスタ１２のソース電極４ｂとして兼用される。ここで、アノード電極３は、特許請求の範囲における第１の電極に対応し、カソード電極４は、同じく第２の電極に対応している。
電界効果型トランジスタ１２は、積層体の電界効果型トランジスタ形成領域ＲTRに形成され、ここでは、ソース電極４ｂがダイオード１１のカソード電極４の一部と兼用される構造となっている。また、障壁層２上のゲート電極１３の形成位置には障壁層２の一部を除去したリセス構造７が形成されている。このリセス構造７は、ソース電極４ｂの形成方向とほぼ平行に形成される。また、このリセス構造７を挟んでソース電極４ｂとほぼ対称的な位置にはドレイン電極１４が、ソース電極４ｂの形成方向とほぼ平行に障壁層２上に形成される。これらのソース電極４ｂとドレイン電極１４との間のリセス構造７を含む障壁層２上には絶縁膜５が形成される。リセス構造７では、この絶縁膜５はゲート絶縁膜として機能し、この絶縁膜５上にはゲート電極１３が形成される。
ここで、このダイオード１１の動作は、第１の実施の形態で説明した通りであるので、その説明を省略し、電界効果型トランジスタ１２の動作の概略について説明する。電界効果型トランジスタ１２も、ダイオード１１と同様にキャリア走行層１とキャリア走行層１よりも格子定数の小さい障壁層２との積層体上に形成されているため、障壁層２の歪みによるピエゾ電荷によって、キャリア走行層１と障壁層２との間には、二次元電子ガスが生じることになる。障壁層２内のリセス構造７上に形成されたゲート電極１３に負の電圧を印加した場合には、図４で説明したダイオードのアノード電極３の外周部３ｂと同様に、ゲート電極１３下の障壁層２に空乏層が生じ、電子の移動を防ぎ、ソース電極４ｂとドレイン電極１４との間にはキャリアが流れない状態となる。一方、ゲート電極１３に正の電圧を印加した場合には、ゲート電極１３下の障壁層２にキャリアが注入され、ソース電極４ｂとドレイン電極１４との間にはキャリアが流れる状態となる。以上のようにして、ゲート電極１３へ印加する電圧のオン／オフによって電界効果型トランジスタ１２のトランジスタ動作が行われる。
つぎに、図１３−１〜図１３−２に示されるダイオード１１と電界効果型トランジスタ１２とを同一基板上に形成した窒化物系半導体装置の製造方法について説明する。図１４−１〜図１４−９は、この発明にかかる窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である。まず、図１４−１に示されるように、必要に応じて所定の膜が形成された図示しない基板上のダイオード形成領域ＲDと電界効果型トランジスタ形成領域ＲTRに、２μｍ程度のノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層１と、２０ｎｍ程度のノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２を、順次成長させる。なお。これらのキャリア走行層１と障壁層２は、原子層レベルで膜厚が制御可能なＭＯＣＶＤ法などのエピタキシャル結晶成長技術によって形成される。また、障壁層２の膜厚は、転位が発生する膜厚よりも薄い膜厚である必要がある。これにより、障壁層２を構成する半導体膜の結晶は、下層のキャリア走行層１の結晶構造に合わせて成長し、成長面の面内方向に引き伸ばされ、歪みを有する構造となる。
ついで、図１４−２に示されるように、障壁層２上にフォトレジスト膜１５ｄを塗布し、フォトリソグラフィ技術によりフォトレジスト膜１５ｄを露光現像して、リセス構造７を形成する位置のフォトレジスト膜１５ｄを除去したエッチングマスクを形成する。
ついで、図１４−３に示されるように、このエッチングマスクを用いて、反応性イオンエッチング法などの技術によって、選択的にマスクされていない障壁層２の一部を所定の深さまで除去し、リセス構造７を形成する。そして、使用したフォトレジスト膜１５ｄを除去する。
ついで、図１４−４に示されるように、障壁層２上の全面に絶縁膜５を形成した後、絶縁膜５上にフォトレジスト膜１５ｅを塗布する。そして、フォトリソグラフィ技術によって、障壁層２上に直接形成する電極、すなわち、ダイオード１１のカソード電極４（電界効果型トランジスタ１２のソース電極４ｂを含む）とアノード電極３の中心部３ａ、電界効果型トランジスタ１２のドレイン電極１４、に対応する領域のフォトレジスト膜１５ｅを除去するように、フォトレジスト膜１５ｅを露光現像してエッチングマスクを形成する。
ついで、図１４−５に示されるように、このエッチングマスクを用いて、反応性イオンエッチング法などの技術によって、選択的にマスクされていない絶縁膜５の一部を除去して障壁層２を露出させた後、フォトレジスト膜１５ｅを除去する。
ついで、図１４−６に示されるように、一部に絶縁膜５が形成された障壁層２上の全面に新たなフォトレジスト膜１５ｆを塗布した後、フォトリソグラフィ技術によって、フォトレジスト膜１５ｆを露光現像して、電極形成位置に対応する所定の領域のフォトレジスト膜１５ｆを除去する。ここでは、ダイオード１１のアノード電極３とカソード電極４（電界効果型トランジスタ１２のソース電極４ｂを含む）、電界効果型トランジスタ１２のドレイン電極１４を形成する領域のフォトレジスト膜１５ｆを除去する。
ついで、図１４−７に示されるように、アノード電極３、カソード電極４（ソース電極４ｂを含む）およびドレイン電極１４の元となる金属などの電極用導電性材料膜１６ａをフォトレジスト膜１５ｆが形成された側の全面に所定の厚さだけ堆積する。その後、リフトオフ法を用いて、アノード電極３、カソード電極４（ソース電極４ｂを含む）およびドレイン電極１４の形成位置以外のフォトレジスト膜１５ｆと電極用導電性材料膜１６ａを除去することで、残された電極用導電性材料膜１６ａによってアノード電極３、カソード電極４（ソース電極４ｂを含む）およびドレイン電極１４が形成される。
ついで、図１４−８に示されるように、各電極が形成された側の面上に新たなフォトレジスト膜１５ｇを塗布した後、フォトリソグラフィ技術によって、フォトレジスト膜１５ｇを露光現像して、電極形成位置に対応する所定の領域のフォトレジスト膜１５ｇを除去する。ここでは、電界効果型トランジスタ１２のゲート電極１３を形成する領域のフォトレジスト膜１５ｇを除去する。
そして、図１４−９に示されるように、ゲート電極１３の元となる金属などの電極用導電性材料膜１６ｂをフォトレジスト膜１５ｇが形成された側の全面に所定の厚さだけ堆積する。その後、リフトオフ法を用いて、ゲート電極１３の形成位置以外のフォトレジスト膜１５ｇと電極用導電性材料膜１６ｂを除去することで、残された電極用導電性材料膜１６ｂによってゲート電極１３が形成される。以上のようにして、図１３−１〜図１３−２に示されるダイオード１１と電界効果型トランジスタ１２とが同一基板上に形成された窒化物系半導体装置が得られる。
以上のような窒化物系半導体装置の製造方法によれば、ダイオード１１のアノード電極３の外周部３ｂ下のリセス構造７と、電界効果型トランジスタ１２のゲート電極１３下のリセス構造７とを同時に形成することができるので、また、ダイオード１１のアノード電極３の外周部３ｂと障壁層２との間に設けられる絶縁膜５と、電界効果型トランジスタ１２のゲート電極１３のゲート絶縁膜（絶縁膜５）とを、共通化して同時に形成することができるので、製造工程数を削減することができる。
なお、上記のリセス構造７を形成する工程において、リセス構造７下の障壁層２の厚さは、二次元電子ガスの密度をその領域でゼロとして、逆バイアスリーク電流を抑制するために、（３）式に示される臨界膜厚Ｔｃ以下にすることが望ましい。
また、上述した例では、カソード電極４とソース電極４ｂを兼用した電極を用いたが、回路設計により、アノード電極３、カソード電極４、ソース電極４ｂ、ゲート電極１３、ドレイン電極１４の中で自由な組み合わせで兼用してもよいし、兼用しなくてもよい。
この第３の実施の形態によれば、高耐圧で低損失なワイドギャップ半導体装置を用いて、ダイオード１１と電界効果型トランジスタ１２を組み合わせた回路装置を同一基板上に組むことが可能となる。その結果、たとえば、インバータなどの回路に用いた場合、低損失で高耐圧な回路装置を提供することが可能となる。また、同一基板上にダイオード１１と電界効果型トランジスタ１２を形成することで大幅な部品点数の削減が可能となる。
（第４の実施の形態）
図１５は、本発明にかかる窒化物系半導体装置の第４の実施の形態の構造を模式的に示す断面図である。この窒化物系半導体装置は、ノンドープの窒化物系半導体であるＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなるキャリア走行層１と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の窒化物系半導体であるＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２と、キャリア走行層１と等しい格子定数を有するノンドープの半導体からなる閾値制御層２１と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の半導体からなるキャリア誘起層２２とが、順に図示しない基板上に積層され、キャリア誘起層２２上にはアノード電極３と、アノード電極３を囲むカソード電極４とが形成されている。この図１５の窒化物系半導体装置の断面図に対応する平面構造は、たとえば図１−１に示されるような構造を有している。つまり、アノード電極３の平面形状は円形状を有しており、カソード電極４の平面形状は、アノード電極３の外周部３ｂから所定の距離だけ離れてアノード電極３を囲む円環状を有している。なお、これは一例であり、アノード電極３の周囲がカソード電極４またはカソード電極４と素子分離領域８とで取り囲まれていれば、どのような形状でもよい。また、アノード電極３とカソード電極４には、窒化物系半導体とオーミック性接触が可能な材料を用いるのが望ましい。
アノード電極３の中心部３ａから外側に向かう外周部３ｂに対応するキャリア誘起層２２の形成位置には、キャリア誘起層２２の全部と閾値制御層２１の一部を除去することによってリセス構造７が形成される。リセス構造７で囲まれるキャリア誘起層２２内の領域の周縁部からカソード電極４の形成位置にかけて、絶縁膜５が形成されている。ただし、リセス構造７で囲まれるキャリア誘起層２２内の領域のすべてが絶縁膜５で覆われてはいない必要がある。これにより、アノード電極３は、その中心部３ａではキャリア誘起層２２上に直接形成され、その中心部３ａよりも外側（障壁層２のリセス構造７）の外周部３ｂでは閾値制御層２１上に絶縁膜５を介して形成される。その結果、アノード電極３の中心部３ａに比して、外周部３ｂにおけるキャリア誘起層２２を除去し、外周部３ｂ下における二次元電子密度を低くしている。なお、図１５では、リセス構造７は、アノード電極３の外周部３ｂに対応する領域におけるキャリア誘起層２２の全部と閾値制御層２１の一部を除去する構造となっているが、障壁層２にリセス構造７が形成されないとともにキャリア誘起層２２が除去されていればよいので、キャリア誘起層２２のみを除去した構造であってもよい。ここで、キャリア走行層１は、特許請求の範囲における第１の窒化物系半導体層に対応し、障壁層２は、同じく第２の窒化物系半導体層に対応し、閾値制御層２１は、同じく第１の半導体層に対応し、キャリア誘起層２２は、同じく第２の半導体層に対応し、アノード電極３は、同じく第１の電極に対応し、カソード電極４は、同じく第２の電極に対応している。
また、上述したように、閾値制御層２１は、キャリア走行層１と同じ格子定数を有する半導体材料であればよいが、図１５に示されるように閾値制御層２１とキャリア走行層１が同じ材料ＡｌXＧａ1-XＮ（０≦Ｘ＜１）であれば、一種類の結晶成長装置により作製可能であるので、異なる材料であるが格子定数が同じ材料を用いる場合に比して優位である。同様に、キャリア誘起層２２は、キャリア走行層１より小さい格子定数を有する半導体材料であればよいが、図１５に示されるようにＡｌZＧａ1-ZＮ（０＜Ｚ≦１、Ｘ＜Ｚ）膜を用いることにより、障壁層２と同じ原料で結晶成長が可能であるので、異なる材料を用いる場合に比して優位である。
また、障壁層２の厚さは、キャリア走行層１との格子定数の違いによる歪によって転位が発生する膜厚以下の膜厚であり、実際には数十ｎｍ程度の厚さを有するものとする。そのため、障壁層２の格子定数は実質的にキャリア走行層１の格子定数と同じになり、障壁層２の結晶構造は基板面方向に引き伸ばされた構造を有することになる。これにより障壁層２上に形成される閾値制御層２１は、キャリア走行層１の格子定数と同じ格子定数を有するので、閾値制御層２１と障壁層２との間で新たな歪は生じない。
同様に、キャリア誘起層２２の厚さは、閾値制御層２１との格子定数の違いによる歪によって転位が発生する膜厚以下の膜厚であり、実際には数十ｎｍ程度の厚さを有するものとする。そのため、キャリア誘起層２２の格子定数は実質的に閾値制御層２１の格子定数と同じになり、キャリア誘起層２２の結晶構造は基板面方向に引き伸ばされた構造を有することになる。なお、以下の説明において、障壁層２の厚さをｄ1とし、リセス構造７が形成された位置における閾値制御層２１の厚さをｄ2とし、キャリア誘起層２２の厚さをｄ3とする。
また、アノード電極３の外周部３ｂ（リセス構造７）の下における障壁層２の膜厚ｄ1と、アノード電極３の中心部３ａやアノード電極３の外周部３ｂとカソード電極４との間におけるキャリア誘起層２２と障壁層２の膜厚の合計ｄ1＋ｄ3とを異ならせることによって、それぞれの領域での二次元電子密度を所定の値にすることができる。ただし、キャリア誘起層２２と障壁層２の膜厚の合計ｄ1＋ｄ3は、アノード電極３とカソード電極４との間のキャリアを存在させる必要があるために、（３）式で示される臨界膜厚Ｔｃよりも大きくする必要がある。また、障壁層２の膜厚ｄ1を（３）式で示される臨界膜厚Ｔｃ以下にすると、アノード電極３の外周部３ｂ（リセス構造７）下における障壁層２とキャリア走行層１との界面でのキャリア密度をゼロにすることができ、逆バイアスリーク電流を抑制することができる。
この第４の実施の形態における窒化物系半導体装置の製造方法は、第１の実施の形態で説明した製造方法の図７−１において、必要に応じて所定の膜が形成された図示しない基板上に、２μｍ程度のノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層１、１０ｎｍ程度のノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２、１０ｎｍ程度のノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなる閾値制御層２１、および１０ｎｍ程度のノンドープまたはｎ型のＡｌZＧａ1-ZＮ（０＜Ｚ≦１、Ｘ＜Ｚ）膜からなるキャリア誘起層２２を、順次成長させる点と、図７−３において、リセス構造７を形成する際に、選択的に閾値制御層２１内の所定の深さまでキャリア誘起層２２の全部と閾値制御層２１の一部を除去する点が異なるほかは、第１の実施の形態で説明した製造方法と同様であるので、その詳細な説明を省略する。
ただし、障壁層２とキャリア誘起層２２の膜厚の合計値ｄ1＋ｄ3は、（３）式で示される臨界膜厚Ｔｃよりも大きくなるように形成する必要がある。また、逆バイアスリーク電流を抑制した窒化物系半導体装置を得るためには、アノード電極３の外周部３ｂ（リセス構造７）下の障壁層２の膜厚ｄ1を（３）式で示される臨界膜厚Ｔｃ以下とすればよい。
以上のように、この第４の実施の形態では、第１の実施の形態のように、アノード電極３の外周部３ｂに対応するリセス構造７を窒化物系半導体装置の表面から障壁層２の一部に至るように形成するのではなく、基板上にキャリア走行層１、キャリア走行層１よりも格子定数の小さい障壁層２、キャリア走行層１と同じ格子定数の閾値制御層２１、およびキャリア走行層１よりも格子定数の小さいキャリア誘起層２２を順に積層した窒化物系半導体装置の表面から障壁層２の上層の閾値制御層２１に至るようにアノード電極３の外周部３ｂに対応するリセス構造７を形成し、障壁層２とキャリア誘起層２２の膜厚の合計ｄ1＋ｄ3が（３）式で示される臨界膜厚Ｔｃよりも大きくしたことを特徴とする。
この第４の実施の形態によれば、キャリア誘起層２２と障壁層２の合計の膜厚ｄ1＋ｄ3が（３）式で示される臨界膜厚Ｔｃよりも大きくした窒化物系半導体装置において、アノード電極３の中心部３ａをキャリア誘起層２２上に直接形成し、その外周部３ｂをリセス構造７を形成した閾値制御層２１上に絶縁膜５を介して形成し、カソード電極４をキャリア誘起層２２上に形成することによって、逆バイアスをアノード電極３に印加した場合には、逆バイアスリーク電流を低く抑えることができるとともに、正バイアスをアノード電極３に印加した場合には、低いオン電圧を有するダイオード動作可能な窒化物系半導体装置を得ることができる。また、障壁層２の膜厚ｄ1を（３）式で示される臨界膜厚Ｔｃ以下とすることで、逆バイアスリーク電流を抑制することができる。
（第５の実施の形態）
第３の実施の形態で示した窒化物系半導体装置における電界効果型トランジスタ１２では、障壁層２の一部をエッチングにより除去したリセス構造７上にゲート電極１３を構成していた。しかし、このような構造の電界効果型トランジスタ１２では、障壁層２のＡｌ組成比とゲート電極１３（リセス構造７）下の障壁層２の厚さによって、閾値電圧が変化する。たとえば、障壁層２のＡｌ組成比Ｙが０．３の場合に、リセス構造７を形成する際のエッチングによりゲート電極１３下の障壁層２の膜厚のばらつきが１０［Å］の精度で加工したとしても、このときの閾値電圧のばらつきは０．３［Ｖ］という大きな値になってしまう。つまり、第３の実施の形態で示した窒化物系半導体装置において、同一基板上に複数の電界効果型トランジスタ１２が存在する場合には、閾値電圧のばらつきを抑えるのに比較的手間がかかってしまう。そこで、この第５の実施の形態では、同一基板上に存在する複数のダイオード１１と電界効果型トランジスタ１２の閾値電圧のばらつきを抑えることができる窒化物系半導体装置について説明する。
図１６は、本発明にかかる窒化物系半導体装置の第５の実施の形態の構造を模式的に示す断面図である。この窒化物系半導体装置は、第４の実施の形態で説明したダイオード１１と電界効果型トランジスタ１２とを同一基板上に形成した構造を有する。以下では、基板上のダイオード１１が形成される領域をダイオード形成領域ＲDといい、電界効果型トランジスタ１２が形成される領域を電界効果型トランジスタ形成領域ＲTRという。
この窒化物系半導体装置は、ノンドープの窒化物系半導体であるＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなるキャリア走行層１と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の窒化物系半導体であるＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる障壁層２と、キャリア走行層１と等しい格子定数を有するノンドープの半導体からなる閾値制御層２１と、キャリア走行層１よりも格子定数が小さいノンドープまたはｎ型の半導体からなるキャリア誘起層２２と、を順に図示しない基板上に積層した構造（以下、積層体という）を有している。なお、キャリア走行層１は、特許請求の範囲における第１の窒化物系半導体層に対応し、障壁層２は、同じく第２の窒化物系半導体層に対応し、閾値制御層２１は、同じく第１の半導体層に対応し、キャリア誘起層２２は、同じく第２の半導体層に対応している。
なお、ダイオード１１は、積層体のダイオード形成領域ＲDに形成されるが、第４の実施の形態で説明した構造と基本的に同一の構造を有しているので、その詳細な説明は省略する。ただし、ここでは、この図１６の断面図に対応する平面構造は、図１３−１に示されるものである場合を例に挙げる。つまり、アノード電極３の平面形状は矩形状を有しており、カソード電極４の平面形状は、アノード電極３の外周部３ｂから所定の距離だけ離れてアノード電極３を囲む矩形の枠状（額縁状）を有している場合が示されている。また、トランジスタ形成領域ＲTR側に形成されているカソード電極４の一部分は、電界効果型トランジスタ１２のソース電極４ｂとして兼用されるものとする。ここで、アノード電極３は、特許請求の範囲における第１の電極に対応し、カソード電極４は、同じく第２の電極に対応している。
電界効果型トランジスタ１２は、積層体の電界効果型トランジスタ形成領域ＲTRに形成され、ここでは、ソース電極４ｂがダイオード１１のカソード電極４の一部と兼用される構造となっている。また、キャリア誘起層２２上のゲート電極１３の形成位置にはキャリア誘起層２２の全部と閾値制御層２１の一部を除去したリセス構造７が形成されている。このリセス構造７は、ソース電極４ｂの形成方向とほぼ平行に形成される。また、このリセス構造７を挟んでソース電極４ｂとほぼ対称的な位置にはドレイン電極１４が、ソース電極４ｂの形成方向とほぼ平行にキャリア誘起層２２上に形成される。これらのソース電極４ｂとドレイン電極１４との間のリセス構造７を含む障壁層２上には絶縁膜５が形成される。リセス構造７では、この絶縁膜５はゲート絶縁膜として機能し、この絶縁膜５上にはゲート電極１３が形成される。
ここで、このダイオード１１の動作は、第１と第４の実施の形態で説明した通りであるので、その説明を省略し、電界効果型トランジスタ１２の動作の概略について説明する。図１７は、図１６のゲート電極が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図であり、図１８は、図１６のソース電極４ｂ／ドレイン電極１４が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図である。
アノード電極３の外周部３ｂは、閾値制御層２１上に形成されるため、外周部３ｂが形成された位置では、図１７に示されるように、ピエゾ電荷は障壁層２にのみ発生し、閾値制御層２１には発生しないので、ピエゾ電荷濃度は閾値制御層２１のアノード電極３の外周部３ｂ下の膜厚ｄ2に依存しない。また、ピエゾ電荷濃度が変化しないので、閾値制御層２１の膜厚の増加に対してキャリア密度が減少し、このキャリア密度は障壁層２と閾値制御層２１の膜厚の合計に反比例することが知られている。ところで、単位面積当たりのゲート容量は、障壁層２と閾値制御層２１の膜厚の合計に反比例するので、これらの関係から、（ゲート電極１３の下の二次元電子系のキャリア密度）／（単位面積あたりのゲート容量）で表される閾値電圧は、障壁層２と閾値制御層２１の膜厚の合計に対して変動しないことになる。
つまり、図１６に示される窒化物系半導体装置の電界効果型トランジスタ１２では、リセス構造７を形成する際のエッチング深さのばらつきに対して、より具体的には、閾値制御層２１で残される膜厚ｄ2がばらついたとしても、閾値電圧が変動しない。さらに、後述するようにリセス構造７の形成時に除去されない障壁層２は、原子層制御で結晶成長可能な成膜技術で形成することで厳密な膜厚制御を行うことができる。
一方、リセス構造７が形成されていないソース電極４ｂとゲート電極１３との間と、ドレイン電極１４とゲート電極１３との間には、キャリア誘起層２２が形成されている。キャリア誘起層２２は、キャリア走行層１と閾値制御層２１よりも格子定数が小さいために、キャリア誘起層２２には、図１８に示されるように閾値制御層２１側が正となるピエゾ電荷が生じている。このピエゾ電荷により、キャリア誘起層２２における伝導帯の電位は、傾きをもちキャリア走行層１側が低くなる。また、図１７の場合と同様にキャリア走行層１と障壁層２との界面にもピエゾ効果による二次元電子ガスが生じているので、キャリア誘起層２２が形成されている領域の下のキャリア走行層１と障壁層２との界面に生じる二次元電子系のキャリア密度は高くなる。つまり、キャリア誘起層２２が形成されている領域の下の二次元電子系の抵抗値は低くなる。この結果、ソース電極４ｂとゲート電極１３との間と、ドレイン電極１４とゲート電極１３との間とにキャリア誘起層２２が形成されている図１６の窒化物系半導体装置では、ソース電極４ｂとゲート電極１３との間と、ドレイン電極１４とゲート電極１３との間の抵抗値が低減され、オン抵抗の低減が実現される。
この第５の実施の形態における窒化物系半導体装置の製造方法は、第３の実施の形態で説明した製造方法の図１４−１において、必要に応じて所定の膜が形成された図示しない基板上に、２μｍ程度のノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなるキャリア走行層１、１０ｎｍ程度のノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）膜からなる障壁層２、１０ｎｍ程度のノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）膜からなる閾値制御層２１、および１０ｎｍ程度のノンドープまたはｎ型のＡｌZＧａ1-ZＮ（０＜Ｚ≦１、Ｘ＜Ｚ）膜からなるキャリア誘起層２２を、順次成長させる点と、図１４−３において、リセス構造７を形成する際に、選択的に閾値制御層２１内の所定の深さまでキャリア誘起層２２の全部と閾値制御層２１の一部を除去する点が異なるほかは、第３の実施の形態で説明した製造方法と同様であるので、その詳細な説明を省略する。
ただし、障壁層２とキャリア誘起層２２の膜厚の合計値ｄ1＋ｄ3は、（３）式で示される臨界膜厚Ｔｃよりも大きくなるように形成する必要がある。また、逆バイアスリーク電流を抑制した窒化物系半導体装置を得るためには、アノード電極３の外周部３ｂ（リセス構造７）下の障壁層２の膜厚ｄ1を（３）式で示される臨界膜厚Ｔｃ以下とすればよい。これにより、電界効果型トランジスタ１２をノーマリーオフ型とすることができる。
また、上述した例では、カソード電極４とソース電極４ｂを兼用した電極を用いたが、回路設計により、アノード電極３、カソード電極４、ソース電極４ｂ、ゲート電極１３、ドレイン電極１４の中で自由な組み合わせで兼用してもよいし、兼用しなくてもよい。さらに、図１６では、リセス構造７は、ダイオード１１のアノード電極３の外周部３ｂに対応する領域と電界効果型トランジスタ１２のゲート電極１３の形成位置におけるキャリア誘起層２２の全部と閾値制御層２１の一部を除去する構造となっているが、障壁層２にリセス構造７が形成されないとともにキャリア誘起層２２が除去されていればよいので、キャリア誘起層２２のみを除去した構造であってもよい。また、上述した例では、ダイオード１１のアノード電極３の中心部３ａとカソード電極４および電界効果型トランジスタ１２のソース電極４ｂとドレイン電極１４は、キャリア誘起層２２上に形成されているが、キャリア誘起層２２、閾値制御層２１および障壁層２のいずれかに形成されていればよい。
この第５の実施の形態によれば、高耐圧で低損失なワイドギャップ半導体装置を用いて、ダイオード１１と閾値電圧を安定させた電界効果型トランジスタ１２を組み合わせた回路装置を同一基板上に組むことが可能となる。その結果、たとえば、インバータなどの回路に用いた場合、低損失で高耐圧な回路装置が提供することが可能となる。また、同一基板上にダイオード１１と電界効果型トランジスタ１２を形成することで大幅な部品点数の削減が可能となる。
さらに、この窒化物系半導体装置で使用される電界効果型のトランジスタの閾値電圧を歩留まりよく制御することができ、オン抵抗を低くすることが可能となる。また、障壁層２の膜厚を１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］以下に制御するとともに、障壁層２とキャリア誘起層２２の膜厚の合計を１６．４×（１−１．２７×（Ｙ−Ｘ））／（Ｙ−Ｘ）［Å］以上に制御することによって、ゲート電極１３の下ではキャリアが存在せず、ゲート電極１３とソース電極４ｂの間と、ゲート電極１３とドレイン電極１４の間にキャリアが存在するノーマリーオフ型の窒化物系半導体装置を実現することができる。
以上のように、本発明にかかる窒化物系半導体装置は、スイッチング素子などの電力用半導体装置または高周波パワー半導体装置に有用である。
本発明による窒化物系半導体装置の第１の実施の形態の構造を模式的に示す平面図である。 図１−１のＡ−Ａ矢視断面図である。 図１のアノード電極中心部における伝導体のエネルギ状態を模式的に示す図である。 窒化物系半導体装置における障壁層の膜厚とキャリア密度との関係を示す図である。 図１−２の窒化物系半導体装置のアノード電極に逆バイアスをかけた場合における状態を模式的に示す図である。 ショットキー性接触を用いた従来の窒化物系半導体装置の断面構造を模式的に示す図である。 キャリア走行層と障壁層の組成比の差と臨界膜厚との関係を示す図である。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その１）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その２）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その３）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その４）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その５）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その６）。 本発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その７）。 本発明による窒化物系半導体装置の第１の実施の形態の構造の変形例を示す図である。 本発明による窒化物系半導体装置の第１の実施の形態の構造の変形例を示す図である。 本発明による窒化物系半導体装置の第１の実施の形態の構造の変形例を示す図である。 本発明による窒化物系半導体装置の第１の実施の形態の構造の変形例を示す図である。 本発明による窒化物系半導体装置の第２の実施の形態の構造を模式的に示す断面図である。 本発明による窒化物系半導体装置の第３の実施の形態の構造を模式的に示す平面図である。 図１３−１のＢ−Ｂ矢視断面図である。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その１）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その２）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その３）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その４）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その５）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その６）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その７）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その８）。 この発明による窒化物系半導体装置の製造方法の手順の一例を模式的に示す断面図である（その９）。 本発明による窒化物系半導体装置の第４の実施の形態の構造を模式的に示す断面図である。 本発明による窒化物系半導体装置の第５の実施の形態の構造を模式的に示す断面図である。 図１６のゲート電極が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図である。 図１６のソース電極／ドレイン電極が形成された位置での深さ方向における伝導帯のエネルギ状態を模式的に示す図である。
符号の説明
１ キャリア走行層
２ 障壁層
３ アノード電極
３ａ 中心部
３ｂ 外周部
４ カソード電極
４ｂ ソース電極
５ 絶縁膜
６ 空乏層
７ リセス構造
９ 絶縁膜
１０ フィールドプレート電極
１１ ダイオード
１２ 電界効果型トランジスタ
１３ ゲート電極
１４ ドレイン電極
２１ 閾値制御層
２２ キャリア誘起層
３１ 第１のアノード電極
３２ 第２のアノード電極

Claims (8)

  1. ノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなる第１の窒化物系半導体層と、
    前記第１の窒化物系半導体層上に形成され、前記第１の窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる第２の窒化物系半導体層と、
    前記第２の窒化物系半導体層上に形成される第１の電極と、
    前記第１の電極を囲むように前記第１の電極と間隔をあけて前記第２の窒化物系半導体層上に形成される第２の電極と、
    前記第１の電極の周縁部の下の前記第２の窒化物系半導体層を覆う絶縁膜と、
    を有するダイオードを半導体基板上に備え、
    前記第１の窒化物系半導体層と前記第２の窒化物系半導体層との間に、二次元電子ガスが形成され、
    前記第２の窒化物系半導体層における前記第１の電極の周縁部の近傍部位に前記第２の窒化物系半導体層の一部を除去したリセス構造部を形成し、前記第１の電極は、前記リセス構造部に囲まれる前記第２の窒化物系半導体層と、前記リセス構造部上に形成される前記絶縁膜の少なくとも一部と、を覆うように形成されていることを特徴とする窒化物系半導体装置。
  2. 前記第２の電極は、前記第１の電極の全周囲を囲むように形成されていることを特徴とする請求項１に記載の窒化物系半導体装置。
  3. 前記第２の電極は、前記第１の電極の一部周囲を囲むように形成され、
    前記ダイオードが形成される領域を他の素子形成領域と電気的に分離し、前記第１と前記第２の窒化物系半導体層、前記第１と前記第２の電極および前記絶縁膜に接するように形成される素子分離領域をさらに備えることを特徴とする請求項１に記載の窒化物系半導体装置。
  4. 前記第２の窒化物系半導体層上における前記第１と前記第２の電極および前記絶縁膜が形成される位置と異なる位置に形成されたリセス構造中に絶縁膜を介して形成されるゲート電極と、
    前記第２の窒化物系半導体層上の前記ゲート電極を挟んだ位置に形成されるソース電極およびドレイン電極と、
    を有する電界効果型トランジスタをさらに備えることを特徴とする請求項１〜３のいずれか１つに記載の窒化物系半導体装置。
  5. ノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなる第１の窒化物系半導体層と、
    前記第１の窒化物系半導体層上に形成され、前記第１の窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌYＧａ1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる第２の窒化物系半導体層と、
    前記第２の窒化物系半導体層上に形成され、前記第１の窒化物系半導体層と格子定数の等しいノンドープのＡｌXＧａ1-XＮ（０≦Ｘ＜１）からなる第１の半導体層と、
    前記第１の半導体層上に形成され、前記第１の窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌZＧａ1-ZＮ（０＜Ｚ≦１、Ｘ＜Ｚ）からなる第２の半導体層と、
    第１の電極と、
    前記第１の電極を囲むように前記第１の電極と間隔をあけて前記第２の半導体層上に形成される第２の電極と、
    前記第１の電極の周縁部の下の前記第２の半導体層を覆う絶縁膜と、
    を有するダイオードを半導体基板上に備え、
    前記第１の半導体層と前記第２の半導体層との間に、二次元電子ガスが形成され、
    前記第２の半導体層における前記第１の電極の周縁部の近傍部位に前記第２の半導体層の全部または前記第２の半導体層の全部と前記第１の半導体層の一部を除去したリセス構造部を形成し、
    前記第１の電極は、中心部と、前記中心部の外側の外周部とを含み、
    前記中心部は、前記リセス構造部に囲まれる前記第２の半導体層の上に直接形成され、
    前記外周部は、前記リセス構造部上に形成される前記絶縁膜の少なくとも一部を介して、前記第１の半導体層の上方に形成されていることを特徴とする窒化物系半導体装置。
  6. 前記第２の電極は、前記第１の電極の全周囲を囲むように形成されていることを特徴とする請求項５に記載の窒化物系半導体装置。
  7. 前記第２の電極は、前記第１の電極の一部周囲を囲むように形成され、
    前記ダイオードが形成される領域を他の素子形成領域と電気的に分離し、前記第１と前記第２の窒化物系半導体層、前記第１と前記第２の半導体層、前記第１と前記第２の電極および前記絶縁膜に接するように形成される素子分離領域をさらに備えることを特徴とする請求項５に記載の窒化物系半導体装置。
  8. 前記第２の半導体層上における前記第１と前記第２の電極および前記絶縁膜が形成される位置と異なる位置に形成されたリセス構造中に絶縁膜を介して形成されるゲート電極と、
    前記第２窒化物系半導体層、前記第１および前記第２の半導体層上のいずれかの前記ゲート電極を挟んだ位置に形成されるソース電極およびドレイン電極と、
    を有する電界効果型トランジスタをさらに備えることを特徴とする請求項５〜７のいずれか１つに記載の窒化物系半導体装置。
JP2005380321A 2005-12-28 2005-12-28 窒化物系半導体装置 Active JP5065595B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005380321A JP5065595B2 (ja) 2005-12-28 2005-12-28 窒化物系半導体装置
US11/564,571 US7449730B2 (en) 2005-12-28 2006-11-29 Nitride-based semiconductor device
US12/239,275 US7755108B2 (en) 2005-12-28 2008-09-26 Nitride-based semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005380321A JP5065595B2 (ja) 2005-12-28 2005-12-28 窒化物系半導体装置

Publications (2)

Publication Number Publication Date
JP2007180454A JP2007180454A (ja) 2007-07-12
JP5065595B2 true JP5065595B2 (ja) 2012-11-07

Family

ID=38226599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005380321A Active JP5065595B2 (ja) 2005-12-28 2005-12-28 窒化物系半導体装置

Country Status (2)

Country Link
US (2) US7449730B2 (ja)
JP (1) JP5065595B2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821030B2 (en) * 2005-03-02 2010-10-26 Panasonic Corporation Semiconductor device and method for manufacturing the same
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5506258B2 (ja) * 2008-08-06 2014-05-28 キヤノン株式会社 整流素子
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5017303B2 (ja) * 2009-03-25 2012-09-05 株式会社東芝 半導体装置
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5889511B2 (ja) * 2009-06-22 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5577713B2 (ja) * 2010-01-20 2014-08-27 日本電気株式会社 電界効果トランジスタ、電子装置、電界効果トランジスタの製造方法及び使用方法
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
TWI416764B (zh) * 2010-05-06 2013-11-21 發光二極體
JP5209018B2 (ja) * 2010-09-30 2013-06-12 株式会社東芝 窒化物半導体装置
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
JP5701721B2 (ja) * 2011-09-08 2015-04-15 株式会社東芝 半導体装置
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
JP5228122B1 (ja) * 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
EP3038163A1 (en) * 2014-12-23 2016-06-29 IMEC vzw A group iii-n lateral schottky barrier diode and a method for manufacturing thereof
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
JP6888013B2 (ja) 2016-01-15 2021-06-16 トランスフォーム テクノロジー，インコーポレーテッド ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
CN106024880B (zh) * 2016-07-04 2019-01-15 厦门市三安集成电路有限公司 一种图形化栅结构的微波晶体管及其制备方法
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
CN110729362B (zh) * 2019-10-15 2020-11-10 西安电子科技大学 基于低功函数阳极金属的低开启电压GaN微波二极管及制备方法
CN110729351B (zh) * 2019-10-18 2021-07-20 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN110993684A (zh) * 2019-11-26 2020-04-10 西安电子科技大学 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN114023808A (zh) * 2021-11-04 2022-02-08 西安电子科技大学 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP4177124B2 (ja) 2002-04-30 2008-11-05 古河電気工業株式会社 ＧａＮ系半導体装置
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP4567426B2 (ja) * 2004-11-25 2010-10-20 パナソニック株式会社 ショットキーバリアダイオード及びダイオードアレイ

Also Published As

Publication number Publication date
JP2007180454A (ja) 2007-07-12
US20070145390A1 (en) 2007-06-28
US7449730B2 (en) 2008-11-11
US7755108B2 (en) 2010-07-13
US20090032879A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5065595B2 (ja) 窒化物系半導体装置
US11393904B2 (en) Nitride-based semiconductor device and method of manufacturing the same
JP4282708B2 (ja) 窒化物系半導体装置
JP4968068B2 (ja) 電界効果トランジスタ
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
US8174048B2 (en) III-nitride current control device and method of manufacture
JP5526470B2 (ja) 窒化物系化合物半導体装置
JP5125512B2 (ja) 電界効果トランジスタ
JP5594515B2 (ja) 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
WO2009113612A1 (ja) 半導体装置
WO2010092768A1 (ja) 電界効果トランジスタ
US20110233538A1 (en) Compound semiconductor device
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
JP2012109492A (ja) 化合物半導体装置
JP2008034438A (ja) 半導体装置
JP2011119366A (ja) 半導体装置、電子装置、半導体装置の製造方法および使用方法
JP5655424B2 (ja) 化合物半導体装置
JP2008244002A (ja) 電界効果半導体装置
WO2019181391A1 (ja) 窒化物半導体装置
JP5510325B2 (ja) 電界効果トランジスタ
JP2013062494A (ja) 窒化物半導体装置
JP2013229458A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP2007115861A (ja) へテロ接合トランジスタ
JP2005079346A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R151 Written notification of patent or utility model registration

Ref document number: 5065595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3