JP2008034438A - 半導体装置 - Google Patents

Abstract

【課題】２次元電子ガスを使用する電界効果トランジスタ（ＨＥＭＴ）において表面の安定化及び電流コラプスの改善が要求されている。
【解決手段】 本発明に従うＨＥＭＴは、電子走行層（９）とｎ型電子供給層（１０）とを含む主半導体領域（１）有する。主半導体領域（１）の一方の主面上にソース電極（３）及びドレイン電極（４）及びゲート電極（５）が形成されている。主半導体領域（１）の一方の主面（１１）上に表面安定化用のｐ型金属酸化物半導体層（７）が設けられている。
【選択図】図１

Description

本発明は安定化した表面を有する電界効果トランジスタ（ＦＥＴ）、ショットキーバリアダイオード、ｐｎ接合ダイオード等の半導体装置に関する。

結晶構造を有する半導体領域の表面には、周知の界面準位が存在する。この界面準位にキャリア（例えば電子）が捕獲されると、半導体領域の表面が電気的に不安定になり、且つリーク電流が増大する。一般的に半導体装置の耐圧はリーク電流に基づいて決定されるので、リーク電流の大きい半導体装置の耐圧は低くなる。

半導体領域の表面の帯電荷に基づく別の問題としてＨＥＭＴ（High Electron Mobility Transistor）における電流狭窄即ち電流コラプスがある。ＨＥＭＴは周知のように電子走行層と電子供給層とを備えた主半導体領域と、この主半導体領域の表面上に設けられたソース電極、ドレイン電極及びゲート電極とから成る。電子走行層と電子供給層とのヘテロ接合に基づくピエゾ分極又は自発分極又はこれ等両方に起因して電子走行層中に２次元電子ガス層（２ＤＥＧ層）が生じ、この２ＤＥＧ層が電流通路即ちチャネルとして機能する。ところで、例えば、特開２００４−２１４４７１号公報（特許文献１）に開示されているように、ＨＥＭＴを交流回路で使用すると、電子供給層の表面における界面準位に負電荷（電子）が捕獲され、この負電荷に起因して２ＤＥＧ層の電子濃度が減少し、交流動作時の最大ドレイン電流が直流動作時の最大ドレイン電流よりも低減する現象即ち電流コラプスが生じる。

結晶構造を有する半導体領域の表面を安定化させるために、半導体表面の清掃、半導体表面の終端処理即ち原子間の未結合子（ダングリングボンド）を終端させる処理、パッシベーション膜の形成等が行われている。しかし、いずれの方法も一長一短があり、より容易に実行できる方法が要求されている。特に、窒化物半導体のような化合物半導体は、Ｓｉ半導体に比べて結晶欠陥及び界面準位が多く、表面を容易に安定化することができない。

電流コラプスを抑制するために、電子供給層の上にＳｉＮ膜とＳｉＯ₂膜とを介して電界制御電極を設けることが特許文献１に開示され、又、電子供給層の上にＳｉＮ膜とＳｉＯ₂膜とを介してフィールドプレートを設けることが特開２００４−２００２４８号公報（特許文献２）に開示されている。しかし、電界制御電極又はフィールドプレートを設けると、必然的に半導体装置のコストが高くなる。
特開２００４−２１４４７１号公報 特開２００４−２００２４８号公報 特開平１−２９５４５９号公報

本発明が解決しようとする課題は、半導体表面を容易に安定化することができなかったことである。また、本発明の別の課題は、半導体表面の安定化と電流コラプスの抑制とを容易に行うことができなかったことである。従って、本発明の目的は、比較的容易に表面の安定化を図ることができる半導体装置を提供することである。また、本発明の別の目的は、表面の安定化及びコラプスの抑制を容易に行うことができる半導体装置を提供することにある。

上記目的を解決するための本発明は、結晶構造を有する主半導体領域と、前記主半導体領域に接続された複数の電極と、前記主半導体領域と異なる材料から成り且つ前記主半導体領域の表面における前記複数の電極間の少なくとも一部上に配置され且つ前記主半導体領域の表面の帯電荷を相殺する機能を有している表面安定化半導体層とを備えていることを特徴とする半導体装置に係わるものである。

なお、請求項２に示すように前記表面安定化半導体層は金属酸化物半導体層であることが望ましい。
また、請求項４に示すように、前記表面安定化半導体層と前記主半導体領域との間に絶縁層を有していることが望ましい。
また、本発明は６〜９に示すようにＨＥＭＴ，ＳＢＤ，絶縁ゲート型電界効果トランジスタ、ｐｎ接合を含む素子等の半導体に適用可能である。

各請求項の発明によれば、主半導体領域の上に金属酸化物半導体等の表面安定化半導体層が配置されているので、表面安定化半導体層の電荷又はキャリア（電子又は正孔）によって主半導体領域の表面の帯電荷を相殺即ち消滅させることができる。これにより主半導体領域の表面の安定化を容易に達成できる。
また、請求項６に示すように本発明をＨＥＭＴに適用すれば、表面安定化による耐電圧向上効果が得られ他にコラプス抑制効果が得られる。

次に、本発明の実施形態に従う半導体装置を図１〜図１８を参照して説明する。

図１に示す２次元キャリアガス層を有する電界効果トランジスタとしてのＨＥＭＴは主半導体領域１と、支持基板２と、ソース電極３と、ドレイン電極４と、ゲート電極５と、絶縁層６と、本発明に従う表面安定化半導体層としてのｐ型金属酸化物半導体層７とを有している。

主半導体領域１は、結晶構造を有する窒化物半導体から成り、例えば単結晶シリコン半導体から成る支持基板２の上に周知のエピタキシャル成長方法（例えばMOCVD方法）で順次に形成されたバッファ層８と、第１の半導体層としての電子走行９と、第２の半導体層としての電子供給層１０とを有している。この主半導体領域１の各層８，９、１０は、一方の主面１１及び他方の主面１２に対して平行即ち横方向に延びている。次に、ＨＥＭＴの各部を更に詳しく説明する。

支持基板２上に形成されたバッファ層８は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤーとＧａＮ（窒化ガリウム）から成る第２のサブレイヤーとが交互に積層された多層構造バッファである。このバッファ層８はＨＥＭＴの動作に直接に関係していないので、これを省くこともできる。また、バッファ層８の半導体材料をＡｌＮ，ＧａＮ以外のものに置き換えること、又はバッファ層８を単層構造にすることもできる。

バッファ層８の上に形成された電子走行層９は、チャネル層と呼ぶこともできるものであり、この実施例では不純物無添加のアンドープＧａＮ（窒化ガリウム）で形成されている。この電子走行層９は電子供給層１０と異なる半導体材料から成り、隣接する電子供給層１０との間にヘテロ接合１３が形成されている。このヘテロ接合１３に基づいて周知のピエゾ分極又はピエゾ分極と自発分極が電子供給層１０に生じ、この分極に基づく電界によって電子走行層９のヘテロ接合１３の近傍領域に点線で示す周知の２ＤＥＧ層１４が生じる。

電子供給層１０は、電子走行層９の上に配置され、好ましくは次式で示されるｎ型（第１の導電型）の窒化物半導体から成る。
Ａｌ_xＧａ_1-xＮ，
ここで、ｘは０＜ｘ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である。
ＡｌＧａＮから成る電子供給層１０には導電型決定不純物が添加されていないが、電子供給層１０はｎ型半導体と同様な機能を有し、ｎライク半導体と呼ぶことができるものである。但し、電子供給層１０をｎ型不純物が添加された窒化物半導体（例えばＡｌＧａＮ）に置き換えることもできる。ＡｌＧａＮから成る電子供給層１０の格子定数は、ＧａＮから成る電子走行層９よりも大きい格子定数を有する。従って、電子供給層１０と電子走行層９とのヘテロ接合１３に基づいて周知のピエゾ分極が電子供給層１０に生じる。また、電子供給層１０にｎ型不純物が添加されている場合には、ピエゾ分極と自発分極との両方が生じる。既に説明したように、電子供給層１０の分極の電界に基づいて電子走行層９の上部に点線で示す周知の２ＤＥＧ層１４が生じる。この２ＤＥＧ層１４は、半導体基板１の一方の主面１１に対して平行な方向に自由度を有する電子（キャリア）を含み、電流通路として機能する。この実施例ではゲート電極５に電圧を印加しない状態で２ＤＥＧ層１４が形成されるので、ノーマリオン型のＨＥＭＴが提供される。

電子供給層１０は、比較的薄く形成されているので、主半導体領域１の一方の主面１１に対して垂直な方向の抵抗は無視できる程小さく、一方の主面１１に平行な方向（横方向）の抵抗は垂直方向よりも大きい。即ち、電子供給層１０におけるソース電極３とドレイン電極４との間の横方向の抵抗値は、ソース電極３とドレイン電極４との間の２ＤＥＧ層１４の抵抗値よりも大きい。従って、ソース電極３とドレイン電極４との間の電流は抵抗値の小さい２ＤＥＧ層１４を通って流れる。

第１の電極としてのソース電極３は主半導体領域１の一方の主面１１上に配置されている。第２の電極としてのドレイン電極４は、ソース電極３に対して所定の間隔を有して主半導体領域１の一方の主面１１上に配置されている。ソース電極３及びドレイン電極４のそれぞれは、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層電極から成り、電子供給層１０に低抵抗性接触即ちオーミック接触している。

制御電極としてのゲート電極５は、主半導体領域１の一方の主面１１上のソース電極３とドレイン電極４との間に配置されたショットキー電極であり、例えばロジウム（Ｒｈ）、又はニッケル（Ｎｉ）層と金（Ａｕ）層との積層から成る。

絶縁層６は、固体絶縁材料即ち誘電体から成り、この実施例では主半導体領域１の一方の主面１１上にプラズマCVD法で形成されたＳｉＯ₂（シリコン酸化物）層から成る。絶縁層６をＳｉＯ₂で形成する代わりにＳｉＮ（シリコン窒化物）やアルミナ（Ａｌ₂Ｏ₃）等の別の絶縁物（誘電体）、又はＳｉＮ層とＳｉＯ₂層等との組合せで形成することもできる。

ｐ型金属酸化物半導体層７は絶縁層６の上に形成されている。この実施例のｐ型金属半導体層７は、電子ビーム蒸着で形成したNiを酸化して得られたＮｉＯ（酸化ニッケル）層から成るが、この代わりにＦｅＯ₂（酸化鉄）、ＣｏＯ₂（酸化コバルト）、ＭｎＯ（酸化マンガン）、ＣｕＯ（酸化銅）等で形成することもできる。ｐ型金属酸化物半導体層７の各材料は特別に導電型決定不純物を添加しない状態でｐ型導電型を示し、正電荷即ち正のキャリア（正孔）を含んでいる。しかし、ｐ型金属酸化物半導体層７は極めて薄い厚み（例えば１ｎｍ〜１μｍ、好ましくは２〜１００ｎｍ）に形成されているので、電子供給層１０と同様に横方向の電気的抵抗は極めて大きい。図１ではｐ型金属酸化物半導体層７が主半導体領域１の一方の主面１１上のソース電極３とゲート電極５との間の全部、ドレイン電極４とゲート電極５との間の全部、ソース電極３よりも外側部分及びドレイン電極４よりも外側部分に形成されている。従って、ソース電極３とゲート電極５との両方にｐ型金属酸化物半導体層７が接触し、且つドレイン電極４とゲート電極５との両方にｐ型金属酸化物半導体層７が接触している。しかし、ｐ型金属酸化物半導体層７は極めて薄く、横方向の電気的抵抗が極めて大きいので、ｐ型金属酸化物半導体層７を通る電流は無視できるほど小さい。ｐ型金属酸化物半導体層７はｎ型半導体から成る電子供給層１０の表面即ち主半導体領域１の一方の主面１１における負の帯電荷を相殺する量の正電荷即ちキャリア（正孔）を含むことが望ましい。

図２はｐ型金属酸化物半導体層７の作用を説明するための図である。ｐ型金属酸化物半導体層７は＋で示すキャリア即ち正電荷を有する。これにより、絶縁層６が誘電体分極してｐ型金属酸化物半導体層７側にーで示す負電荷が生じ、電子供給層１０側に＋で示す正電荷が生じる。絶縁層６の電子供給層１０側の正電荷は電子供給層１０の界面準位に捕獲されている負電荷（電子）を相殺し、負電荷（電子）が消滅したと等価な状態になる。この結果、主半導体領域１の一方の主面１１が安定化し、主半導体領域１の一方の主面１１を流れるリーク電流が低減し、ＨＥＭＴの耐電圧が高くなる。また、電子供給層１０の界面準位に捕獲されている負電荷（電子）が２ＤＥＧ層１４のキャリア（電子）を低減するように作用しなくなり、電流コラプスが抑制される。

本実施例は次の効果を有する。
（１）表面安定化及び電流コラプスの抑制が、比較的高融点であり且つ比較的高い安定性を有し且つ比較的安価である金属酸化物から成るｐ型金属酸化物半導体層７によって達成されている。ｐ型金属酸化物半導体層７を形成時の製造プロセス上の制約が少ないので、表面安定化及び電流コラプスが抑制された半導体装置（ＨＥＭＴ）を容易に形成することができる。
（２）ｐ型金属酸化物半導体層７と主半導体領域１との間に絶縁層６が介在しているので、ｐ型金属酸化物半導体層７を主半導体領域１の上に直接に形成する場合よりも主半導体領域１の表面状態の劣化が少ない。
（３）ｐ型金属酸化物半導体層７と主半導体領域１との間に絶縁層６が介在し、且つｐ型金属酸化物半導体層７が極めて薄く形成されているので、ｐ型金属酸化物半導体層７と主半導体領域１との電気的接続は弱く、ｐ型金属酸化物半導体層７から主半導体領域１に電流が非常に流れ難い。
（４）ｐ型金属酸化物半導体層７は絶縁層６と共に主半導体領域１の一方の主面１１の大部分の上に配置されているので、物理的及び化学的保護膜としても機能する。

次に、図３に示す実施例２のＨＥＭＴを説明する。但し、図３及び後述する図４〜図１８において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。

図３のＨＥＭＴは、ｐ型金属酸化物半導体層７の配置位置を主半導体領域１の一方の主面１１上におけるドレイン電極４とゲート電極５との間のみに変え、この他は図１と同一に構成したものである。図３に示すようにｐ型金属酸化物半導体層７を限定的に設けても、主半導体領域１の一方の主面１１のｐ型金属酸化物半導体層７に対向する部分の表面安定化が達成され、ドレイン電極４とゲート電極５との間のリーク電流が低減し、ドレイン電極４とゲート電極５との間の耐電圧が高くなる。また、２ＤＥＧ層１１におけるｐ型金属酸化物半導体層７に対向する部分の電子濃度の低減が抑制され、実施例１と同様に電流コラプスを改善することができる。

図４に示す実施例３のＨＥＭＴは、ｐ型金属酸化物半導体層７をドレイン電極４とゲート電極５との間の全部に設けないで、ドレイン電極４側のみに設け、ゲート電極５とｐ型金属酸化物半導体層７との間に隙間を設けた他は図３と同一に形成したものである。この図４に示す実施例３によっても図２の実施例２と同様な効果を得ることができる。また、図４のｐ型金属酸化物半導体層７はゲート電極５から分離されているので、ドレイン電極４とゲート電極５との間にｐ型金属酸化物半導体層７を通る電流通路が全く生じない。従って、ｐ型金属酸化物半導体層７のシート抵抗がたとえ低くなっても、リーク電流が増大しない。このため、ｐ型金属酸化物半導体層７の材料及び厚さの自由度が大きくなる。

図５に示す実施例４のＨＥＭＴは、ｐ型金属酸化物半導体層７をドレイン電極４とゲート電極５との間の全部に設けないで、ゲート電極５側のみに設け、ドレイン電極４とｐ型金属酸化物半導体層７との間に隙間を設けた他は、図４と同一に形成したものである。この図５の実施例４によっても図４の実施例３と同様な効果を得ることができる。

図６に示す実施例５のＨＥＭＴは、ｐ型金属酸化物半導体層７をドレイン電極４とゲート電極５との間の全部に設けないで、両者の中間領域のみに設け、この他は図４と同一に形成したものである。この図６の実施例５によっても図４の実施例３と同様な効果を得ることができる。

図７の実施例６のＨＥＭＴは図１の実施例１のＨＥＭＴに抵抗性ショットキバリア型フィールドプレート１５を付加し、この他は図１と実質的に同一に形成したものである。

抵抗性ショットキバリア型フィールドプレート１５は、絶縁層６と主半導体領域１の一方の主面１１との間に配置され且つドレイン電極４とゲート電極５との間の一部に限定的に配置され且つゲート電極５に接続されている。なお、抵抗性ショットキバリア型フィールドプレート１５は特許文献３（特開平１−２９５４５９号公報）に開示されているものと同一であって、例えば１０ｋΩ／□以上のシート抵抗を有するチタン酸化物から成り、主半導体領域１の一方の主面１１にショットキー接触している。この抵抗性ショットキバリア型フィールドプレート１５は、特許文献３と同様にショットキバリア電極から成るゲート電極５の耐圧向上に寄与する。即ち、ドレイン電極４とゲート電極５との間に電界集中箇所が生じることを抵抗性ショットキバリア型フィールドプレート１５によって防ぐことができる。従って、図７の実施例６は図１の実施例１と同様な効果を有する他に、ドレイン電極４とゲート電極５との間の耐圧を更に高くすることができる効果を有する。なお、抵抗性ショットキバリア型フィールドプレート１５はスパッタリング又は蒸着で形成される。また、抵抗性ショットキバリア型フィールドプレート１５をニッケル酸化膜で形成することもできる。

図７の実施例６においてｐ型金属酸化物半導体層７を絶縁層６の上全部に設けずに図３〜図６に示すように限定的に設けることができる。

図８に示す実施例７のＨＥＭＴは、図７の抵抗性ショットキバリア型フィールドプレート１５の位置を変更した他は図７と同一に形成したものである。図８のショットキバリア型フィールドプレート１５はドレイン電極４に接続され、ドレイン電極４からゲート電極５に向って延びている。ショットキバリア型フィールドプレート１５を図８に示すように形成しても、ドレイン電極４とゲート電極５との間の電界集中を緩和することができる。従って、図８の実施例７によっても図７の実施例６と同様な効果を得ることができる。

図８の実施例７においてｐ型金属酸化物半導体層７を絶縁層６の上全部に設けずに図３〜図６に示すように限定的に設けることができる。

図９の実施例８のＨＥＭＴは、変形された主半導体領域１ａを設けた他は図１と同一に形成したものである。図９の変形された主半導体領域１ａは、変形された電子供給層１０´を設け、且つ一般にキャップ層と呼ばれている第１の補助半導体層２１と、一般にスペーサー層と呼ばれている第２の補助半導体層２２とを追加したものである。変形された電子供給層１０´はｎ型不純物を含むAlGaNから成る。第１の補助半導体層２１は電子供給層１０´の上に配置された例えばアンドープAlGaNから成り、ゲート電極５を良好にショットキー接触させるために寄与する。ソース電極３及びドレイン電極４は第１の補助半導体層２１に低抵抗接触し、ゲート電極５は第１の補助半導体層２１にショットキー接触している。第２の補助半導体層２２は電子走行層９と電子供給層１０との間に配置された例えばアンドープAlGaNから成り、電子供給層１０´のｎ型不純物が電子走行層９に拡散することを阻止する。図９の実施例８によっても図１の実施例１と同様な効果を得ることができる。

図９の実施例８においてｐ型金属酸化物半導体層７を絶縁層６の上全部に設けずに図３〜図６に示すように限定的に設けることができる。また、図９から第１の補助半導体層２１と第２の補助半導体層２２とのいずれか一方を省くこともできる。図７及び図８に示す抵抗性ショットキバリア型フィールドプレート１５と同様なものを図９の実施例８に付加することができる。

図１０の実施例９のＨＥＭＴは、変形された主半導体領域１ｂを設けた他は図１と同一に形成したものである。図９の変形された主半導体領域１ａは、第１、第２及び第３の凹部（リセス）２３，２４，２５を有し、この他は図１の主半導体領域１と同様に形成されている。図１０においてソース電極３及びドレイン電極４は第１及び第２の凹部２３，２４を通って電子走行層９にオーミック接触している。ゲート電極５は第３の凹部２５を介して電子供給層１０にショットキー接触している。従って、電子供給層１０のゲート電極５と電子走行層９との間の部分は他の部分よりも薄い厚みを有する。これにより、ゲート電極５の電圧が零の状態においてゲート電極５の下に生じる空乏層で２ＤＥＧ層１４を遮断してノーマリオフ型のＨＥＭＴを提供することができる。この図１０の実施例９によっても図１の実施例１と同様な効果が得られる。

図１０の実施例９においてｐ型金属酸化物半導体層７を絶縁層６の上全部に設けずに図３〜図６に示すように限定的に設けることができる。また、図１０から第１、第２及び第３の凹部２３，２４，２５の内のいずれか１つ又は２つを省くこともできる。また、図７〜図９のＨＥＭＴにおいても図１０の第１、第２及び第３の凹部２３，２４，２５の内のいずれか１つ又は２つを設けることができる。また、図１０の実施例９において図７及び図８に示す抵抗性ショットキバリア型フィールドプレート１５と同様なものを付加することができる。

図１１の実施例１０のＨＥＭＴは、ゲート絶縁膜２６を追加した他は図１と同一に形成したものである。ゲート絶縁膜２６はゲート電極５と主半導体領域１との間に配置されている。従って、ゲート電極５に電圧を印加した時に生じる空乏層によって２ＤＥＧ層１４が制御される。従って、図１１の実施例１０によっても図１の実施例１と同様な効果を得ることができる。

図１１の実施例１０においてｐ型金属酸化物半導体層７を絶縁層６の上全部に設けずに図３〜図６に示すように限定的に設けることができる。また、図１１の実施例１０において図１０の第１、第２及び第３の凹部２３，２４，２５の全部又はいずれか１つ又は２つを設けることができる。図１１の実施例１０において図７及び図８に示す抵抗性ショットキバリア型フィールドプレート１５と同様なものを付加することができる。

図１２は実施例１１に係わるショットキーバリアダイオード（ＳＢＤ）を示す。このショットキーバリアダイオードは図１の実施例１のＨＥＭＴと同一の主半導体領域１の上に第１の電極としてのショットキー電極５ａと第２の電極としてのオーミック電極４ａとを有する。ショットキー電極５ａは図１のゲート電極５と同様に形成されている。オーミック電極４ａは図１のドレイン電極４と同様に形成されている。ショットキー電極５ａに順方向電圧が印加された時にショットキー電極５ａ、電子供給層１０、２ＤＥＧ層１４、電子供給層１０及びオーミック電極４ａの経路に電流が流れる。主半導体領域１の上に図１の実施例１と同様に絶縁層６及びｐ型金属酸化物半導体層７が設けられているので、図１２は実施例１１は図１の実施例１と同様な効果を有する。

図１２は実施例１１において、ショットキー電極５ａとオーミック電極４ａとの間の全部にｐ型金属酸化物半導体層７を設ける代わりに図４〜図６のゲート電極５とドレイン電極４との間におけるｐ型金属酸化物半導体層７の配置と同様にこれ等の間の一部に限定的に設けることができる。また、図１２のショットキーバリアダイオード（ＳＢＤ）の主半導体領域１の上にも図７及び図８に示す抵抗性ショットキバリア型フィールドプレート１５と同様なものを付加することができる。この場合には、抵抗性ショットキバリア型フィールドプレートをショットキー電極５ａとオーミック電極４ａとのいずれか一方に接続する。図１２の実施例１１の主半導体領域１に図９に示す第１の補助半導体層２１及び第２の補助半導体層２２のいずれか一方又は両方に相当するものを付加することができる。また、図１２の実施例１１の主半導体領域１に図１０の第２及び第３の凹部２４，２５のいずれか一方又は両方に相当するものを設け、ここにオーミック電極４ａとショットキー電極５ａとのいずれか一方又は両方を配置することができる。

図１３に実施例１２に従う絶縁ゲート型電界効果トランジスタが示されている。この絶縁ゲート型電界効果トランジスタは、変形された主半導体領域１ｃ、ソース電極３ｂ、ドレイン電極４ｂ及びゲート電極５ｂと、追加されたゲート絶縁膜２７とを有する他は図１と同一に形成されている。

図１３の主半導体領域１ｃは、ｐ型半導体から成るボディー領域９ａと、ボディー領域９ａの中に島状に形成されたｎ型半導体から成るソース領域１０ａと、ボディー領域９ａの中に島状に形成されたｎ型半導体から成るドレイン領域１０ｂとから成る。ソース電極３ｂはソース領域１０ａに接続されていると共にとゲート電極５ｂと反対側においてボディー領域９ａにも接続されている。ドレイン電極４ｂはドレイン領域１０ｂに接続されている。ゲート絶縁膜２７はボディー領域９ａのソース領域１０ａとドレイン領域１０ｂとの間に露出する部分の上に配置されている。ゲート電極５ｂはゲート絶縁膜２７の上に配置されている。絶縁層６及びｐ型金属酸化物半導体層７は主半導体領域１ｃの表面上に配置されている。従って、図１３に実施例１２に従う絶縁ゲート型電界効果トランジスタにおいても、ｐ型金属酸化物半導体層７による主半導体領域１ｃの表面安定化が達成され、ソース電極３ｂとドレイン電極４ｂとの間のリーク電流が低減し、高耐圧化を図ることができる。

図１３の実施例１２においてｐ型金属酸化物半導体層７を絶縁層６の上全部に設けずに図３〜図６に示すように限定的に設けることができる。また、図１３の絶縁ゲート型電界効果トランジスタの主半導体領域１ｃの上にも図７及び図８に示す抵抗性ショットキバリア型フィールドプレート１５と同様なものを付加することができる。

図１４に実施例１３に従うｐｎ接合ダイオードが示されている。このｐｎ接合ダイオードは、変形された主半導体領域１ｄ、カソード電極３ｃ、アノード電極４ｃを有する他は図１と同一に形成されている。

図１４の主半導体領域１ｄは、ｎ型半導体領域９ｂと、ｎ型半導体領域９ｂの中に島状に形成されたｎ⁺型半導体領域９ｃと、ｎ型半導体領域９ｂの中に島状に形成されたｐ⁺型半導体領域１０ｃとから成る。カソード電極３ｃはｎ⁺型半導体領域９ｃに接続されている。アノード電極４ｃはｐ⁺型半導体領域１０ｃに接続されている。絶縁層６及びｐ型金属酸化物半導体層７はｎ型半導体領域９ｂとｐ⁺型半導体領域１０ｃとの間のｐｎ接合の露出部分を覆うように主半導体領域１ｄの表面上に配置されている。従って、図１４の実施例１３に従うｐｎ接合ダイオードにおいても、ｐ型金属酸化物半導体層７による主半導体領域１ｄのｐｎ接合の露出部分の表面安定化が達成され、カソード電極３ｃとアノード電極４ｃとの間のリーク電流が低減し、高耐圧化を図ることができる。

図１４の実施例１３においてｐ型金属酸化物半導体層７を絶縁層６の上全部に設けずに図３〜図６と同様にカソード電極３ｃとアノード電極４ｃとの２つの電極間に限定的に設けることができる。また、図１４のｐｎ接合ダイオードの主半導体領域１ｄの上にも図７及び図８に示す抵抗性ショットキバリア型フィールドプレート１５と同様なものを付加することができる。

図１５の実施例１４のＨＥＭＴは、図１のＨＥＭＴから絶縁層６を省き、ｐ型金属酸化物半導体層７を主半導体領域１の上に直接に形成し、この他は図１と同一に形成したものである。図１の絶縁層６はｐ型金属酸化物半導体層７と主半導体領域１との間の結晶的及び電気的に分離するために有意義なものであるが、半導体装置のコストの低減等を考慮して絶縁層６を省くことができる。

図１５の実施例１４と同様に、図３〜図１４の実施例２〜１３においても絶縁層６を省くことができる。

図１６の実施例１５のＨＥＭＴは、図１のＨＥＭＴにｐ型有機半導体層３０を付加し、この他は図１と同一に形成したものである。ｐ型有機半導体層３０はｐ型金属酸化物半導体層７の上に重ねて形成されている。このｐ型有機半導体層３０はｐ型金属酸化物半導体層７と同一の導電型を有するので、主半導体領域１の一方の主面１１に対してｐ型金属酸化物半導体層７と同様に機能し、主半導体領域１の一方の主面１１の安定化が図られる。なお、ｐ型金属酸化物半導体層７の正電荷とｐ型有機半導体層３０の正電荷との合計が主半導体領域１の一方の主面１１の界面準位に捕獲された負電荷を相殺するようにｐ型金属酸化物半導体層７及びｐ型有機半導体層３０の正電荷量が設定される。

ｐ型有機半導体層３０は、好ましくは、ペンタセン（ｐｅｎｔａｃｅｎｅ）誘導体又はテトラセン（ｔｅｔｈｒａｃｅｎｅ）誘導体又はアントラセン（ａｎｔｈｒａｃｅｎｅ）誘導体等から成るアセン（ａｃｅｎｅ）、ペリレン（ｐｅｒｙｌｅｎｅ）、ルブレン（ｒｕｂｒｅｎｅ）、フタロシアニン（ｐｈｔｈａｌｏｃｙａｎｉｎｅ）、Znフタロシアニン等から成り、より好ましくは、テトラセン又はZnフタロシアニンから成る。また、ｐ型有機半導体層３０は、好ましくは、蒸着法、スパッタリング法、スピンオン法、又はゾルゲル法によって形成され、より好ましくは、抵抗加熱蒸着法又はスピンオン法で形成される。ｐ型有機半導体層３０の好ましい厚みは、１０ｎｍ〜１μｍである。ｐ型有機半導体層３０は、ｐ型金属酸化物半導体層７と同様に主半導体領域１の表面安定化作用を有するものであるから、ｐ型金属酸化物半導体層７とｐ型有機半導体層３０との組合せが表面安定化半導体層として機能し、図１６の実施例１５によっても図１の実施例１と同様な効果を得ることができる。

図３〜図１１に示す各ＨＥＭＴ、図１２に示すＳＢＤ、図１３に示す絶縁ゲート型電界効果トランジスタ、及び図１４に示すｐｎ接合ダイオードにおける各ｐ型金属酸化物半導体層７の上にも図１６の実施例１５のｐ型有機半導体層３０と同様なものを配置することができる。

図１７の実施例１６のＨＥＭＴは、図１５のＨＥＭＴのｐ型金属酸化物半導体層７の上にｐ型有機半導体層３０を付加し、この他は図１５と同一に形成したものである。観点を変えると、図１７の実施例１６のＨＥＭＴは、図１６のＨＥＭＴから絶縁層６を省いたものに相当する。図１７のｐ型金属酸化物半導体層７とｐ型有機半導体層３０との組み合わせは図１６のこれ等と同様な機能を有するので、図１７の実施例１６によっても図１６の実施例１５と同様な効果を得ることができる。

図３〜図１１に示す各ＨＥＭＴ、図１２に示すショットキーバリアダイオード（ＳＢＤ）、図１３に示す絶縁ゲート型電界効果トランジスタ、及び図１４に示すｐｎ接合ダイオードにおける絶縁層６とｐ型金属酸化物半導体層７との組み合わせの代わりに図１７のｐ型金属酸化物半導体層７とｐ型有機半導体層３０との組み合わせを配置することができる。

図１８の実施例１７のＨＥＭＴは、図１のＨＥＭＴのｐ型金属酸化物半導体層７の代わりにｐ型有機半導体層３０を設け、この他は図１と同一に形成したものである。ｐ型有機半導体層３０はｐ型金属酸化物半導体層７と同様な機能を有するので、図１８の実施例１７は図１の実施例１と同様な効果を有する。但し、ｐ型有機半導体層３０は図１のｐ型金属酸化物半導体層７よりも融点が低いので、製造プロセスが容易という点では図１の実施例１の方が優れている。

図３〜図１１に示す各ＨＥＭＴ、図１２に示すショットキーバリアダイオード（ＳＢＤ）、図１３に示す絶縁ゲート型電界効果トランジスタ、及び図１４に示すｐｎ接合ダイオードにおけるｐ型金属酸化物半導体層７の代わりに図１８のｐ型有機半導体層３０を配置することができる。また、図３〜図１１に示す各ＨＥＭＴ、図１２に示すショットキーバリアダイオード（ＳＢＤ）、図１３に示す絶縁ゲート型電界効果トランジスタ、及び図１４に示すｐｎ接合ダイオードにおける絶縁層６とｐ型金属酸化物半導体層７との組み合わせの代わりに図１８のｐ型有機半導体層３０のみを配置することができる。換言すれば、図１５の実施例１４のｐ型金属酸化物半導体層７と同様に主半導体領域１、１ａ〜１ｄの表面にｐ型有機半導体層３０を直接に配置することもできる。

本発明は上述の実施例に限定されるものでなく、例えば次の変形も可能なものである。
（１）各実施例における各半導体層又は領域１０，１０´，９ａ、９ｂ、９ｃ、１０ａ、１０ｂ、１０ｃ、７，３０の導電型を各実施例と逆にすることができる。例えば、ＨＥＭＴにおいてはｎ型半導体から成る電子供給層１０の代わりにｐ型半導体から成る正孔供給層を設け、電子走行層９の代わりに正孔走行層を設け、ｐ型金属酸化物半導体層７及びｐ型有機半導体層３０の代わりにｎ型金属酸化物半導体層及びｎ型有機半導体層を設ける。なお、ｎ型金属酸化物半導体層はＺｎＯ（酸化亜鉛）、Ｉｎ₂Ｏ₃（酸化インジウム）、ＳｎＯ₂（酸化錫）、Ｙ₂Ｏ₃（酸化イットリウム）、ＳｒＴｉＯ₃（チタン酸ストロンチウム）、ＳｒＰｂＯ₃（ストロンチウム・鉛酸化物）、及びＴｉＯ₂（チタン酸化物）から選択された１つ又は複数を含むものであることが望ましい。また、ｎ型有機半導体層は、例えば、フラーレン（Ｆｕｌｌｅｒｅｎｅ）又はフラーレン誘導体（好ましくはＣ６０又はＣ７０）、又はCu（銅）フタロシアニン等で形成することができる。このｎ型有機半導体層は、ｐ型有機半導体層３０と同様に周知の蒸着、スパッタリング、スピンオン（塗布）、ゾルゲル法等で形成される。
（２）主半導体領域１、１ａ〜１ｄに必要に応じて更に別の半導体層を付加することができる。例えば、ソース電極３及びドレイン電極４の下にオーミックコンタクト用半導体層を付加することができる。
（３）図７及び図８の抵抗性ショットキバリア型フィールドプレート１５をゲート電極５とソース電極３との間にも設けることができる。
（４）支持基板２をシリコン以外のシリコン化合物、又はサファイア、又は３−５族化合物半導体で形成することができる。
（５）主半導体領域１，１ａ〜１ｄの各層８，９、１０，１０´、及び各領域９ａ、９ｂ、９ｃ、１０ａ、１０ｂ、１０ｃを、例えばＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮ，ＡｌＮ，ＩｎＡｌＮ，ＩｎＮ，ＡｌＰ，ＧａＰ，ＡｌＩｎＰ，ＧａＩｎＰ，ＡｌＧａＰ，ＧａＡｓＰ，ＩｎＰ，ＡｌＧａＡｓ，ＧａＡｓ，ＡｌＡｓ，ＩｎＡｓ，Ｓｉ，ＳｉＣ，Ｃ等の結晶構造を有する半導体材料から任意に選択することができる。なお、高耐圧の半導体装置を形成する場合には、主半導体領域を窒化物半導体で構成することが望ましい。
（６）ｐ型金属酸化物半導体層７及びｎ型金属酸化物半導体層をスパッタリング法以外の蒸着法等で形成することもできる。
（７）金属酸化物半導体層７及び有機半導体層３０のいずれか一方又は両方による半導体表面の安定化技術をＨＥＭＴ，ＳＢＤ，絶縁ゲート型電界効果トタンジスタ、ｐｎ接合ダイオード以外の例えばＭＥＳＦＥＴ，バイポーラトランジスタ、ＩＧＢＴ，サイリスタ等の別の半導体装置にも適用することができる。

本発明の実施例１のＨＥＭＴを示す断面図である。 図１の一部を説明的に示す断面図である。 本発明の実施例２のＨＥＭＴを示す断面図である。 本発明の実施例３のＨＥＭＴを示す断面図である。 本発明の実施例４のＨＥＭＴを示す断面図である。 本発明の実施例５のＨＥＭＴを示す断面図である。 本発明の実施例６のＨＥＭＴを示す断面図である。 本発明の実施例７のＨＥＭＴを示す断面図である。 本発明の実施例８のＨＥＭＴを示す断面図である。 本発明の実施例９のＨＥＭＴを示す断面図である。 本発明の実施例１０のＨＥＭＴを示す断面図である。 本発明の実施例１１のＳＢＤを示す断面図である。 本発明の実施例１２の絶縁ゲート型電界効果トランジスタを示す断面図である。 本発明の実施例１３のｐｎ接合ダイオードを示す断面図である。 本発明の実施例１４のＨＥＭＴを示す断面図である。 本発明の実施例１５のＨＥＭＴを示す断面図である。 本発明の実施例１６のＨＥＭＴを示す断面図である。 本発明の実施例１７のＨＥＭＴを示す断面図である。

符号の説明

１、１ａ、１ｂ、１ｃ、１ｄ 主半導体領域
２ 支持基板
３ ソース電極
４ ドレイン電極
５ ゲート電極
６ 絶縁層
７ 金属酸化物半導体層

Claims (11)

1. 結晶構造を有する主半導体領域と、
   前記主半導体領域に接続された複数の電極と、
   前記主半導体領域と異なる材料から成り且つ前記主半導体領域の表面における前記複数の電極間の少なくとも一部上に配置され且つ前記主半導体領域の表面の帯電荷を相殺する機能を有している表面安定化半導体層と
   を備えていることを特徴とする半導体装置。
2. 前記表面安定化半導体層は金属酸化物半導体層であることを特徴とする請求項１記載の半導体装置。
3. 前記金属酸化物半導体層は、ＮｉＯ、ＦｅＯ₂、ＣｏＯ₂、ＭｎＯ、ＣｕＯから選択された１つ又は複数を含むｐ型金属酸化物半導体層、又はＺｎＯ、Ｉｎ₂Ｏ₃、ＳｎＯ₂、Ｙ₂Ｏ₃、ＳｒＴｉＯ₃、ＳｒＰｂＯ₃、及びＴｉＯ₂から選択された１つ又は複数を含むｎ型金属酸化物半導体層であることを特徴とする請求項２記載の半導体装置。
4. 更に、前記表面安定化半導体層と前記主半導体領域との間に配置された絶縁層を有していることを特徴とする請求項１又は２又は３記載の半導体装置。
5. 前記主半導体領域は、第１の半導体層と、前記第１の半導体層の上に配置され且つ前記第１の半導体層に２次元キャリアガス層を生成することができる材料で形成され且つ第１の導電型を有している第２の半導体層とを備え、
   前記表面安定化半導体層は、前記第１の導電型と反対の第２の導電型を有していることを特徴とする請求項１又２又は３又は４記載の半導体装置。
6. 前記複数の電極は、前記主半導体領域にオーミック接続しているソース電極と、前記主半導体領域にオーミック接続しているドレイン電極と、前記主半導体領域にショットキー接触しているゲート電極とから成り、
   前記表面安定化半導体層は前記主半導体領域の表面における前記ソース電極と前記ドレイン電極との間の少なくとも一部に設けられていることを特徴とする請求項５記載の半導体装置。
7. 前記複数の電極は、前記主半導体領域にショットキー接触しているショットキー電極と前記主半導体領域にオーミック接触しているオーミック電極とから成り、
   前記表面安定化半導体層は前記ショットキー電極とオーミック電極との間の少なくとも一部に設けられていることを特徴とする請求項５記載の半導体装置。
8. 前記主半導体領域は、第１の導電型を有するボディー領域と、前記ボディー領域の中に形成され且つ前記第１の導電型の反対の第２の導電型を有するソース領域と、前記ボディー領域の中に形成され且つ前記第２の導電型を有しているドレイン領域とを備えており、
   前記複数の電極は、前記ソース領域に接続されたソース電極と、前記ドレイン領域に接続されたドレイン電極と、前記主半導体領域の表面における前記ソース領域と前記ドレイン領域との間にゲート絶縁膜を介して対向配置されたゲート電極とから成り、
   前記表面安定化半導体層は前記主半導体領域の表面における前記ソース電極と前記ドレイン電極との間の少なくとも一部上に形成されていることを特徴とする請求項１又は２又は３又は４記載の半導体装置。
9. 前記主半導体領域は、第１の導電型を有する第１の半導体領域と、前記第１の半導体領域に隣接配置され且つ前記第１の導電型と反対の第２の導電型を有している第２の半導体領域とを含み、
   前記複数の電極は、前記第１の半導体領域に接続された第１の電極と、前記第２の半導体領域に接続された第２の電極とを含み、
   前記表面安定化半導体層は前記主半導体領域の表面における前記第１の半導体領域と前記第２の半導体領域との間のｐｎ接合を覆うように配置されていることを特徴とする請求項１又は２又は３又は４記載の半導体装置。
10. 更に、前記主半導体領域の表面上に配置され且つ前記複数の電極の中の１つに接続された抵抗性ショットキバリア型フィールドプレートを有していることを特徴とする請求項１乃至９のいずれか１つに記載の半導体装置。
11. 前記表面安定化半導体層は有機半導体層、又は有機半導体層と金属酸化物半導体層との組合せから成ることを特徴とする請求項１記載の半導体装置。
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    
    

Images