JP4730529B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP4730529B2
JP4730529B2 JP2005204966A JP2005204966A JP4730529B2 JP 4730529 B2 JP4730529 B2 JP 4730529B2 JP 2005204966 A JP2005204966 A JP 2005204966A JP 2005204966 A JP2005204966 A JP 2005204966A JP 4730529 B2 JP4730529 B2 JP 4730529B2
Authority
JP
Japan
Prior art keywords
main surface
layer
semiconductor
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005204966A
Other languages
English (en)
Other versions
JP2007027284A (ja
Inventor
康二 大塚
修 町田
仁 室伏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2005204966A priority Critical patent/JP4730529B2/ja
Priority to PCT/JP2006/311214 priority patent/WO2007007486A1/ja
Publication of JP2007027284A publication Critical patent/JP2007027284A/ja
Priority to US11/961,620 priority patent/US7714360B2/en
Application granted granted Critical
Publication of JP4730529B2 publication Critical patent/JP4730529B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

本発明は、２次元キャリアガス層（例えば２次元電子ガス層）を電流チャネルとして使用する電界効果トランジスタに関する。
２次元電子ガス（以下、２ＤＥＧと言う。）層を電流チャネル即ち電流通路として使用した電界効果トランジスタは、一般にＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）として周知である。ＨＥＭＴは、例えば不純物が添加されていないＧａＮから成る電子走行層と例えばｎ型ＡｌＧａＮから成る電子供給層とを有する。電子供給層の上には、ソース電極とドレイン電極とが配置され、これ等の間にショットキ電極から成るゲート電極が配置されている。電子供給層の厚み方向（垂直方向）の抵抗値は小さく、横方向（水平方向）の抵抗値は大きいので、ドレイン電極とソース電極との間の電流は電子走行層に生じる２ＤＥＧ層を通って流れる。２ＤＥＧ層は周知のように電子走行層と電子供給層とのヘテロ接合面のピエゾ分極と自発分極とのいずれか一方又は両方に基づいて生じる。
ところで、例えば特許文献１に開示されているように、ＨＥＭＴを交流回路で使用すると、電流狭窄即ちコラプスが生じる。このコラプスとは、ＨＥＭＴの交流動作時に、電子供給層の表面に負電荷が発生し、この負電荷に基づいて電子走行層を流れる最大ドレイン電流が直流動作時の最大ドレイン電流よりも低減する現象を言う。コラプスによる最大ドレイン電流の低下は、電子供給層の表面の負電荷に基づいて２ＤＥＧ層の電子濃度が相対的に減少するためと考えられる。
コラプスを抑制するために、電子供給層の上にＳｉＮ膜を設けることが特許文献１に開示されている。しかし、ＳｉＮ膜を設けると、ゲート・ドレイン間耐圧が低下する。また、ＳｉＮ膜は、表面準位がキャリア（電子）を捕獲することを制限するものであって、捕獲されたキャリア（電子）自体を消滅させるものではないため、コラプスの改善効果を十分に得ることができない。
特許文献１では、ＳｉＮ膜の欠点を解決するために、ＳｉＮ膜の上にＳｉＯ２膜を設け、このＳｉＯ２膜の上に電界制御電極を設けて耐圧向上を図っている。また、特許文献２では、ＳｉＮ膜の上にＳｉＯ２膜を介してフィールドプレートを設け、耐圧向上を図っている。しかし、電界制御電極又はフィールドプレートを設けると、ＨＥＭＴの製造コストの上昇を招く。
特開２００４−２１４４７１号公報 特開２００４−２００２４８号公報 特開平１−２９５４５９号公報
従って、本発明が解決しようとする課題は、コラプスを容易に低減することができないことである。
上記課題を解決するための本発明は、
一方の主面と、該一方の主面に対向している他方の主面と、前記一方の主面と前記他方の主面との間に配置されている第１の半導体層と、前記第１の半導体層と前記一方の主面との間に配置されている第２の半導体層とを有し、前記第１及び第２の半導体層は互いに異なる組成の無機半導体から成り、前記第１の半導体層は電流通路として機能する２次元電子ガス層を有している半導体基板と、
前記半導体基板の前記一方の主面上に形成されたソース電極及びドレイン電極と、
前記半導体基板の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
前記半導体基板の前記一方の主面の前記ソース電極と前記ドレイン電極との間の少なくとも一部の上に配置され且つｐ型導電型を有している有機半導体膜と
を備え、前記有機半導体膜のキャリア移動度は前記第２の半導体層のキャリア移動度よりも小さいことを特徴とする電界効果トランジスタに係わるものである。
本願の別な発明は、
一方の主面と、該一方の主面に対向している他方の主面と、前記一方の主面と前記他方の主面との間に配置されている第１の半導体層と、前記第１の半導体層と前記一方の主面との間に配置されている第２の半導体層とを有し、前記第１及び第２の半導体層は互いに異なる組成の無機半導体から成り、前記第１の半導体層は電流通路として機能する２次元ホールガス層を有している半導体基板と、
前記半導体基板の前記一方の主面上に形成されたソース電極及びドレイン電極と、
前記半導体基板の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
前記半導体基板の前記一方の主面の前記ソース電極と前記ドレイン電極との間の少なくとも一部の上に配置され且つｎ型導電型を有している有機半導体膜と
を備え、前記有機半導体膜のキャリア移動度は前記第２の半導体層のキャリア移動度よりも小さいことを特徴とする電界効果トランジスタに係わるものである。
なお、請求項３に示すように、前記ゲート電極は、前記第２の半導体層にショットキ接触しているショットキバリア電極から成り、更に、前記半導体基板の一方の主面上に配置され且つ前記ゲート電極又は前記ドレイン電極に接続された抵抗性ショットキバリア型フィールドプレートを有していることが望ましい。
本発明は次の効果を有する。
（１） ｐ型又はｎ型の有機半導体膜は、半導体基板の表面に捕獲された電荷（例えば負電荷又は正電荷）を消滅させる効果、又は半導体基板の表面に電荷（例えば負電荷又は正電荷）が捕獲されることを抑制する効果、又はこれ等の両方を有する。このため、第１の半導体層に生じる２次元キャリア層の２次元キャリア（例えば電子又はホール）の濃度の低減を抑えることができ、コラプスを容易に抑制することができる。
（２） 有機半導体膜はキャリア移動度が低いので、この有機半導体膜又はこれと半導体基板との界面を通るリーク電流は無視できる程度に微小である。従って、比較的高い耐圧を有する電界効果トランジスタが得られる。
次に、本発明の実施形態を図１〜図１１を参照して説明する。
図１に示す２次元キャリアガス層を有する電界効果トランジスタとしてのＨＥＭＴは半導体基板１と、支持基板２と、ソース電極３と、ドレイン電極４と、ゲート電極５と、本発明に従う有機半導体膜６とを有している。
半導体基板１は、半導体基体又は主半導体領域とも呼ぶことができるものであって、例えば単結晶シリコン半導体から成る支持基板２の上に周知のエピタキシャル成長方法（例えばMOCVD方法）で順次に形成されたバッファ層７と、第１の半導体層としての電子走行層８と、第２の半導体層としての電子供給層９とを有している。この半導体基板１の各層７、８，９は一方の主面１２に対して平行に延びている。
半導体基板１の各層７、８，９は、例えばＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮ，ＡｌＮ，ＩｎＡｌＮ，ＡｌＰ，ＧａＰ，ＡｌＩｎＰ，ＧａＩｎＰ，ＡｌＧａＰ，ＡｌＧａＡｓ，ＧａＡｓ，ＡｌＡｓ，ＩｎＡｓ，ＩｎＰ，ＩｎＮ，ＧａＡｓＰ，Ｓｉ，ＳｉＣ，Ｃ等の結晶構造を有する半導体材料で形成される。高耐圧のＨＥＭＴを形成する場合には、半導体基板１の各層７、８，９を窒化物半導体で構成することが望ましい。次に、ＨＥＭＴの各部を更に詳しく説明する。
支持基板２上に形成されたバッファ層７は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤーとＧａＮ（窒化ガリウム）から成る第２のサブレイヤーとが交互に積層された多層構造バッファである。このバッファ層７はＨＥＭＴの動作に直接に関係していないので、これを省くこともできる。また、バッファ層７の半導体材料をＡｌＮ，ＧａＮ以外のものに置き換えること、又は単層構造にすることもできる。
バッファ層７の上に形成された電子走行層８は、本発明の第１の半導体層として機能するものであって、チャネル層と呼ぶこともできるものであり、この実施例では不純物無添加のアンドープＧａＮ（窒化ガリウム）で形成されている。この電子走行層８は電子供給層９と異なる半導体材料から成り、隣接する電子供給層９との間にヘテロ接合１０を形成している。このヘテロ接合１０に基づいて周知のピエゾ分極又は自発分極又はこれ等のいずれか一方又は両方が生じ、この分極に基づく電界によって電子走行層８の上部に点線で示す周知の２ＤＥＧ層１１が生じる。
なお、この電子走行層８はこの上の電子供給層９よりも半導体基板１の一方の主面１２から遠い位置に配置されている。
本発明における第２の半導体層としての電子供給層９は、電子走行層８の上に配置され、好ましくは次式で示される窒化物半導体にｎ型（第１導電型）の不純物を添加したものから成る。
ＡｌxＧａ1-xＮ，
ここで、ｘは０＜ｘ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である。
電子供給層９は、比較的薄く形成されているので、半導体基板１の一方の主面１２に垂直方向の抵抗は無視できる程小さく、一方の主面１２に平行な方向（横方向）の抵抗は垂直方向よりも大きい。従って、ドレイン・ソース間電流の電子供給層９を横方向に流れる成分を無視することができる。
ｎ型ＡｌＧａＮから成る電子供給層９はこの下のＧａＮから成る電子走行層９よりも小さい格子定数を有する。従って、電子供給層９と電子走行層８とのヘテロ接合１０に基づいて周知のピエゾ分極が生じる。また、ｎ型不純物を含む電子供給層９に基づいて自発分極が生じる。既に説明したように、上記ピエゾ分極及び自発電極の電界に基づいて電子走行層８の上部に点線で示す周知の２ＤＥＧ層１１が生じる。２ＤＥＧ層１１は、半導体基板１の一方の主面１２に対して平行な方向に自由度を有する電子（キャリア）を含み、電流通路として機能する。
ソース電極３は半導体基板１の一方の主面１２上に配置されている。ドレイン電極４は、ソース電極３に対して所定の間隔を有して半導体基板１の一方の主面１２上に配置されている。ソース電極３及びドレイン電極４のそれぞれは、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層電極から成り、電子供給層９に低抵抗性接触している。
ゲート電極５は、半導体基板１の一方の主面１２上のソース電極３とドレイン電極４との間に配置され、例えばロジウム（Ｒｈ）から成り、電子供給層９にショットキ接触している。
本発明に従う有機半導体膜６は半導体基板１の一方の主面１２の少なくとも一部を覆うように配置されている。この有機半導体膜６は、ｎ型の電子供給層９と反対のｐ型（第２導電型）を有する。ｐ型有機半導体膜６は、無機半導体又は結晶半導体から成る半導体基板１とは別の化学的構造を有するものであって、好ましくは、ペンタセン（ｐｅｎｔａｃｅｎｅ）誘導体又はテトラセン（ｔｅｔｈｒａｃｅｎｅ）誘導体又はアントラセン（ａｎｔｈｒａｃｅｎｅ）誘導体等から成るアセン（ａｃｅｎｅ）、ペリレン（ｐｅｒｙｌｅｎｅ）、ルブレン（ｒｕｂｒｅｎｅ）、フタロシアニン（ｐｈｔｈａｌｏｃｙａｎｉｎｅ）、Znフタロシアニン等から成り、より好ましくは、テトラセン又はZnフタロシアニンから成る。
有機半導体膜６は、例えばｎ型ＡｌＧａＮから成る電子供給層９の表面に、好ましくは、蒸着法、スパッタリング法、スピンオン法、又はゾルゲル法によって形成され、より好ましくは、抵抗加熱蒸着法又はスピンオン法で形成される。図１の実施例１では、電子供給層９上に５０ｎｍの有機半導体膜６が形成されている。また、図１では有機半導体膜６が半導体基板１の一方の主面１２のドレイン電極４とゲート電極５との間の全部、ソース電極３とゲート電極５との間の全部、ソース電極３よりも外側部分及びゲート電極４よりも外側部分に形成されている。
既に説明したように、コラプスが改善されていない場合において、ＨＥＭＴに交流電圧の負の半サイクルが印加されてドレイン電極４の電位がソース電極３の電位に対して負になると、電子供給層９の表面即ち半導体基板１の一方の主面１２に負電荷が帯電する。この結果として２ＤＥＧ層１１の電子が低減し、ＨＥＭＴがオン状態の時の最大ドレイン電流が低減する。これに対し、本発明に従うｐ型の有機半導体膜６が設けられた時には、ｐ型有機半導体膜６に基づく電界によって半導体基板１の一方の主面１２の負電荷が低減する。換言すれば、ｐ型有機半導体膜６から半導体基板１の一方の主面に正孔（ホール）が供給され、この正孔によって半導体基板１の一方の主面１２の負電荷が相殺即ち消滅される。
ｐ型有機半導体膜６によるコラプス改善を更に別の観点で説明すると、ｎ型ＡｌＧａＮから成る電子供給層９とｐ型有機半導体膜６と２ＤＥＧ層１１とを１つのコンデンサと考えることができる。この場合には、電子供給層９がコンデンサの誘電体層として機能し、ｐ型有機半導体膜６がコンデンサの正電極として機能し、２ＤＥＧ層１１がコンデンサの負電極として機能する。誘電体層としての電子供給層６の一方の主面の正電荷がｐ型有機半導体膜６によって固定されると、電子供給層６の他方の主面の負の電荷の安定化が図られる。この結果、コラプス現象に基づく２ＤＥＧ層１１の電子の低減が小さくなる。
本発明のｐ型有機半導体膜６に基づく半導体基板１の一方の主面１２の負電荷の低減作用は、従来の半導体基板１の表面の終端処理による帯電荷の低減作用と異なっている。即ち、半導体基板の表面には、半導体を構成する原子間の結合の遮断に基づく未結合子（ダングリングボンド）が生じ、この未結合子が帯電に関与する。そこで、未結合子に基づく帯電と防ぐための処理即ち終端処理が半導体基板に対して施される。この従来の終端処理は間接的な帯電防止であるのに対し、本発明に従うｐ型有機半導体膜６による負電荷の帯電防止は、正孔と負電荷との結合に基づくものであるので、直接的な帯電防止である。
ｐ型有機半導体膜６は、３−５族化合物半導体から成る電子供給層９のキャリア（電子）移動度よりも十分に小さいキャリア（正孔）移動度（最大でも１．５ｃｍ2／Ｖ．s）を有している。従って、ｐ型有機半導体膜６は実質的に絶縁膜であり、ドレイン電極４とゲート電極５との間及びソース電極３とゲート電極５との間のｐ型有機半導体膜６を通る電流は無視できる程微小である。従って、ｐ型有機半導体膜６はコラプス改善のための電界を与える機能の他に半導体基板１の表面の保護膜の機能も有する。
次に、図２に示す実施例２のＨＥＭＴを説明する。但し、図２及び後述する図３〜図１１において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
図２のＨＥＭＴは、ｐ型有機半導体膜６の配置位置を半導体基板１の一方の主面１２におけるドレイン電極４とゲート電極５との間のみに変え、この他は図１と同一に構成したものである。図２に示すようにｐ型有機半導体膜６を限定的に設けても、ｐ型有機半導体膜６に対向する部分の２ＤＥＧ層１１における電子の低減を抑制することができ、実施例１と同様にコラプスを改善することができる。
図３に示す実施例３のＨＥＭＴは、ｐ型有機半導体膜６をドレイン電極４とゲート電極５との間の全部に設けないで、ドレイン電極４側のみに設け、ゲート電極５とｐ型有機半導体膜６との間に隙間を設けた他は図２と同一に形成したものである。この図３に示す実施例３によっても図２の実施例２と同様な効果を得ることができる。
図４に示す実施例４のＨＥＭＴは、ｐ型有機半導体膜６をドレイン電極４とゲート電極５との間の全部に設けないで、ゲート電極５側のみに設け、ドレイン電極４とｐ型有機半導体膜６との間に隙間を設けた他は、図２と同一に形成したものである。この図４の実施例４によっても図２の実施例２と同様な効果を得ることができる。
図５に示す実施例５のＨＥＭＴは、ｐ型有機半導体膜６をドレイン電極４とゲート電極５との間の全部に設けないで、両者の中間領域のみに設け、この他は図２と同一に形成したものである。この図５の実施例５によっても図２の実施例２と同様な効果を得ることができる。
図６の実施例６のＨＥＭＴは、図１の実施例１のＨＥＭＴに固体絶縁材料即ち誘電体から成る保護膜１３を付加し、この他は図１と実質的に同一に形成したものである。
保護膜１３は、ｐ型有機半導体膜６と半導体基板１の一方の主面１２との間に配置されている。この保護膜１３は例えばＳｉＯ2（シリコン酸化物）で形成され、半導体基板１の一方の主面１２を保護する機能を有する。
保護膜１３は誘電体から成るので、保護膜１３と電子供給層９との両方が等価的にコンデンサの誘電体部分として機能し、図１の実施例１と同一の原理でコラプス改善効果を得ることができる。
図６では、ｐ型有機半導体膜６がソース電極３とドレイン電極４との間において保護膜１３の上に配置されているが、図２〜図５に示すようにドレイン電極４とゲート電極５との間の限定された部分において保護膜１３の上に配置することもできる。
図７の実施例７のＨＥＭＴは図６の実施例６のＨＥＭＴに抵抗性ショットキバリア型フィールドプレート１４を付加し、この他は図６と実質的に同一に形成したものである。
抵抗性ショットキバリア型フィールドプレート１４は、保護膜１３と半導体基板１の一方の主面１２との間に配置され且つドレイン電極４とゲート電極５との間の一部に限定的に配置されている。即ち、抵抗性ショットキバリア型フィールドプレート１４は、半導体基板１の一方の主面１２にショットキ接触し且つゲート電極５に接続されている。この抵抗性ショットキバリア型フィールドプレート１４は、特許文献３（特開平１−２９５４５９号公報）に開示されているものと同一であって、例えば１０ｋΩ／□以上のシート抵抗を有するチタン酸化物から成る。
抵抗性ショットキバリア型フィールドプレート１４は、特許文献３と同様にショットキバリア電極から成るゲート電極５の耐圧向上に寄与する。即ち、ドレイン電極４とゲート電極５との間に電界集中箇所が生じることを抵抗性ショットキバリア型フィールドプレート１４によって防ぐことができる。従って、図７の実施例によれば、ドレイン電極４とゲート電極５との間の耐圧が高くなると共にコラプスが改善される。
図７においてもｐ型有機半導体膜６を図２〜図５に示すように限定的に配置することができる。
図８に示す実施例８のＨＥＭＴは、図７の抵抗性ショットキバリア型フィールドプレート１４の位置を変更した他は図７と同一に形成したものである。
図８のショットキバリア型フィールドプレート１４はドレイン電極４に接続され、ドレイン電極４からゲート電極５に向って延びている。ショットキバリア型フィールドプレート１４を図８に示すように形成しても、ドレイン電極４とゲート電極５との間の電界集中を緩和することができる。また、ｐ型有機半導体膜６によるコラプス改善効果を、図６の実施例６と同様に得ることができる。
図７及び図８に示すＨＥＭＴにおいても、ｐ型有機半導体膜６のパターンを図２〜図５に示すように変形することができる。
図９の実施例９のＨＥＭＴは、変形された半導体基板１ａを設けた他は図１と同一に形成したものである。図９の変形された半導体基板１ａは、図１の半導体基板１にｎ+型ソースコンタクト層１５とｎ+型のドレインコンタクト層１６とを追加したものである。ソースコンタクト層１５はｎ型の電子供給層９とソース電極３との間に配置されている。ドレインコンタクト層１６は電子供給層９とドレイン電極４との間に配置されている。ソースコンタクト層１５及びドレインコンタクト層１６のいずれも電子供給層９よりも高いｎ型不純物濃度を有する例えばＡｌＧａＮ等の窒化物半導体から成る。ｐ型有機半導体膜６は電子供給層９のみでなくソースコンタクト層１５及びドレインコンタクト層１６も覆うように形成されている。
図９の実施例９によっても図１の実施例１と同一の効果を得ることができ、更に、ソース電極３及びコレクタ電極４の接触抵抗を下げる効果も得ることができる。
図９のソースコンタクト層１５及びドレインコンタクト層１６を図２〜図８の実施例２〜８のＨＥＭＴにも追加することができる。
図１０の実施例１０のＨＥＭＴは変形された半導体基板１ｂを設けた他は図１と同一に形成したものである。図１０の変形された半導体基板１ｂは図１の半導体基板１に例えばＧａＮから成る補助層１７を追加したものである。
図１０の電子供給層９の上に配置された補助層１７は、一般にキャップ層と呼ばれるものであって、例えばアンドープAlGaNから成る。ソース電極３及びドレイン電極４は補助層１７に低抵抗接触し、ゲート電極５は補助層１７にショットキ接触している。なお、図１０において、ソース電極３及びドレイン電極４を補助層１７に接触させないで電子供給層９に低抵抗接触させることもできる。
図１０の補助層１７はゲート電極５と半導体基板１ｂとの間のショットキバリアを高める効果を有する。この図１０のＨＥＭＴによっても図１のＨＥＭＴと同様な効果を得ることができる。
図１０の補助層１７を図２〜図９の実施例２〜９のＨＥＭＴにも適用することができる。
図１１の実施例１１のＨＥＭＴは、図１の２次元電子ガス層即ち２ＤＥＧ層１１の代わりに２次元ホールガス層１１´を得ることができるように変形された半導体基板１ｃと変形された有機半導体膜６´を設け、この他は図１と実質的に同一に形成したものである。図１１の半導体基板１ｃは、図１〜図１０の電子走行層８の代わりに設けられた正孔走行層８´と、図１〜図１０の電子供給層９の代わり設けられたｐ型半導体（例えばｐ型ＡｌＧａＮ）からなるの正孔供給層９´とを有する。また、図１１の図１１の実施例１１のＨＥＭＴは、図１の実施例１のｐ型有機半導体膜６の代わりのｎ型有機半導体膜６´を有する。
図１１の正孔走行層８´は正孔供給層９´にヘテロ接合されている。従って、正孔走行層８´に２次元キャリアガス層としての２次元正孔ガス層１１´が生じる。ｎ型有機半導体膜６´は、ドレイン電極４に正電圧が印加された時に２次元正孔ガス層１１´における正孔（ホール）の減少が生じることを防ぐ効果を有する。
ｎ型有機半導体膜６´の材料として、例えば、フラーレン（Ｆｕｌｌｅｒｅｎｅ）又はフラーレン誘導体（好ましくはＣ６０又はＣ７０）、又はCu（銅）フタロシアニン等を使用することができる。ｎ型有機半導体膜６´は、ｐ型有機半導体膜６と同様に周知の蒸着、スパッタリング、スピンオン（塗布）、ゾルゲル法等で形成される。
図１１の実施例１１によってもｎ型有機半導体膜６´に対向する部分の２次元正孔ガス層１１´における正孔の低減を抑制することができ、実施例１と同様にコラプスを改善することができる。
なお、図２〜図１０のＨＥＭＴにおいても、電子走行層８の代わり正孔走行層８´を設け、電子供給層９の代わりに正孔供給層９´を設け、２次元電子ガス層即ち２ＤＥＧ層１１の代わりに２次元ホールガス層１１´を設け、ｐ型有機半導体膜６の代わりにｎ型有機半導体膜６´を設けることができる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形も可能なものである。
（１）図１〜図１０の実施例１〜１０では、第２の半導体層としての電子供給層９がｎ型半導体層で形成されているが、不純物を特別に添加しないアンドープ半導体層で電子供給層９を形成することもできる。電子供給層９がアンドープ半導体層である場合においても、電子供給層９のアンドープ半導体層と電子走行層８とのヘテロ接合に基づいてピエゾ分極が生じ、このピエゾ分極に基づいて電子走行層８に２ＤＥＧ層１１が形成される。同様に、図１１の実施例１１においても、第２の半導体層としての正孔供給層９´をアンドープ半導体層で形成することができる。要するに、本発明の第１及び第２の半導体層の材料は、２ＤＥＧ層１１又は２次元正孔ガス層１１´を形成することができるものであればどのような材料でも良い。
（２） 半導体基板１、１ａ、１ｂ、１ｃに必要に応じて更に別の半導体層を付加することができる。例えば、電子供給層９と電子走行層８との間に電子供給層９のｎ型不純物が電子走行層８に拡散することを阻止するための極薄い半導体層（例えばアンドープAlGaNから成る半導体層）を介在させることができる。
（３） 図９の抵抗性ショットキバリア型フィールドプレート１４をゲート電極５とソース電極３との間にも設けることができる。
（４） 電子走行層８及び電子供給層９を、ＧａＮ、ＡｌＧａＮ以外の別の３−５族化合物半導体で形成ることができる。
（５） ソース電極３及びドレイン電極４を電子走行層８に直接的に接続することもできる。
（６） 支持基板２をシリコン以外のシリコン化合物、又はサファイア、又は３−５族化合物半導体で形成することができる。
（７）ショットキバリア型のゲート電極５の代わりに絶縁膜を介してゲート電極を設けることができる。
本発明の実施例１のＨＥＭＴを示す断面図である。 本発明の実施例２のＨＥＭＴを示す断面図である。 本発明の実施例３のＨＥＭＴを示す断面図である。 本発明の実施例４のＨＥＭＴを示す断面図である。 本発明の実施例５のＨＥＭＴを示す断面図である。 本発明の実施例６のＨＥＭＴを示す断面図である。 本発明の実施例７のＨＥＭＴを示す断面図である。 本発明の実施例８のＨＥＭＴを示す断面図である。 本発明の実施例９のＨＥＭＴを示す断面図である。 本発明の実施例１０のＨＥＭＴを示す断面図である。 本発明の実施例１１のＨＥＭＴを示す断面図である。
１、１ａ、１ｂ、１ｃ 半導体基板
２ 支持基板
３ ソース電極
４ ドレイン電極
５ ゲート電極
６ ｐ型有機半導体膜
７ バッファ層
８ 電子走行層
９ 電子供給層
１０ ヘテロ接合
１１ ２ＤＥＧ層

Claims (3)

  1. 一方の主面と、該一方の主面に対向している他方の主面と、前記一方の主面と前記他方の主面との間に配置されている第１の半導体層と、前記第１の半導体層と前記一方の主面との間に配置されている第２の半導体層とを有し、前記第１及び第２の半導体層は互いに異なる組成の無機半導体から成り、前記第１の半導体層は電流通路として機能する２次元電子ガス層を有している半導体基板と、
    前記半導体基板の前記一方の主面上に形成されたソース電極及びドレイン電極と、
    前記半導体基板の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
    前記半導体基板の前記一方の主面の前記ソース電極と前記ドレイン電極との間の少なくとも一部の上に配置され且つｐ型導電型を有している有機半導体膜と
    を備え、前記有機半導体膜のキャリア移動度は前記第２の半導体層のキャリア移動度よりも小さいことを特徴とする電界効果トランジスタ。
  2. 一方の主面と、該一方の主面に対向している他方の主面と、前記一方の主面と前記他方の主面との間に配置されている第１の半導体層と、前記第１の半導体層と前記一方の主面との間に配置されている第２の半導体層とを有し、前記第１及び第２の半導体層は互いに異なる組成の無機半導体から成り、前記第１の半導体層は電流通路として機能する２次元ホールガス層を有している半導体基板と、
    前記半導体基板の前記一方の主面上に形成されたソース電極及びドレイン電極と、
    前記半導体基板の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
    前記半導体基板の前記一方の主面の前記ソース電極と前記ドレイン電極との間の少なくとも一部の上に配置され且つｎ型導電型を有している有機半導体膜と
    を備え、前記有機半導体膜のキャリア移動度は前記第２の半導体層のキャリア移動度よりも小さいことを特徴とする電界効果トランジスタ。
  3. 前記ゲート電極は、前記第２の半導体層にショットキ接触しているショットキバリア電極から成り、
    更に、前記半導体基板の前記一方の主面上に配置され且つ前記ゲート電極又は前記ドレイン電極に接続された抵抗性ショットキバリア型フィールドプレートを有していることを特徴とする請求項１又は２記載の電界効果トランジスタ。
JP2005204966A 2005-07-13 2005-07-13 電界効果トランジスタ Expired - Fee Related JP4730529B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005204966A JP4730529B2 (ja) 2005-07-13 2005-07-13 電界効果トランジスタ
PCT/JP2006/311214 WO2007007486A1 (ja) 2005-07-13 2006-06-05 電界効果トランジスタ
US11/961,620 US7714360B2 (en) 2005-07-13 2007-12-20 Surface-stabilized semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005204966A JP4730529B2 (ja) 2005-07-13 2005-07-13 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2007027284A JP2007027284A (ja) 2007-02-01
JP4730529B2 true JP4730529B2 (ja) 2011-07-20

Family

ID=37636885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005204966A Expired - Fee Related JP4730529B2 (ja) 2005-07-13 2005-07-13 電界効果トランジスタ

Country Status (3)

Country Link
US (1) US7714360B2 (ja)
JP (1) JP4730529B2 (ja)
WO (1) WO2007007486A1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5256618B2 (ja) * 2007-02-19 2013-08-07 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5261946B2 (ja) * 2007-02-26 2013-08-14 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
EP2040299A1 (en) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
KR100922575B1 (ko) * 2007-12-05 2009-10-21 한국전자통신연구원 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
EP2120266B1 (en) * 2008-05-13 2015-10-28 Imec Scalable quantum well device and method for manufacturing the same
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5300514B2 (ja) * 2009-02-05 2013-09-25 三菱電機株式会社 半導体装置
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP2011024094A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 半導体装置、高周波回路、および高周波電力増幅装置
US20110017972A1 (en) * 2009-07-22 2011-01-27 Rfmd (Uk) Limited Light emitting structure with integral reverse voltage protection
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101774933B1 (ko) 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5618571B2 (ja) 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
JP5558196B2 (ja) * 2010-05-07 2014-07-23 トヨタ自動車株式会社 Ｈｆｅｔ
JP5550740B2 (ja) * 2010-11-10 2014-07-16 三菱電機株式会社 半導体装置、および半導体装置の製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8586997B2 (en) * 2011-02-15 2013-11-19 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US20130056753A1 (en) 2011-09-06 2013-03-07 Grigory Simin Semiconductor Device with Low-Conducting Field-controlling Element
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8994035B2 (en) 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US8586993B2 (en) * 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
JP6197344B2 (ja) * 2013-04-18 2017-09-20 住友電気工業株式会社 半導体装置
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
WO2015077647A2 (en) * 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
TWI666773B (zh) * 2014-05-20 2019-07-21 晶元光電股份有限公司 半導體功率元件
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JP6637065B2 (ja) 2015-03-13 2020-01-29 トランスフォーム インコーポレーテッド 高電力回路のためのスイッチングデバイスの並列化
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
CN106410045B (zh) * 2016-12-08 2019-07-05 西安电子科技大学 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
CN110391298B (zh) 2018-04-23 2023-08-22 纳维达斯半导体有限公司 氮化镓晶体管结构
CN114023738B (zh) * 2019-05-15 2024-01-23 英诺赛科（珠海）科技有限公司 静电防护电路及电子装置
JP7367440B2 (ja) 2019-10-04 2023-10-24 住友電気工業株式会社 高電子移動度トランジスタの製造方法及び高電子移動度トランジスタ
KR102568798B1 (ko) * 2021-07-13 2023-08-21 삼성전자주식회사 고전자 이동도 트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102072A (ja) * 1984-10-25 1986-05-20 Sony Corp ヘテロ接合電界効果トランジスタ
JPH01295459A (ja) * 1988-02-19 1989-11-29 Sanken Electric Co Ltd シヨツトキバリア半導体装置
JPH042167A (ja) * 1990-04-19 1992-01-07 Fuji Electric Co Ltd ショットキバリア半導体装置
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
JP2630445B2 (ja) * 1988-10-08 1997-07-16 富士通株式会社 半導体装置
JPH0618276B2 (ja) * 1988-11-11 1994-03-09 サンケン電気株式会社 半導体装置
DE68926384T2 (de) * 1988-11-29 1996-10-10 Toshiba Kawasaki Kk Lateraler Leitfähigkeitsmodulations-MOSFET
JPH05315366A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd 半導体装置
IL119514A0 (en) * 1996-10-29 1997-01-10 Yeda Res & Dev Molecular controlled semiconductor resistor (MOCSER) as a light and chemical sensor
JP2000277830A (ja) * 1999-03-26 2000-10-06 Asahi Chem Ind Co Ltd 半導体薄膜素子
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4284639B2 (ja) * 2002-08-29 2009-06-24 富士通株式会社 半導体装置の製造方法
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
JP4869563B2 (ja) * 2004-04-21 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102072A (ja) * 1984-10-25 1986-05-20 Sony Corp ヘテロ接合電界効果トランジスタ
JPH01295459A (ja) * 1988-02-19 1989-11-29 Sanken Electric Co Ltd シヨツトキバリア半導体装置
JPH042167A (ja) * 1990-04-19 1992-01-07 Fuji Electric Co Ltd ショットキバリア半導体装置
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置

Also Published As

Publication number Publication date
WO2007007486A1 (ja) 2007-01-18
US7714360B2 (en) 2010-05-11
US20080121876A1 (en) 2008-05-29
JP2007027284A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4730529B2 (ja) 電界効果トランジスタ
US9984884B2 (en) Method of manufacturing semiconductor device with a multi-layered gate dielectric
US9093512B2 (en) Compound semiconductor device
US8643025B2 (en) Semiconductor device and method of manufacturing same
US8148752B2 (en) Field effect transistor
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
US8895993B2 (en) Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
JP5765147B2 (ja) 半導体装置
JP2008034438A (ja) 半導体装置
WO2010064362A1 (ja) 電界効果トランジスタ
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
WO2004061978A1 (ja) 電界効果トランジスタ
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
JP2006245317A (ja) 半導体装置およびその製造方法
WO2004055905A1 (ja) 電界効果トランジスタ
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP5055737B2 (ja) ２次元キャリアガス層を有する電界効果トランジスタ
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
WO2010016564A1 (ja) 半導体装置
JP2013062494A (ja) 窒化物半導体装置
US20220385203A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
JP7308593B2 (ja) 窒化物半導体装置
JP6145985B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees