JP2630445B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2630445B2 JP2630445B2 JP63252917A JP25291788A JP2630445B2 JP 2630445 B2 JP2630445 B2 JP 2630445B2 JP 63252917 A JP63252917 A JP 63252917A JP 25291788 A JP25291788 A JP 25291788A JP 2630445 B2 JP2630445 B2 JP 2630445B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- gaas
- semiconductor device
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title description 29
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 85
- 238000000034 method Methods 0.000 description 33
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 28
- 238000005530 etching Methods 0.000 description 22
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- FPIPGXGPPPQFEQ-OVSJKPMPSA-N all-trans-retinol Chemical compound OC\C=C(/C)\C=C\C=C(/C)\C=C\C1=C(C)CCCC1(C)C FPIPGXGPPPQFEQ-OVSJKPMPSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910021617 Indium monochloride Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000011717 all-trans-retinol Substances 0.000 description 1
- 235000019169 all-trans-retinol Nutrition 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APHGZSBLRQFRCA-UHFFFAOYSA-M indium(1+);chloride Chemical compound [In]Cl APHGZSBLRQFRCA-UHFFFAOYSA-M 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 n型AlGaAs/InGaAsヘテロ接合を利用する高電子移動
度トランジスタのような半導体装置の改良に関し、 n型AlInAs/InGaAs系のヘテロ接合構造をもつHEMTに
於けるゲート・リセスをn型AlGaAs/GaAs系と同様の均
一性、再現性、容易性を確保して形成できるようにし、
その大規模集積化を可能にすることを目的とし、 半絶縁性InP基板上に形成されたノン・ドープInGaAs
能動層及びn型InAlAs電子供給層及びn型GaAsSbキャッ
プ層と、該n型GaAsSbキャップ層に接して形成されたオ
ーミック電極と、該n型GaAsSbキャップ層を選択的に除
去して形成されたゲート・リセス内に表出されたn型In
AlAs電子供給層上に形成されたゲート電極とを備えるよ
う構成する。
度トランジスタのような半導体装置の改良に関し、 n型AlInAs/InGaAs系のヘテロ接合構造をもつHEMTに
於けるゲート・リセスをn型AlGaAs/GaAs系と同様の均
一性、再現性、容易性を確保して形成できるようにし、
その大規模集積化を可能にすることを目的とし、 半絶縁性InP基板上に形成されたノン・ドープInGaAs
能動層及びn型InAlAs電子供給層及びn型GaAsSbキャッ
プ層と、該n型GaAsSbキャップ層に接して形成されたオ
ーミック電極と、該n型GaAsSbキャップ層を選択的に除
去して形成されたゲート・リセス内に表出されたn型In
AlAs電子供給層上に形成されたゲート電極とを備えるよ
う構成する。
本発明は、n型AlInAs/InGaAsヘテロ接合を利用する
高電子移動度トランジスタのような半導体装置の改良に
関する。
高電子移動度トランジスタのような半導体装置の改良に
関する。
コンピュータ・システムに対する高速化の要求に伴
い、それを支える半導体デバイスを高速化する開発及び
研究が盛んであり、HEMT(high electron mobility
transistor)をはじめ、多くの超高速半導体デバイスが
現れているが、次世代のコンピュータ・システムには更
に高速のものが必要であり、従って、HEMTも改良されな
ければならない。
い、それを支える半導体デバイスを高速化する開発及び
研究が盛んであり、HEMT(high electron mobility
transistor)をはじめ、多くの超高速半導体デバイスが
現れているが、次世代のコンピュータ・システムには更
に高速のものが必要であり、従って、HEMTも改良されな
ければならない。
一般に、HEMTで構成された集積回路装置を製造する
際、ゲート・リセスを形成する工程は、ウエハ面内で均
一化された素子特性を実現する上で大変重要である。
際、ゲート・リセスを形成する工程は、ウエハ面内で均
一化された素子特性を実現する上で大変重要である。
第8図乃至第13図は従来の技術を解説する為の工程要
所に於ける半導体装置の要部切断側面図を表し、以下、
これ等の図を参照しつつ説明するが、ここで対象として
いるのはn型AlGaAs/GaAs系HEMTで構成されたE/D型半導
体装置である。
所に於ける半導体装置の要部切断側面図を表し、以下、
これ等の図を参照しつつ説明するが、ここで対象として
いるのはn型AlGaAs/GaAs系HEMTで構成されたE/D型半導
体装置である。
第8図参照 (1) 分子線エピタキシャル成長(molecular beam
epitaxy:MBE)法を適用することに依り、半絶縁性GaA
s基板21上にノン・ドープGaAs能動層22、n型AlGaAs電
子供給層23、三層の半導体層からなるキャップ層24を成
長させる。
epitaxy:MBE)法を適用することに依り、半絶縁性GaA
s基板21上にノン・ドープGaAs能動層22、n型AlGaAs電
子供給層23、三層の半導体層からなるキャップ層24を成
長させる。
ここで、キャップ層24はオーミック抵抗を低減する為
に形成するもので、n型GaAs層24Aとn型AlGaAs層24Bと
n型GaAs層24Cを順に積層してあり、そのうち、厚さが
例えば20〜30〔Å〕程度であるn型AlGaAs層24Bはゲー
ト・リセスを形成する際のエッチング停止層の役目も果
たすものである。また、破線はノン・ドープGaAs能動層
22とn型AlGaAs電子供給層23とを積層したことに依って
接合界面近傍のノン・ドープGaAs能動層22側に生成され
た二次元電子ガス層を示している。更にまた、図示され
た記号Eはエンハンスメント型トランジスタ部分を、ま
た、記号Dはデプレション型トランジスタ部分をそれぞ
れ指示するものである。
に形成するもので、n型GaAs層24Aとn型AlGaAs層24Bと
n型GaAs層24Cを順に積層してあり、そのうち、厚さが
例えば20〜30〔Å〕程度であるn型AlGaAs層24Bはゲー
ト・リセスを形成する際のエッチング停止層の役目も果
たすものである。また、破線はノン・ドープGaAs能動層
22とn型AlGaAs電子供給層23とを積層したことに依って
接合界面近傍のノン・ドープGaAs能動層22側に生成され
た二次元電子ガス層を示している。更にまた、図示され
た記号Eはエンハンスメント型トランジスタ部分を、ま
た、記号Dはデプレション型トランジスタ部分をそれぞ
れ指示するものである。
第9図参照 (2) 化学気相堆積(chemical vapor deposition:
CVD)法を適用することに依り、二酸化シリコン(Si
O2)からなる素子間分離絶縁膜25を形成する。
CVD)法を適用することに依り、二酸化シリコン(Si
O2)からなる素子間分離絶縁膜25を形成する。
(3) フォト・リソグラフィ技術を適用することに依
り、素子間分離絶縁膜25の選択的エッチングを行ってオ
ーミック電極コンタクト窓を形成する。
り、素子間分離絶縁膜25の選択的エッチングを行ってオ
ーミック電極コンタクト窓を形成する。
(4) 素子間分離絶縁膜25を選択エッチングした際の
マスクであるフォト・レジスト膜を残した状態でマグネ
トロン・スパッタリング法を適用することに依ってオー
ミック電極材料膜を形成する。
マスクであるフォト・レジスト膜を残した状態でマグネ
トロン・スパッタリング法を適用することに依ってオー
ミック電極材料膜を形成する。
(5) 前記フォト・レジスト膜を溶解・除去すること
に依り、前記オーミック電極材料膜のリフト・オフ・パ
ターニングを行い、オーミック電極26を形成する。
に依り、前記オーミック電極材料膜のリフト・オフ・パ
ターニングを行い、オーミック電極26を形成する。
第10図参照 (6) フォト・リソグラフィ技術に於けるレジスト・
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分Eのゲート・リセス形成領域に対応する
開口を有するフォト・レジスト膜27を形成する。
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分Eのゲート・リセス形成領域に対応する
開口を有するフォト・レジスト膜27を形成する。
(7) エッチング・ガスをCCl2F2+Heとする反応性イ
オン・エッチング(reactive ion etching:RIE)法を
適用することに依り、n型GaAs層24Cの選択的エッチン
グを行ってゲート・リセス25Eを形成する。
オン・エッチング(reactive ion etching:RIE)法を
適用することに依り、n型GaAs層24Cの選択的エッチン
グを行ってゲート・リセス25Eを形成する。
このエッチングはn型AlGaAs層24Bの表面で自動的に
停止するものであり、この場合のように、GaAs:AlGaAs
を対象とするエッチングでは200:1の選択性が得られる
(要すれば、「彦坂 JJAP,vol.20,No.11,1981,L847〜L
850」、を参照)。
停止するものであり、この場合のように、GaAs:AlGaAs
を対象とするエッチングでは200:1の選択性が得られる
(要すれば、「彦坂 JJAP,vol.20,No.11,1981,L847〜L
850」、を参照)。
(8) エッチャントを例えばH2O2+H2SO4+H2Oとする
ウエット・エッチング法を適用することに依り、ゲート
・リセス25E内に表出されているn型AlGaAs層24Bのエッ
チングを行う。
ウエット・エッチング法を適用することに依り、ゲート
・リセス25E内に表出されているn型AlGaAs層24Bのエッ
チングを行う。
第11図参照 (9) フォト・リソグラフィ技術に於けるレジスト・
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分E及びデプレション型トランジスタ部分
Dのゲート・リセス形成領域に対応する開口を有するフ
ォト・レジスト膜27′を形成する。
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分E及びデプレション型トランジスタ部分
Dのゲート・リセス形成領域に対応する開口を有するフ
ォト・レジスト膜27′を形成する。
(10) 再び、エッチング・ガスをCCl2F2とするRIE法
を適用することに依り、エンハンスメント型トランジス
タ部分Eではn型GaAs層24Aの、また、デプレション型
トランジスタ部分Dではn型GaAs層24Cの選択的エッチ
ングを行ってゲート・リセス25Eに於ける深さを延伸す
ると共にゲート・リセス25Dを形成する。尚、この場合
のエッチングはn型AlGaAs電子供給層23の表面並びにn
型AlGaAs層24Bの表面で自動的に停止する。
を適用することに依り、エンハンスメント型トランジス
タ部分Eではn型GaAs層24Aの、また、デプレション型
トランジスタ部分Dではn型GaAs層24Cの選択的エッチ
ングを行ってゲート・リセス25Eに於ける深さを延伸す
ると共にゲート・リセス25Dを形成する。尚、この場合
のエッチングはn型AlGaAs電子供給層23の表面並びにn
型AlGaAs層24Bの表面で自動的に停止する。
第12図参照 (11) ゲート・リセス25Eの延伸及びゲート・リセス2
5Dの形成を行った際のマスクであるフォト・レジスト膜
27′を残した状態でマグネトロン・スパッタリング法を
適用することに依ってゲート電極材料膜を形成する。
5Dの形成を行った際のマスクであるフォト・レジスト膜
27′を残した状態でマグネトロン・スパッタリング法を
適用することに依ってゲート電極材料膜を形成する。
(12) フォト・レジスト膜27′を溶解・除去すること
に依り、前記ゲート電極材料膜のリフト・オフ・パター
ニングを行ってゲート電極28を形成する。
に依り、前記ゲート電極材料膜のリフト・オフ・パター
ニングを行ってゲート電極28を形成する。
第13図参照 (13) 例えば、CVD法を適用することに依る層間絶縁
膜29の形成、フォト・リソグラフィ技術を適用すること
に依る電極コンタクト窓の形成、マグネトロン・スパッ
タリング法及びフォト・リソグラフィ技術を適用するこ
とに依る電極・配線30の形成を行って完成する。
膜29の形成、フォト・リソグラフィ技術を適用すること
に依る電極コンタクト窓の形成、マグネトロン・スパッ
タリング法及びフォト・リソグラフィ技術を適用するこ
とに依る電極・配線30の形成を行って完成する。
前記したところから判るように、この従来技術に於い
ては、AlGaAsをエッチング停止層として使用することに
依り、均一性が高いE/D型HEMTで構成された半導体装置
の製造を可能にしている。
ては、AlGaAsをエッチング停止層として使用することに
依り、均一性が高いE/D型HEMTで構成された半導体装置
の製造を可能にしている。
前記したように、今後、HEMTは更に高速化されなけれ
ばならない。
ばならない。
現在、前記要求に応える為、半導体材料の面について
研究がなされていて、n型AlInAs/InGaAs系が有望視さ
れている。
研究がなされていて、n型AlInAs/InGaAs系が有望視さ
れている。
然しながら、従来、この半導体系に対しては、〔従来
の技術〕で説明したような優れたゲート・リセス形成技
術が存在せず、従って、E/D型HEMTは勿論のこと、個別
のHEMTであっても、その製造は極めて困難な状況にあ
る。
の技術〕で説明したような優れたゲート・リセス形成技
術が存在せず、従って、E/D型HEMTは勿論のこと、個別
のHEMTであっても、その製造は極めて困難な状況にあ
る。
例えば、CCl2F2系ガスをエッチング・ガスとするドラ
イ・エッチング法を適用した場合、InGaAsは殆どエッチ
ングすることができない。これは、塩素系ガスをエッチ
ング・ガスとした場合の反応生成物であるInCl3の蒸気
圧がCaCl3のそれに比較して著しく低いことに原因があ
ると考えられている(要すれば、「S.C.McNevin J.Va
c.Sci.Technol.,B4(5)1986,P1216」、を参照)。
イ・エッチング法を適用した場合、InGaAsは殆どエッチ
ングすることができない。これは、塩素系ガスをエッチ
ング・ガスとした場合の反応生成物であるInCl3の蒸気
圧がCaCl3のそれに比較して著しく低いことに原因があ
ると考えられている(要すれば、「S.C.McNevin J.Va
c.Sci.Technol.,B4(5)1986,P1216」、を参照)。
このようなことから、n型AlInAs/InGaAs系のHEMTを
大規模に集積化した成功例は少ない。
大規模に集積化した成功例は少ない。
本発明は、n型AlInAs/InGaAs系のヘテロ接合構造を
もつHEMTに於けるゲート・リセスをn型AlGaAs/GaAs系
と同様の均一性、再現性、容易性を確保して形成できる
ようにし、その大規模集積化を可能にしようとする。
もつHEMTに於けるゲート・リセスをn型AlGaAs/GaAs系
と同様の均一性、再現性、容易性を確保して形成できる
ようにし、その大規模集積化を可能にしようとする。
前記したn型AlInAs/InGaAs系のHEMTに於いて、ドラ
イ・エッチング法を適用してゲート・リセスを形成する
問題を解決する為には、CCl2F2系のエッチング・ガスを
用いてエッチング可能な材料でキャップ層を構成し、ま
た、エッチング停止層としてはAlInAsを使用できなけれ
ばならない。
イ・エッチング法を適用してゲート・リセスを形成する
問題を解決する為には、CCl2F2系のエッチング・ガスを
用いてエッチング可能な材料でキャップ層を構成し、ま
た、エッチング停止層としてはAlInAsを使用できなけれ
ばならない。
本発明者は、前記のような条件に沿う半導体装置のキ
ャップ層としては、Al0.48In0.52As或いはIn0.53Ga0.47
Asに格子整合する、即ち、一般に基板として用いられて
いるInPに格子整合するGaAsxSb1-x(x=0.51)が良い
ことを見出した。
ャップ層としては、Al0.48In0.52As或いはIn0.53Ga0.47
Asに格子整合する、即ち、一般に基板として用いられて
いるInPに格子整合するGaAsxSb1-x(x=0.51)が良い
ことを見出した。
このようなことから、本発明に依る半導体装置では、
半絶縁性InP基板(例えば半絶縁性InP基板1)上に形成
されたノン・ドープInGaAs能動層(例えばノン・ドープ
In0.53Ga0.47As能動層2)及びn型InAlAs電子供給層
(例えばn型Al0.48In0.52As電子供給層3)及びn型Ga
AsSbキャップ層(例えば三層の半導体層からなるキャッ
プ層4)と、該n型GaAsSbキャップ層に接して形成され
たオーミック電極(例えばオーミック電極6)と、該n
型GaAsSbキャップ層を選択的に除去して形成されたゲー
ト・リセス(例えばゲート・リセス5E或いは5D)内に表
出されたn型InAlAs電子供給層上に形成されたゲート電
極(例えばゲート電極8)とを備える。
半絶縁性InP基板(例えば半絶縁性InP基板1)上に形成
されたノン・ドープInGaAs能動層(例えばノン・ドープ
In0.53Ga0.47As能動層2)及びn型InAlAs電子供給層
(例えばn型Al0.48In0.52As電子供給層3)及びn型Ga
AsSbキャップ層(例えば三層の半導体層からなるキャッ
プ層4)と、該n型GaAsSbキャップ層に接して形成され
たオーミック電極(例えばオーミック電極6)と、該n
型GaAsSbキャップ層を選択的に除去して形成されたゲー
ト・リセス(例えばゲート・リセス5E或いは5D)内に表
出されたn型InAlAs電子供給層上に形成されたゲート電
極(例えばゲート電極8)とを備える。
前記手段を採ることに依り、キャップ層はInを含んで
いないので、GaAsと同様にCCl2F2系エッチング・ガスを
用いて容易にドライ・エッチングすることが可能であ
り、しかも、電子供給層であるn型AlInAsは、従来のHE
MTに用いられているAlGaAsと同様、殆どエッチングされ
ないので、均一性が高いゲート・リセスを再現性良く容
易に形成することができ、大規模に集積化されたHEMTか
らなる半導体装置を得るのに有効である。
いないので、GaAsと同様にCCl2F2系エッチング・ガスを
用いて容易にドライ・エッチングすることが可能であ
り、しかも、電子供給層であるn型AlInAsは、従来のHE
MTに用いられているAlGaAsと同様、殆どエッチングされ
ないので、均一性が高いゲート・リセスを再現性良く容
易に形成することができ、大規模に集積化されたHEMTか
らなる半導体装置を得るのに有効である。
第1図乃至第6図は本発明一実施例を製造する場合に
ついて解説する為の工程要所に於ける半導体装置の要部
切断側面図を表し、以下、これ等の図を参照しつつ説明
する。尚、ここでは、E/D型半導体装置を対象とする。
ついて解説する為の工程要所に於ける半導体装置の要部
切断側面図を表し、以下、これ等の図を参照しつつ説明
する。尚、ここでは、E/D型半導体装置を対象とする。
第1図参照 (1) MBE法か有機金属化学気相堆積(metalorganic
chemical vapor deposition:MOCVD)法を適用する
ことに依り、半絶縁性InP基板1上にノン・ドープIn
0.53Ga0.47As能動層2、n型Al0.48In0.52As電子供給層
3、三層の半導体層からなるキャップ層4を成長させ
る。
chemical vapor deposition:MOCVD)法を適用する
ことに依り、半絶縁性InP基板1上にノン・ドープIn
0.53Ga0.47As能動層2、n型Al0.48In0.52As電子供給層
3、三層の半導体層からなるキャップ層4を成長させ
る。
キャップ層4を設ける理由は、従来の半導体装置と全
く同じであって、オーミック抵抗を低減する為に形成す
るもので、n型GaAs0.51Sb0.49層4Aとn型Al0.48In0.52
As層4Bとn型GaAs0.51Sb0.49層4Cを順に積層してあり、
そのうち、厚さが例えば20〜30〔Å〕程度のn型Al0.48
In0.52As層4Bはゲート・リセスを形成する際のエッチン
グ停止層の役目を果たすものであることは勿論である。
尚、図示されている破線は、従来例と同様、ノン・ドー
プIn0.53Ga0.47As能動層2及びn型Al0.48In0.52As電子
供給層3を積層したことに依って、接合界面近傍のノン
・ドープIn0.53Ga0.47As能動層2側に生成された二次元
電子ガス層を示している。更にまた、図示された記号E
はエンハンスメント型トランジスタ部分を、また、記号
Dはデプレション型トランジスタ部分をそれぞれ指示す
るものである。
く同じであって、オーミック抵抗を低減する為に形成す
るもので、n型GaAs0.51Sb0.49層4Aとn型Al0.48In0.52
As層4Bとn型GaAs0.51Sb0.49層4Cを順に積層してあり、
そのうち、厚さが例えば20〜30〔Å〕程度のn型Al0.48
In0.52As層4Bはゲート・リセスを形成する際のエッチン
グ停止層の役目を果たすものであることは勿論である。
尚、図示されている破線は、従来例と同様、ノン・ドー
プIn0.53Ga0.47As能動層2及びn型Al0.48In0.52As電子
供給層3を積層したことに依って、接合界面近傍のノン
・ドープIn0.53Ga0.47As能動層2側に生成された二次元
電子ガス層を示している。更にまた、図示された記号E
はエンハンスメント型トランジスタ部分を、また、記号
Dはデプレション型トランジスタ部分をそれぞれ指示す
るものである。
第2図参照 (2) CVD法を適用することに依り、SiO2からなる素
子間分離絶縁膜5を形成する。
子間分離絶縁膜5を形成する。
(3) フォト・リソグラフィ技術を適用することに依
り、素子間分離絶縁膜5の選択的エッチングを行ってオ
ーミック電極コンタクト窓を形成する。
り、素子間分離絶縁膜5の選択的エッチングを行ってオ
ーミック電極コンタクト窓を形成する。
(4) 素子間分離絶縁膜5を選択エッチングした際の
マスクであるフォト・レジスト膜を残した状態でマグネ
トロン・スパッタリング法を適用することに依ってオー
ミック電極材料膜を形成する。
マスクであるフォト・レジスト膜を残した状態でマグネ
トロン・スパッタリング法を適用することに依ってオー
ミック電極材料膜を形成する。
(5) 前記フォト・レジスト膜を溶解・除去すること
に依り、前記オーミック電極材料膜のリフト・オフ・パ
ターニングを行い、オーミック電極6を形成する。
に依り、前記オーミック電極材料膜のリフト・オフ・パ
ターニングを行い、オーミック電極6を形成する。
第3図参照 (6) フォト・リソグラフィ技術に於けるレジスト・
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分Eのゲート・リセス形成領域に対応する
開口を有するフォト・レジスト膜7を形成する。
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分Eのゲート・リセス形成領域に対応する
開口を有するフォト・レジスト膜7を形成する。
(7) エッチング・ガスとしてCCl2F2+Heを用いたRI
E法を適用することに依り、n型GaAs0.51Sb0.49層4Cの
選択的エッチングを行ってゲート・リセス5Eを形成す
る。
E法を適用することに依り、n型GaAs0.51Sb0.49層4Cの
選択的エッチングを行ってゲート・リセス5Eを形成す
る。
このエッチングはn型Al0.48In0.52As層4Bの表面で自
動的に停止するものであり、GaAs0.51Sb0.49:Al0.48In
0.52Asを対象とした場合、凡そ50:1の選択性が得られ
る。
動的に停止するものであり、GaAs0.51Sb0.49:Al0.48In
0.52Asを対象とした場合、凡そ50:1の選択性が得られ
る。
(8) エッチャントを例えばH2O2+H2SO4+H2Oとする
ウエット・エッチング法を適用することに依り、ゲート
・リセス5E内に表出されているn型Al0.48In0.52As層4B
のエッチングを行う。
ウエット・エッチング法を適用することに依り、ゲート
・リセス5E内に表出されているn型Al0.48In0.52As層4B
のエッチングを行う。
第4図参照 (9) フォト・リソグラフィ技術に於けるレジスト・
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分E及びデプレション型トランジスタ部分
Dのゲート・リセス形成領域に対応する開口を有するフ
ォト・レジスト膜7′を形成する。
プロセスを適用することに依り、エンハンスメント型ト
ランジスタ部分E及びデプレション型トランジスタ部分
Dのゲート・リセス形成領域に対応する開口を有するフ
ォト・レジスト膜7′を形成する。
(10) 再び、エッチング・ガスとしてCCl2F2を用いた
RIE法を適用することに依り、エンハンスメント型トラ
ンジスタ部分Eに於いてはn型GaAs0.51Sb0.49層4Aの、
また、デプレション型トランジスタ部分Dではn型GaAs
0.51Sb0.49層4Cの選択的エッチングを行ってゲート・リ
セス5Eに於ける深さを延伸すると共にゲート・リセス5D
を形成する。
RIE法を適用することに依り、エンハンスメント型トラ
ンジスタ部分Eに於いてはn型GaAs0.51Sb0.49層4Aの、
また、デプレション型トランジスタ部分Dではn型GaAs
0.51Sb0.49層4Cの選択的エッチングを行ってゲート・リ
セス5Eに於ける深さを延伸すると共にゲート・リセス5D
を形成する。
このエッチングがn型Al0.48In0.52As層電子供給層3
の表面及びn型Al0.48In0.52As層4Bの表面で自動的に停
止することは云うまでもない。
の表面及びn型Al0.48In0.52As層4Bの表面で自動的に停
止することは云うまでもない。
第5図参照 (11) ゲート・リセス5Eの延伸並びにゲート・リセス
5Dの形成を行った際のマスクであるフォト・レジスト膜
7′を残した状態でマグネトロン・スパッタリング法を
適用することに依ってゲート電極材料膜を形成する。
5Dの形成を行った際のマスクであるフォト・レジスト膜
7′を残した状態でマグネトロン・スパッタリング法を
適用することに依ってゲート電極材料膜を形成する。
(12) フォト・レジスト膜7′を溶解・除去すること
に依り、前記ゲート電極材料膜のリフト・オフ・パター
ニングを行ってゲート電極8を形成する。
に依り、前記ゲート電極材料膜のリフト・オフ・パター
ニングを行ってゲート電極8を形成する。
第6図参照 (13) 例えば、CVD法を適用することに依る層間絶縁
膜9の形成、フォト・リソグラフィ技術を適用すること
に依る電極コンタクト窓の形成、マグネトロン・スパッ
タリング法及びフォト・リソグラフィ技術を適用するこ
とに依る電極・配線10の形成を行って完成する。
膜9の形成、フォト・リソグラフィ技術を適用すること
に依る電極コンタクト窓の形成、マグネトロン・スパッ
タリング法及びフォト・リソグラフィ技術を適用するこ
とに依る電極・配線10の形成を行って完成する。
前記説明したところから明らかなように、本実施例の
製造工程は、n型AlGaAs/GaAs系HEMTから構成される半
導体装置の場合と比較すると、半導体材料が相違するの
みで、他は全く変わりない。
製造工程は、n型AlGaAs/GaAs系HEMTから構成される半
導体装置の場合と比較すると、半導体材料が相違するの
みで、他は全く変わりない。
前記工程を経て製造された半導体装置では、キャップ
層としてInPに格子整合する特定組成のGaAsSbを採用し
ているが、その組成が相違して若干の格子不整合が存在
しても、素子特性が著しく劣化するようなことはない。
層としてInPに格子整合する特定組成のGaAsSbを採用し
ているが、その組成が相違して若干の格子不整合が存在
しても、素子特性が著しく劣化するようなことはない。
前記工程の説明で対象にした半導体装置は、n型AlIn
As/InGaAs系HEMTで構成されたE/D型半導体装置である
が、単体のHEMTや他の素子に於いても同様であり、勿
論、その場合にもキャップ層としてGaAsSbを用いるが、
E/D型半導体装置とは異なり、その途中にエッチング停
止層を介在させることは必須ではない。
As/InGaAs系HEMTで構成されたE/D型半導体装置である
が、単体のHEMTや他の素子に於いても同様であり、勿
論、その場合にもキャップ層としてGaAsSbを用いるが、
E/D型半導体装置とは異なり、その途中にエッチング停
止層を介在させることは必須ではない。
第7図はE/D型ではないn型AlInAs/InGaAs系HEMTのオ
ーミック・コンタクト領域に関するエネルギ・バンド・
ダイヤグラムを表している。
ーミック・コンタクト領域に関するエネルギ・バンド・
ダイヤグラムを表している。
図に於いて、 Iは金属電極、 IIはn型GaAs0.51Sb0.49キャップ層、 IIIはn型Al0.48In0.52As電子供給層、 IVはノン・ドープIn0.53Ga0.47As能動層であり、また、
EFはフェルミ準位、ECは伝導帯の底、EVは価電子帯の
頂、EG1,EG2,EG3はエネルギ・バンド・ギャップ、EH1,E
H2はバリヤ・ハイトをそれぞれ示し、そして、 EG1=0.8〔eV〕 EG2=1.1〔eV〕 EG3=0.6〔eV〕 EH1=0.05〔eV〕 EH2=0.5〔eV〕 である。
EFはフェルミ準位、ECは伝導帯の底、EVは価電子帯の
頂、EG1,EG2,EG3はエネルギ・バンド・ギャップ、EH1,E
H2はバリヤ・ハイトをそれぞれ示し、そして、 EG1=0.8〔eV〕 EG2=1.1〔eV〕 EG3=0.6〔eV〕 EH1=0.05〔eV〕 EH2=0.5〔eV〕 である。
第7図及びその説明から明らかなように、キャップ層
IIと電子供給層IIとの界面に存在する伝導帯不連続値は
0.05〔eV〕程度とかなり低くく、従って、電子に対する
バリヤとしての効果は小さいから、AlGaAs/GaAs系に比
較してオーミック抵抗低減の面でも優れていることが理
解されよう。
IIと電子供給層IIとの界面に存在する伝導帯不連続値は
0.05〔eV〕程度とかなり低くく、従って、電子に対する
バリヤとしての効果は小さいから、AlGaAs/GaAs系に比
較してオーミック抵抗低減の面でも優れていることが理
解されよう。
本発明に依る半導体装置に於いては、半絶縁性InP基
板上に形成されたノン・ドープInGaAs能動層及びn型In
AlAs電子供給層及びn型GaAsSbキャップ層と、該n型Ga
AsSbキャップ層に接して形成されたオーミック電極と、
該n型GaAsSbキャップ層を選択的に除去して形成された
ゲート・リセス内に表出されたn型InAlAs電子供給層上
に形成されたゲート電極とを備えている。
板上に形成されたノン・ドープInGaAs能動層及びn型In
AlAs電子供給層及びn型GaAsSbキャップ層と、該n型Ga
AsSbキャップ層に接して形成されたオーミック電極と、
該n型GaAsSbキャップ層を選択的に除去して形成された
ゲート・リセス内に表出されたn型InAlAs電子供給層上
に形成されたゲート電極とを備えている。
前記構成を採ることに依り、キャップ層はInを含んで
いないので、GaAsと同様にCCl2F2系エッチング・ガスを
用いて容易にドライ・エッチングすることが可能であ
り、しかも、電子供給層であるn型AlInAsは殆どエッチ
ングされず、従って、従来のn型AlGaAs/GaAs系HEMTの
場合と同様、均一性が高いゲート・リセスを再現性良く
容易に形成することができ、大規模に集積化されたHEMT
からなる半導体装置を得ることができる。
いないので、GaAsと同様にCCl2F2系エッチング・ガスを
用いて容易にドライ・エッチングすることが可能であ
り、しかも、電子供給層であるn型AlInAsは殆どエッチ
ングされず、従って、従来のn型AlGaAs/GaAs系HEMTの
場合と同様、均一性が高いゲート・リセスを再現性良く
容易に形成することができ、大規模に集積化されたHEMT
からなる半導体装置を得ることができる。
第1図乃至第6図は本発明一実施例を製造する場合につ
いて説明する為の工程要所に於ける半導体装置の要部切
断側面図、第7図は一実施例に関するエネルギ・バンド
・ダイヤグラム、第8図乃至第13図は従来例を製造する
場合について説明する為の工程要所に於ける半導体装置
の要部切断側面図をそれぞれ表している。 図に於いて、 1は半絶縁性InP基板、 2はノン・ドープIn0.53Ga0.47As能動層、 3はn型Al0.48In0.52As電子供給層、 4はキャップ層、 4Aはn型GaAs0.51Sb0.49層、 4Bはn型Al0.48In0.52As層、 4Cはn型GaAs0.51Sb0.49層、 5は素子間分離絶縁膜、 5E及び5Dはゲート・リセス、 6はオーミック電極、 7及び7′はフォト・レジスト膜、 8はゲート電極 をそれぞれ示している。
いて説明する為の工程要所に於ける半導体装置の要部切
断側面図、第7図は一実施例に関するエネルギ・バンド
・ダイヤグラム、第8図乃至第13図は従来例を製造する
場合について説明する為の工程要所に於ける半導体装置
の要部切断側面図をそれぞれ表している。 図に於いて、 1は半絶縁性InP基板、 2はノン・ドープIn0.53Ga0.47As能動層、 3はn型Al0.48In0.52As電子供給層、 4はキャップ層、 4Aはn型GaAs0.51Sb0.49層、 4Bはn型Al0.48In0.52As層、 4Cはn型GaAs0.51Sb0.49層、 5は素子間分離絶縁膜、 5E及び5Dはゲート・リセス、 6はオーミック電極、 7及び7′はフォト・レジスト膜、 8はゲート電極 をそれぞれ示している。
Claims (1)
- 【請求項1】半絶縁性InP基板上に形成されたノン・ド
ープInGaAs能動層及びn型InAlAs電子供給層及びn型Ga
AsSbキャップ層と、 該n型GaAsSbキャップ層に接して形成されたオーミック
電極と、 該n型GaAsSbキャップ層を選択的に除去して形成された
ゲート・リセス内に表出されたn型InAlAs電子供給層上
に形成されたゲート電極と を備えてなることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63252917A JP2630445B2 (ja) | 1988-10-08 | 1988-10-08 | 半導体装置 |
EP89310136A EP0368468B1 (en) | 1988-10-08 | 1989-10-04 | Heterojunction semiconductor devices and methods of making the same |
US07/416,944 US5023675A (en) | 1988-10-08 | 1989-10-04 | Semiconductor device |
KR1019890014519A KR930004122B1 (ko) | 1988-10-08 | 1989-10-10 | 반도체장치 및 그 제조방법 |
US07/643,375 US5118637A (en) | 1988-10-08 | 1991-01-22 | Method of fabricating hemt device with selective etching of gallium arsenide antimonide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63252917A JP2630445B2 (ja) | 1988-10-08 | 1988-10-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02101751A JPH02101751A (ja) | 1990-04-13 |
JP2630445B2 true JP2630445B2 (ja) | 1997-07-16 |
Family
ID=17243968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63252917A Expired - Lifetime JP2630445B2 (ja) | 1988-10-08 | 1988-10-08 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5023675A (ja) |
EP (1) | EP0368468B1 (ja) |
JP (1) | JP2630445B2 (ja) |
KR (1) | KR930004122B1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196359A (en) * | 1988-06-30 | 1993-03-23 | Texas Instruments Incorporated | Method of forming heterostructure field effect transistor |
JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
JP2915003B2 (ja) * | 1989-06-14 | 1999-07-05 | 株式会社日立製作所 | 電界効果トランジスタの製造方法 |
JP2822547B2 (ja) * | 1990-03-06 | 1998-11-11 | 富士通株式会社 | 高電子移動度トランジスタ |
US5116774A (en) * | 1991-03-22 | 1992-05-26 | Motorola, Inc. | Heterojunction method and structure |
US5168071A (en) * | 1991-04-05 | 1992-12-01 | At&T Bell Laboratories | Method of making semiconductor devices |
US5448084A (en) * | 1991-05-24 | 1995-09-05 | Raytheon Company | Field effect transistors on spinel substrates |
US5352909A (en) * | 1991-12-19 | 1994-10-04 | Nec Corporation | Field effect transistor and method for manufacturing the same |
DE4219523A1 (de) * | 1992-06-15 | 1993-12-16 | Daimler Benz Ag | Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung |
US5254492A (en) * | 1992-11-10 | 1993-10-19 | Texas Instruments Incorporated | Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation |
JP3224437B2 (ja) * | 1992-11-30 | 2001-10-29 | 富士通株式会社 | Iii−v族化合物半導体装置 |
FR2699337B1 (fr) * | 1992-12-15 | 1995-06-09 | Deveaud Pledran Benoit | Laser a cavite verticale de faible resistivite. |
JP3264337B2 (ja) * | 1993-02-26 | 2002-03-11 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JPH06314668A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
US5349214A (en) * | 1993-09-13 | 1994-09-20 | Motorola, Inc. | Complementary heterojunction device |
US5603765A (en) * | 1993-12-01 | 1997-02-18 | Hughes Aircraft Company | Method of growing high breakdown voltage allnas layers in InP devices by low temperature molecular beam epitaxy |
EP0690506B1 (fr) | 1994-06-29 | 1999-09-08 | Laboratoires D'electronique Philips S.A.S. | Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes |
JP3036404B2 (ja) * | 1995-05-25 | 2000-04-24 | 株式会社村田製作所 | 半導体装置とその製造方法 |
US5869364A (en) * | 1996-07-22 | 1999-02-09 | The United States Of America As Represented By The Secretary Of The Air Force | Single layer integrated metal process for metal semiconductor field effect transistor (MESFET) |
JP3109590B2 (ja) * | 1998-05-15 | 2000-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
US6410946B1 (en) * | 1999-05-06 | 2002-06-25 | Sony Corporation | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer |
JP4730529B2 (ja) * | 2005-07-13 | 2011-07-20 | サンケン電気株式会社 | 電界効果トランジスタ |
EP2040299A1 (en) * | 2007-09-12 | 2009-03-25 | Forschungsverbund Berlin e.V. | Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device |
JP2013131650A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US10756084B2 (en) * | 2015-03-26 | 2020-08-25 | Wen-Jang Jiang | Group-III nitride semiconductor device and method for fabricating the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4743951A (en) * | 1982-03-08 | 1988-05-10 | International Business Machines Corporation | Field effect transistor |
JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US4615102A (en) * | 1984-05-01 | 1986-10-07 | Fujitsu Limited | Method of producing enhancement mode and depletion mode FETs |
JPH07120790B2 (ja) * | 1984-06-18 | 1995-12-20 | 株式会社日立製作所 | 半導体装置 |
JPS6272528A (ja) * | 1985-09-27 | 1987-04-03 | Toshiba Glass Co Ltd | 磁性粉末の製造方法 |
KR900002687B1 (ko) * | 1985-12-16 | 1990-04-23 | 후지쓰가부시끼가이샤 | Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법 |
DE3688318T2 (de) * | 1985-12-19 | 1993-07-29 | Sumitomo Electric Industries | Feldeffekttransistor. |
US4761620A (en) * | 1986-12-03 | 1988-08-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Optical reading of quantum well device |
US4821082A (en) * | 1987-10-30 | 1989-04-11 | International Business Machines Corporation | Heterojunction bipolar transistor with substantially aligned energy levels |
-
1988
- 1988-10-08 JP JP63252917A patent/JP2630445B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-04 US US07/416,944 patent/US5023675A/en not_active Expired - Lifetime
- 1989-10-04 EP EP89310136A patent/EP0368468B1/en not_active Expired - Lifetime
- 1989-10-10 KR KR1019890014519A patent/KR930004122B1/ko not_active IP Right Cessation
-
1991
- 1991-01-22 US US07/643,375 patent/US5118637A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR930004122B1 (ko) | 1993-05-20 |
KR900007102A (ko) | 1990-05-09 |
EP0368468B1 (en) | 1994-01-05 |
US5118637A (en) | 1992-06-02 |
JPH02101751A (ja) | 1990-04-13 |
EP0368468A3 (en) | 1990-08-16 |
EP0368468A2 (en) | 1990-05-16 |
US5023675A (en) | 1991-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2630445B2 (ja) | 半導体装置 | |
US5798540A (en) | Electronic devices with InAlAsSb/AlSb barrier | |
US4967252A (en) | Compound semiconductor bipolar device with side wall contact | |
JPH03256336A (ja) | 高電子移動度トランジスタ | |
EP0397148B1 (en) | Heterostructure device and production method thereof | |
US5729030A (en) | Semiconductor device | |
JPH0684957A (ja) | 高電子移動度電界効果半導体装置 | |
JP2978972B2 (ja) | 半導体装置の製造方法 | |
JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
JPH098285A (ja) | ヘテロ接合半導体デバイス | |
JP2652647B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPH03241840A (ja) | 半導体装置及びその製造方法 | |
JP2668418B2 (ja) | 半導体装置 | |
JP2616634B2 (ja) | 電界効果トランジスタ | |
JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
JP2658513B2 (ja) | 電界効果トランジスタ | |
JPH03159135A (ja) | 半導体装置及びその製造方法 | |
JPH01120871A (ja) | 半導体装置 | |
JPH0388340A (ja) | 高電子移動度トランジスタ | |
JP2000349279A (ja) | トランジスタおよびその製造方法 | |
JPH05102197A (ja) | 電界効果トランジスタ | |
JPH06163598A (ja) | 高電子移動度トランジスタ | |
JPH06177168A (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |