JP3224437B2 - Ｉｉｉ−ｖ族化合物半導体装置 - Google Patents
Ｉｉｉ−ｖ族化合物半導体装置Info
- Publication number
- JP3224437B2 JP3224437B2 JP32009592A JP32009592A JP3224437B2 JP 3224437 B2 JP3224437 B2 JP 3224437B2 JP 32009592 A JP32009592 A JP 32009592A JP 32009592 A JP32009592 A JP 32009592A JP 3224437 B2 JP3224437 B2 JP 3224437B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- compound semiconductor
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 150000001875 compounds Chemical class 0.000 title claims description 31
- 125000006850 spacer group Chemical group 0.000 claims description 78
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 46
- 239000012535 impurity Substances 0.000 claims description 31
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 claims description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 claims 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims 1
- 239000002052 molecular layer Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 215
- 230000005533 two-dimensional electron gas Effects 0.000 description 22
- 230000037230 mobility Effects 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＩＩ−Ｖ族化合物半
導体装置に関し、特に高電子移動度トランジスタ（ＨＥ
ＭＴ）型ＩＩＩ−Ｖ族化合物半導体装置に関する。
導体装置に関し、特に高電子移動度トランジスタ（ＨＥ
ＭＴ）型ＩＩＩ−Ｖ族化合物半導体装置に関する。
【０００２】
【従来の技術】従来、高電子移動度トランジスタ（ＨＥ
ＭＴ）は、主としてＧａＡｓ基板上にｉ型ＧａＡｓの電
子走行層をエピタキシャルに形成し、その上にｎ型Ａｌ
ＧａＡｓの電子供給層をエピタキシャルに成長した構成
を用いている。電子供給層には、ｎ型不純物として、通
常Ｓｉが高濃度にドープされ、電子走行層にエレクトロ
ンをキャリアとして供給する。
ＭＴ）は、主としてＧａＡｓ基板上にｉ型ＧａＡｓの電
子走行層をエピタキシャルに形成し、その上にｎ型Ａｌ
ＧａＡｓの電子供給層をエピタキシャルに成長した構成
を用いている。電子供給層には、ｎ型不純物として、通
常Ｓｉが高濃度にドープされ、電子走行層にエレクトロ
ンをキャリアとして供給する。
【０００３】なお、電子供給層の上には、ｎ型ＧａＡｓ
のキャップ層を形成し、キャップ層上にオーミック接触
するソース／ドレイン電極と、ショットキ接触するゲー
ト電極を形成する。また、電子走行層と電子供給層との
間に、電子供給層と同じ組成で不純物を含まないスペー
サ層を挿入することも行なわれている。
のキャップ層を形成し、キャップ層上にオーミック接触
するソース／ドレイン電極と、ショットキ接触するゲー
ト電極を形成する。また、電子走行層と電子供給層との
間に、電子供給層と同じ組成で不純物を含まないスペー
サ層を挿入することも行なわれている。
【０００４】ＳｉドープのＡｌＧａＡｓには、ＤＸセン
タと呼ばれる深い準位が形成される。このＤＸセンタの
ため、ＡｌＧａＡｓ／ＧａＡｓ系ＨＥＭＴの素子特性は
制限されてしまう。特に、液体窒素温度等の低温動作を
させようとすると、ＤＸセンタが特性を著しく低下させ
てしまう。
タと呼ばれる深い準位が形成される。このＤＸセンタの
ため、ＡｌＧａＡｓ／ＧａＡｓ系ＨＥＭＴの素子特性は
制限されてしまう。特に、液体窒素温度等の低温動作を
させようとすると、ＤＸセンタが特性を著しく低下させ
てしまう。
【０００５】このため、ＤＸセンタを含まない電子供給
層を用いたＨＥＭＴが注目されるようになっている。Ｄ
Ｘセンタを含まない電子供給層の材料としては、ＩｎＧ
ａＰ系やＩｎＡｌＡｓ系等が注目されている。
層を用いたＨＥＭＴが注目されるようになっている。Ｄ
Ｘセンタを含まない電子供給層の材料としては、ＩｎＧ
ａＰ系やＩｎＡｌＡｓ系等が注目されている。
【０００６】ＩｎＧａＰ系ＨＥＭＴの大量生産を考える
場合、蒸気圧が高く、可燃性のＰを取り扱える有機金属
気相成長（ＭＯＶＰＥ）法を用いることが望ましく、ま
た均一性保持のためには、減圧炉中での減圧ＭＯＶＰＥ
が必要と考えられる。
場合、蒸気圧が高く、可燃性のＰを取り扱える有機金属
気相成長（ＭＯＶＰＥ）法を用いることが望ましく、ま
た均一性保持のためには、減圧炉中での減圧ＭＯＶＰＥ
が必要と考えられる。
【０００７】ところが、Ｐの材料として、通常用いられ
るホスフィン（ＰＨ3 ）は分解温度が高く、流速の高い
減圧炉では十分分解しきれないうちに、基板上を通り過
ぎてしまう。
るホスフィン（ＰＨ3 ）は分解温度が高く、流速の高い
減圧炉では十分分解しきれないうちに、基板上を通り過
ぎてしまう。
【０００８】十分量のＰを供給するためには、非常に多
量のホスフィンを供給する必要が生じる。Ｐ原料として
ホスフィンを大量に供給することにより、良質のＩｎＧ
ａＰ層を成長することができるようになった。
量のホスフィンを供給する必要が生じる。Ｐ原料として
ホスフィンを大量に供給することにより、良質のＩｎＧ
ａＰ層を成長することができるようになった。
【０００９】ところが、実際にＩｎＧａＰ系ＨＥＭＴを
製造すると、その特性は期待するほど良くならない。こ
の難しさは、数多くの研究者によっても報告されてい
る。ＳｉドープのＩｎＧａＰ電子供給層を用いると、ノ
ンドープの場合と比較して特性が劣化する現象は、Ｓｉ
にその原因の少なくとも一部が存在すると考えられる。
製造すると、その特性は期待するほど良くならない。こ
の難しさは、数多くの研究者によっても報告されてい
る。ＳｉドープのＩｎＧａＰ電子供給層を用いると、ノ
ンドープの場合と比較して特性が劣化する現象は、Ｓｉ
にその原因の少なくとも一部が存在すると考えられる。
【００１０】ＳｉドープのＩｎＧａＰ電子供給層と、ｉ
型ＧａＡｓ電子走行層の間に、ノンドープのＩｎＧａＰ
スペーサ層を挿入して、Ｓｉの固相拡散の影響を低減す
ることが行なわれている。しかしながら、スペーサ層の
厚さが５０Å以下のように薄い場合は、やはり特性が劣
化してしまう。
型ＧａＡｓ電子走行層の間に、ノンドープのＩｎＧａＰ
スペーサ層を挿入して、Ｓｉの固相拡散の影響を低減す
ることが行なわれている。しかしながら、スペーサ層の
厚さが５０Å以下のように薄い場合は、やはり特性が劣
化してしまう。
【００１１】Ｓｉのドーピング量を１×１０17ｃｍ-3と
した場合には、７７Ｋの移動度として２３０００Ｖ2 ｃ
ｍ-1ｓ-1程度の良好な値が得られているが、その時の２
次元電子ガス濃度は５×１０11ｃｍ-2と低くなってしま
う。２次元電子ガス濃度が低いと、ＨＥＭＴデバイスの
伝達コンダクタンス等が小さくなり、実用的ではない。
２次元電子ガス濃度は、１〜２×１０12ｃｍ-2程度ない
しそれ以上の値が望まれる。
した場合には、７７Ｋの移動度として２３０００Ｖ2 ｃ
ｍ-1ｓ-1程度の良好な値が得られているが、その時の２
次元電子ガス濃度は５×１０11ｃｍ-2と低くなってしま
う。２次元電子ガス濃度が低いと、ＨＥＭＴデバイスの
伝達コンダクタンス等が小さくなり、実用的ではない。
２次元電子ガス濃度は、１〜２×１０12ｃｍ-2程度ない
しそれ以上の値が望まれる。
【００１２】Ｓｉのドーピング量を１．４×１０18ｃｍ
-3と増大させると、７７Ｋの２次元電子ガス濃度は１．
８×１０12ｃｍ-2と満足できる値になるが、この時の移
動度は１４００Ｖ2 ｃｍ-1ｓ-1と低くなってしまう。
-3と増大させると、７７Ｋの２次元電子ガス濃度は１．
８×１０12ｃｍ-2と満足できる値になるが、この時の移
動度は１４００Ｖ2 ｃｍ-1ｓ-1と低くなってしまう。
【００１３】このように、Ｓｉのドーピングレベルを調
整すると、２次元電子ガス濃度と移動度のいずれか一方
は改善することができるが、他方が低くなり、実用的な
ものは得られなかった。
整すると、２次元電子ガス濃度と移動度のいずれか一方
は改善することができるが、他方が低くなり、実用的な
ものは得られなかった。
【００１４】スペーサ層にノンドープＡｌＧａＡｓを用
い、ＳｉドープのＩｎＧａＰ電子供給層からのＳｉの拡
散を防ぐ構成も提案されているが、ＡｌＧａＡｓにＳｉ
が拡散すると、ＤＸセンタが発生し、液体窒素温度等の
低温動作には障害が生じてしまう。
い、ＳｉドープのＩｎＧａＰ電子供給層からのＳｉの拡
散を防ぐ構成も提案されているが、ＡｌＧａＡｓにＳｉ
が拡散すると、ＤＸセンタが発生し、液体窒素温度等の
低温動作には障害が生じてしまう。
【００１５】しかも、最近はノンドープ層の厚みを０と
する構成が、２次元電子ガス濃度を高くすることができ
るため、主流となってきた。このため、ＡｌＧａＡｓノ
ンドープ層は実用的でなくなっている。よってノンドー
プ層の厚さを０として、かつ良好な特性をだすために
は、ますます界面制御が重要となっている。
する構成が、２次元電子ガス濃度を高くすることができ
るため、主流となってきた。このため、ＡｌＧａＡｓノ
ンドープ層は実用的でなくなっている。よってノンドー
プ層の厚さを０として、かつ良好な特性をだすために
は、ますます界面制御が重要となっている。
【００１６】
【発明が解決しようとする課題】このように、Ｓｉドー
プのＡｌＧａＡｓ電子供給層以外の材料を用いた新規な
ＨＥＭＴを製造する技術は未だ十分開発されたとは言え
ない。
プのＡｌＧａＡｓ電子供給層以外の材料を用いた新規な
ＨＥＭＴを製造する技術は未だ十分開発されたとは言え
ない。
【００１７】本発明の目的は、ＳｉドープのＡｌＧａＡ
ｓ以外の材料を用いた電子供給層を採用し、高性能を発
揮することのできるＨＥＭＴ型ＩＩＩ−Ｖ族化合物半導
体装置を提供することである。
ｓ以外の材料を用いた電子供給層を採用し、高性能を発
揮することのできるＨＥＭＴ型ＩＩＩ−Ｖ族化合物半導
体装置を提供することである。
【００１８】
【課題を解決するための手段】本発明のヘテロ接合半導
体装置は、ＩＩＩ−Ｖ族化合物半導体の基板と、前記基
板上に配置され、ＩＩＩ−Ｖ族化合物半導体で形成され
た電子走行層と、前記電子走行層よりも広いバンドギャ
ップと小さい電子親和力を有するＩＩＩ−Ｖ族化合物半
導体で形成され、不純物をドープされた電子供給層と、
前記電子走行層と電子供給層の間に配置され、前記電子
供給層に対して格子不整合で歪を有し不純物がドープさ
れているＩＩＩ−Ｖ族化合物半導体のスペーサ層とを含
む。
体装置は、ＩＩＩ−Ｖ族化合物半導体の基板と、前記基
板上に配置され、ＩＩＩ−Ｖ族化合物半導体で形成され
た電子走行層と、前記電子走行層よりも広いバンドギャ
ップと小さい電子親和力を有するＩＩＩ−Ｖ族化合物半
導体で形成され、不純物をドープされた電子供給層と、
前記電子走行層と電子供給層の間に配置され、前記電子
供給層に対して格子不整合で歪を有し不純物がドープさ
れているＩＩＩ−Ｖ族化合物半導体のスペーサ層とを含
む。
【００１９】
【作用】電子供給層と電子走行層との間に、歪を有する
スペーサ層を介在させることにより、高電子移動度トラ
ンジスタ（ＨＥＭＴ）型ＩＩＩ−Ｖ族化合物半導体装置
の特性を改善することができる。
スペーサ層を介在させることにより、高電子移動度トラ
ンジスタ（ＨＥＭＴ）型ＩＩＩ−Ｖ族化合物半導体装置
の特性を改善することができる。
【００２０】歪を内在するスペーサは、電子供給層から
のｎ型不純物の固相拡散防止に有効なものと考えられ
る。
のｎ型不純物の固相拡散防止に有効なものと考えられ
る。
【００２１】
【実施例】図１に、本発明の実施例よるＨＥＭＴ型ＩＩ
Ｉ−Ｖ族化合物半導体装置の基本構成を示す。図１
（Ａ）は、基板上の積層構造を概略的に示し、図１
（Ｂ）は、ＨＥＭＴの素子構造を概略的に示す。
Ｉ−Ｖ族化合物半導体装置の基本構成を示す。図１
（Ａ）は、基板上の積層構造を概略的に示し、図１
（Ｂ）は、ＨＥＭＴの素子構造を概略的に示す。
【００２２】図１（Ａ）において、ＩＩＩ−Ｖ族化合物
半導体基板１の上に、電子走行層２、歪を有する歪スペ
ーサ層３、電子供給層４がエピタキシャルに積層されて
いる。基板１は、たとえば半絶縁性であり、電子走行層
２は不純物濃度の低いｉ型である。歪スペーサ層３は、
電子供給層４に対して格子不整であり、歪が生じてい
る。電子供給層４は、ｎ型不純物としてＳｉ、Ｓ、Ｓ
ｅ、Ｔｅの少なくとも一種を含む。
半導体基板１の上に、電子走行層２、歪を有する歪スペ
ーサ層３、電子供給層４がエピタキシャルに積層されて
いる。基板１は、たとえば半絶縁性であり、電子走行層
２は不純物濃度の低いｉ型である。歪スペーサ層３は、
電子供給層４に対して格子不整であり、歪が生じてい
る。電子供給層４は、ｎ型不純物としてＳｉ、Ｓ、Ｓ
ｅ、Ｔｅの少なくとも一種を含む。
【００２３】また、歪スペーサ層３および電子供給層４
は、電子走行層２よりも広いバンドギャップを有し、電
子親和力が小さい。このため、電子供給層４にドープさ
れたｎ型不純物から発生した電子は、電子走行層に落ち
込み、電子供給層にキャリアを供給する。歪スペーサ層
３にも不純物をドープしてもよい。
は、電子走行層２よりも広いバンドギャップを有し、電
子親和力が小さい。このため、電子供給層４にドープさ
れたｎ型不純物から発生した電子は、電子走行層に落ち
込み、電子供給層にキャリアを供給する。歪スペーサ層
３にも不純物をドープしてもよい。
【００２４】電子走行層２は、不純物濃度が低く、結晶
性が高い。また、バンドギャップの広い歪スペーサ層３
と隣接しているため、境界面において伝導帯のポテンシ
ャルが低く落ち込む。このため、電子供給層４から供給
された電子は、電子走行層２の界面近傍に２次元電子ガ
スとして分布する。歪スペーサ層３にもドーピングした
場合には、そこからも電子が供給され、２次元電子ガス
となる。
性が高い。また、バンドギャップの広い歪スペーサ層３
と隣接しているため、境界面において伝導帯のポテンシ
ャルが低く落ち込む。このため、電子供給層４から供給
された電子は、電子走行層２の界面近傍に２次元電子ガ
スとして分布する。歪スペーサ層３にもドーピングした
場合には、そこからも電子が供給され、２次元電子ガス
となる。
【００２５】図１（Ａ）に示すような積層構造を用い、
図１（Ｂ）に示すようなＨＥＭＴを作成する。図１
（Ｂ）においては、電子供給層の上にオーミック接触す
るソース／ドレイン電極７、８が形成され、その間に電
子供給層４にショットキ接触するゲート電極９が形成さ
れている。なお、電子走行層２の歪スペーサ層３と接す
る界面領域には２次元電子ガス６が分布している。
図１（Ｂ）に示すようなＨＥＭＴを作成する。図１
（Ｂ）においては、電子供給層の上にオーミック接触す
るソース／ドレイン電極７、８が形成され、その間に電
子供給層４にショットキ接触するゲート電極９が形成さ
れている。なお、電子走行層２の歪スペーサ層３と接す
る界面領域には２次元電子ガス６が分布している。
【００２６】以上説明したような、本発明の実施例によ
るＨＥＭＴの特性を説明するため、まず従来技術の分析
を説明する。図２は、従来技術の分析結果を示す。図２
（Ａ）は、従来技術によるＨＥＭＴの積層構造を概略的
に示す断面図、図２（Ｂ）は、その組成分布を示すグラ
フ、図２（Ｃ）は、組成分布から推察される積層内のポ
テンシャル分布を示すグラフを示す。
るＨＥＭＴの特性を説明するため、まず従来技術の分析
を説明する。図２は、従来技術の分析結果を示す。図２
（Ａ）は、従来技術によるＨＥＭＴの積層構造を概略的
に示す断面図、図２（Ｂ）は、その組成分布を示すグラ
フ、図２（Ｃ）は、組成分布から推察される積層内のポ
テンシャル分布を示すグラフを示す。
【００２７】図２（Ａ）において、半絶縁性ＧａＡｓ基
板１１の上には、ｉ型ＧａＡｓ電子走行層１２、ｉ型Ｉ
ｎＧａＰスペーサ層１３、ｎ型ＩｎＧａＰ電子供給層１
４、ｎ型ＧａＡｓキャップ層１５がエピタキシャルに積
層されている。
板１１の上には、ｉ型ＧａＡｓ電子走行層１２、ｉ型Ｉ
ｎＧａＰスペーサ層１３、ｎ型ＩｎＧａＰ電子供給層１
４、ｎ型ＧａＡｓキャップ層１５がエピタキシャルに積
層されている。
【００２８】なお、ｉ型ＩｎＧａＰスペーサ層１３およ
びｎ型ＩｎＧａＰ電子供給層１４は、ＧａＡｓ基板１１
に格子整合したＩｎ0.49Ｇａ0.51Ｐの組成を有する。ス
ペーサ層１３は、電子供給層１４と同一組成であるが、
ｎ型不純物がドープされていない。ｎ型不純物として
は、たとえばＳｉを用いる。
びｎ型ＩｎＧａＰ電子供給層１４は、ＧａＡｓ基板１１
に格子整合したＩｎ0.49Ｇａ0.51Ｐの組成を有する。ス
ペーサ層１３は、電子供給層１４と同一組成であるが、
ｎ型不純物がドープされていない。ｎ型不純物として
は、たとえばＳｉを用いる。
【００２９】図２（Ｂ）は、図２（Ａ）に示すような積
層構造を実際に作成し、その積層構造内の組成分布を２
次イオン質量分析（ＳＩＭＳ）で分析した結果を示すグ
ラフである。グラフ中、右側の領域が電子走行層１２の
ＧａＡｓ領域を示し、左側がスペーサ層１３のｉ型Ｉｎ
ＧａＰ領域を示す。
層構造を実際に作成し、その積層構造内の組成分布を２
次イオン質量分析（ＳＩＭＳ）で分析した結果を示すグ
ラフである。グラフ中、右側の領域が電子走行層１２の
ＧａＡｓ領域を示し、左側がスペーサ層１３のｉ型Ｉｎ
ＧａＰ領域を示す。
【００３０】Ｓｉは電子供給層のみにドープしたが、ス
ペーサ層１３と電子走行層１２の界面付近においても、
かなり高レベルのｎ型不純物Ｓｉが分布し、電子走行層
１２内部にも深く入り込んでいる。また、スペーサ層１
３の成分であるＰも界面で直ちにゼロとはならず、電子
走行層１２中に拡散している。同様に、電子走行層の成
分であるＡｓも、界面付近で分布がだれ、スペーサ層１
３内に入り込んで分布している。
ペーサ層１３と電子走行層１２の界面付近においても、
かなり高レベルのｎ型不純物Ｓｉが分布し、電子走行層
１２内部にも深く入り込んでいる。また、スペーサ層１
３の成分であるＰも界面で直ちにゼロとはならず、電子
走行層１２中に拡散している。同様に、電子走行層の成
分であるＡｓも、界面付近で分布がだれ、スペーサ層１
３内に入り込んで分布している。
【００３１】このように、ＧａＡｓ電子走行層の成分
と、ＩｎＧａＰスペーサ層の成分とが界面付近で互いに
拡散していると、界面近傍においては所望のシャープな
ヘテロ接合が実現されておらず、諸成分が混合した領域
が形成されていると考えられる。すなわち、界面近傍に
おいては、Ｉｎ−Ｇａ−Ａｓ−Ｐ層が形成されていると
考えられる。
と、ＩｎＧａＰスペーサ層の成分とが界面付近で互いに
拡散していると、界面近傍においては所望のシャープな
ヘテロ接合が実現されておらず、諸成分が混合した領域
が形成されていると考えられる。すなわち、界面近傍に
おいては、Ｉｎ−Ｇａ−Ａｓ−Ｐ層が形成されていると
考えられる。
【００３２】図２（Ｃ）は、このような界面領域が存在
する場合の伝導帯のポテンシャル分布を示す。Ｉｎ−Ｇ
ａ−Ｐ−Ａｓ界面領域１６は、ＩｎＧａＰスペーサ層１
３側ではＩｎＧａＰ成分が高く、ＧａＡｓ電子走行層側
ではＧａＡｓ成分が高いと考えられる。このため、伝導
帯のポテンシャルはＩｎＧａＰスペーサ層１３側からＧ
ａＡｓ電子走行層１２側に連続的に変化するものと考え
られる。
する場合の伝導帯のポテンシャル分布を示す。Ｉｎ−Ｇ
ａ−Ｐ−Ａｓ界面領域１６は、ＩｎＧａＰスペーサ層１
３側ではＩｎＧａＰ成分が高く、ＧａＡｓ電子走行層側
ではＧａＡｓ成分が高いと考えられる。このため、伝導
帯のポテンシャルはＩｎＧａＰスペーサ層１３側からＧ
ａＡｓ電子走行層１２側に連続的に変化するものと考え
られる。
【００３３】このような組成変化により、界面近傍での
伝導帯のポテンシャルは緩やかに変化するようになり、
２次元電子ガスを蓄積する領域の幅は拡がっている。さ
らに、Ｉｎ−Ｇａ−Ｐ−Ａｓ領域においては、その組
成、結晶の不規則性等により、電子の移動度は大幅に低
減してしまうものと考えられる。
伝導帯のポテンシャルは緩やかに変化するようになり、
２次元電子ガスを蓄積する領域の幅は拡がっている。さ
らに、Ｉｎ−Ｇａ−Ｐ−Ａｓ領域においては、その組
成、結晶の不規則性等により、電子の移動度は大幅に低
減してしまうものと考えられる。
【００３４】なお、図２（Ｄ）に理想的な界面の伝導帯
のポテンシャル分布を示す。スペーサ層１３から電子走
行層１２に遷移すると、伝導帯のポテンシャル分布は急
激に変化し、電子走行層１２の界面付近に極めてシャー
プなポテンシャル変化を示す。２次元電子ガスは、電子
走行層の界面付近に極めて狭く分布する。このような２
次元電子ガスは、高い移動度を示す。
のポテンシャル分布を示す。スペーサ層１３から電子走
行層１２に遷移すると、伝導帯のポテンシャル分布は急
激に変化し、電子走行層１２の界面付近に極めてシャー
プなポテンシャル変化を示す。２次元電子ガスは、電子
走行層の界面付近に極めて狭く分布する。このような２
次元電子ガスは、高い移動度を示す。
【００３５】図３は、界面付近の組成のだれの原因を究
明するために作成したテストサンプルの構成を示す。図
３（Ａ）の構成においては、ＧａＡｓ基板１１の上にＩ
ｎＧａＰ層１６ａ／ＧａＡｓ層１２ａ／ＩｎＧａＰ層１
６ｂの積層構造を作成した。なお、この積層構造におい
ては、ｎ型不純物はドープしていない。Ｓｉ等のｎ型不
純物をドープしない積層構造においては、ＧａＡｓ層１
２ａの形成する量子井戸の質は良好にすることができ
た。
明するために作成したテストサンプルの構成を示す。図
３（Ａ）の構成においては、ＧａＡｓ基板１１の上にＩ
ｎＧａＰ層１６ａ／ＧａＡｓ層１２ａ／ＩｎＧａＰ層１
６ｂの積層構造を作成した。なお、この積層構造におい
ては、ｎ型不純物はドープしていない。Ｓｉ等のｎ型不
純物をドープしない積層構造においては、ＧａＡｓ層１
２ａの形成する量子井戸の質は良好にすることができ
た。
【００３６】図３（Ｂ）は、従来のＨＥＭＴにおけるＡ
ｌＧａＡｓ／ＧａＡｓヘテロ接合と、新規なＨＥＭＴで
採用しようとするＩｎＧａＰ／ＧａＡｓヘテロ接合とを
含むサンプル構成を示す。
ｌＧａＡｓ／ＧａＡｓヘテロ接合と、新規なＨＥＭＴで
採用しようとするＩｎＧａＰ／ＧａＡｓヘテロ接合とを
含むサンプル構成を示す。
【００３７】すなわち、ＧａＡｓ基板１１の上に、Ａｌ
ＧａＡｓ層１６ａ／ＧａＡｓ層１２／ＩｎＧａＰ層１７
ａの積層構造を形成した。各層はノンドープとした。こ
の積層構造においても、ＧａＡｓ層１２を量子井戸とす
る量子井戸構造の特性は良好であった。
ＧａＡｓ層１６ａ／ＧａＡｓ層１２／ＩｎＧａＰ層１７
ａの積層構造を形成した。各層はノンドープとした。こ
の積層構造においても、ＧａＡｓ層１２を量子井戸とす
る量子井戸構造の特性は良好であった。
【００３８】図３（Ｃ）は、ＧａＡｓ基板１１の上に、
ｉ型ＧａＡｓ電子走行層１２を約６０００Åエピタキシ
ャル成長し、その上にスペーサ層として機能できるｉ型
ＩｎＧａＰ層１３を約４０００Åと厚くエピタキシャル
成長した構成を示す。
ｉ型ＧａＡｓ電子走行層１２を約６０００Åエピタキシ
ャル成長し、その上にスペーサ層として機能できるｉ型
ＩｎＧａＰ層１３を約４０００Åと厚くエピタキシャル
成長した構成を示す。
【００３９】ｉ型ＩｎＧａＰスペーサ層１３は、ノンド
ープであるが、ｎ＝５×１０16ｃｍ -3のキャリア濃度を
示した。この構成においては、２次元電子ガスの移動度
として良好な値が得られた。
ープであるが、ｎ＝５×１０16ｃｍ -3のキャリア濃度を
示した。この構成においては、２次元電子ガスの移動度
として良好な値が得られた。
【００４０】このようなテストサンプルにおける結果を
総合すると、電子供給層にＳｉ等の不純物をドープして
いない状態では、良好な界面特性が得られていると考え
られる。したがって、ｎ型不純物Ｓｉ等をドープする
と、界面特性が乱れる原因はＳｉの拡散にあるものと推
察される。
総合すると、電子供給層にＳｉ等の不純物をドープして
いない状態では、良好な界面特性が得られていると考え
られる。したがって、ｎ型不純物Ｓｉ等をドープする
と、界面特性が乱れる原因はＳｉの拡散にあるものと推
察される。
【００４１】ＧａＡｓ基板を用いる場合、ＩｎＧａＰ電
子供給層の組成は、Ｉｎ0.49Ｇａ0. 51Ｐとなり、Ｉｎと
Ｇａは不規則に分布することになる。ＩｎはＧａよりも
原子半径が大きい。したがって、Ｐの隣にＩｎが存在す
るときと、Ｇａが存在するときとでは原子間隔が異なる
ことになる。
子供給層の組成は、Ｉｎ0.49Ｇａ0. 51Ｐとなり、Ｉｎと
Ｇａは不規則に分布することになる。ＩｎはＧａよりも
原子半径が大きい。したがって、Ｐの隣にＩｎが存在す
るときと、Ｇａが存在するときとでは原子間隔が異なる
ことになる。
【００４２】したがって、ＩｎとＧａが不規則に分布し
たＩｎＧａＰ結晶中においては、ＩＩＩ族原子は規則的
なＩＩＩ族サイトを占めることができず、その位置が変
動するものと考えられる。
たＩｎＧａＰ結晶中においては、ＩＩＩ族原子は規則的
なＩＩＩ族サイトを占めることができず、その位置が変
動するものと考えられる。
【００４３】Ｓｉ等のｎ型不純物は、この原子レベルの
間隔の違いにより結晶中を拡散しやすくなり、Ｓｉが結
晶中を拡散すると、Ｓｉの拡散に伴って他の構成元素Ｉ
ｎ、Ｐ、Ｇａ、Ａｓ等も拡散してしまうものと考えられ
る。このような拡散により、図２（Ｂ）に示したような
組成分布のだれが生じ、界面にＩｎ−Ｇａ−Ａｓ−Ｐの
組成領域が形成される。
間隔の違いにより結晶中を拡散しやすくなり、Ｓｉが結
晶中を拡散すると、Ｓｉの拡散に伴って他の構成元素Ｉ
ｎ、Ｐ、Ｇａ、Ａｓ等も拡散してしまうものと考えられ
る。このような拡散により、図２（Ｂ）に示したような
組成分布のだれが生じ、界面にＩｎ−Ｇａ−Ａｓ−Ｐの
組成領域が形成される。
【００４４】シャープなヘテロ接合を実現し、高い特性
を有するＨＥＭＴを作成するためには、Ｓｉ等のｎ型不
純物の拡散を防止することが有効と考えられる。そこ
で、図１（Ａ）に示すように、歪を有する歪スペーサ層
３を形成し、ｎ型不純物をドープした電子供給層４から
のｎ型不純物の拡散を歪スペーサ層３で防止することが
有効と考えられる。また、ノンドープ層なしとする場合
にも歪スペーサ層３をドープした状態で導入することに
より、この電子走行層への拡散を防止できる。
を有するＨＥＭＴを作成するためには、Ｓｉ等のｎ型不
純物の拡散を防止することが有効と考えられる。そこ
で、図１（Ａ）に示すように、歪を有する歪スペーサ層
３を形成し、ｎ型不純物をドープした電子供給層４から
のｎ型不純物の拡散を歪スペーサ層３で防止することが
有効と考えられる。また、ノンドープ層なしとする場合
にも歪スペーサ層３をドープした状態で導入することに
より、この電子走行層への拡散を防止できる。
【００４５】図４は、本発明の実施例によるＨＥＭＴ型
半導体装置を示す。図４（Ａ）はＨＥＭＴの積層構造を
断面図で示し、図４（Ｂ）はスペーサ層の組成を変化さ
せた時の特性の変化を示す。
半導体装置を示す。図４（Ａ）はＨＥＭＴの積層構造を
断面図で示し、図４（Ｂ）はスペーサ層の組成を変化さ
せた時の特性の変化を示す。
【００４６】図４（Ａ）において、半絶縁性ＧａＡｓ基
板２１の上に、厚さ６０００Åのｉ型ＧａＡｓ電子走行
層２２を形成し、その上に厚さ約２５Åのｉ型Ｉｎx Ｇ
ａ1- x Ｐ（ｘ≦０．４８）の歪スペーサ層２３を形成す
る。
板２１の上に、厚さ６０００Åのｉ型ＧａＡｓ電子走行
層２２を形成し、その上に厚さ約２５Åのｉ型Ｉｎx Ｇ
ａ1- x Ｐ（ｘ≦０．４８）の歪スペーサ層２３を形成す
る。
【００４７】歪スペーサ層２３の上には、ＧａＡｓ基板
２１と格子整合するｎ型Ｉｎ0.49Ｇａ0.51Ｐの組成を有
し、Ｓｉをドープした電子供給層２４を形成し、その表
面を厚さ約５０Åのｎ型ＧａＡｓキャップ層２５で覆
う。
２１と格子整合するｎ型Ｉｎ0.49Ｇａ0.51Ｐの組成を有
し、Ｓｉをドープした電子供給層２４を形成し、その表
面を厚さ約５０Åのｎ型ＧａＡｓキャップ層２５で覆
う。
【００４８】このような積層構造は、減圧バレル型ＭＯ
ＣＶＤ炉を用いて成長することができる。ＩＩＩ族原料
としては、トリメチルガリウム（ＴＭＧａ）、トリエチ
ルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭ
Ｉｎ）等を用い、Ｖ族原料としてはホスフィン、アルシ
ン等を用いる。なお、以下に述べる例においては、成長
温度は全て６５０℃とした。
ＣＶＤ炉を用いて成長することができる。ＩＩＩ族原料
としては、トリメチルガリウム（ＴＭＧａ）、トリエチ
ルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭ
Ｉｎ）等を用い、Ｖ族原料としてはホスフィン、アルシ
ン等を用いる。なお、以下に述べる例においては、成長
温度は全て６５０℃とした。
【００４９】歪スペーサ層２３は、電子供給層２４と格
子整合する組成ｘ＝０．４９よりもｘの値が小さく、格
子定数が小さくなって基板、電子供給層と格子不整を生
じている。このため、スペーサ層２３には歪が発生す
る。
子整合する組成ｘ＝０．４９よりもｘの値が小さく、格
子定数が小さくなって基板、電子供給層と格子不整を生
じている。このため、スペーサ層２３には歪が発生す
る。
【００５０】図４（Ｂ）は、歪スペーサ層２３の組成ｘ
を０．３６、０．４６、０．５６に変化させた時の７７
Ｋにおける２次元電子ガス濃度と電子移動度の値を示す
グラフである。電子移動度は組成ｘ＝０．４付近から急
速に低下している。
を０．３６、０．４６、０．５６に変化させた時の７７
Ｋにおける２次元電子ガス濃度と電子移動度の値を示す
グラフである。電子移動度は組成ｘ＝０．４付近から急
速に低下している。
【００５１】ＧａＡｓと格子整合するｘ＝０．４９にお
いては、電子移動度は大幅に低下している。２次元電子
ガス濃度は、ｘの増加と共に増大する傾向を示してい
る。ＨＥＭＴの２次元電子ガス濃度としては、１〜２×
１０12程度以上が望ましい。
いては、電子移動度は大幅に低下している。２次元電子
ガス濃度は、ｘの増加と共に増大する傾向を示してい
る。ＨＥＭＴの２次元電子ガス濃度としては、１〜２×
１０12程度以上が望ましい。
【００５２】図４（Ａ）の構成においては、ほぼこの条
件を満足する２次元電子ガス濃度が得られている。しか
しながら、電子移動度はｘ＝０．４付近から急速にｘと
共に低下している。ＧａＡｓと格子整合するｘ＝０．４
９を越える範囲においても電子移動度はｘと共に低下す
る。
件を満足する２次元電子ガス濃度が得られている。しか
しながら、電子移動度はｘ＝０．４付近から急速にｘと
共に低下している。ＧａＡｓと格子整合するｘ＝０．４
９を越える範囲においても電子移動度はｘと共に低下す
る。
【００５３】この現象は、Ｉｎ濃度が低いほど好ましい
と解釈できるが、ｘ＝０．４９を越える範囲での歪との
関連性は今後の研究を待たなければならないであろう。
ただし、ｘ≦０．４８の領域においては、格子整合する
組成ｘ＝０．４９から離れるにしたがって、従って歪が
増大するにしたがって電子移動度が増大する。
と解釈できるが、ｘ＝０．４９を越える範囲での歪との
関連性は今後の研究を待たなければならないであろう。
ただし、ｘ≦０．４８の領域においては、格子整合する
組成ｘ＝０．４９から離れるにしたがって、従って歪が
増大するにしたがって電子移動度が増大する。
【００５４】図５は、他の実施例によるＨＥＭＴの基本
構成を示す。図５（Ａ）は、歪スペーサ層としてＧａＰ
を単分子層挿入した構成を示す。ＧａＡｓ基板２１の上
に、ｉ型ＧａＡｓ電子走行層２２が形成され、歪スペー
サ層３３を介してその上にｎ型Ｉｎ0.49Ｇａ0.51Ｐ電子
供給層２４、ｎ型ＧａＡｓキャップ層２５が形成される
ことは図４の実施例と同様である。
構成を示す。図５（Ａ）は、歪スペーサ層としてＧａＰ
を単分子層挿入した構成を示す。ＧａＡｓ基板２１の上
に、ｉ型ＧａＡｓ電子走行層２２が形成され、歪スペー
サ層３３を介してその上にｎ型Ｉｎ0.49Ｇａ0.51Ｐ電子
供給層２４、ｎ型ＧａＡｓキャップ層２５が形成される
ことは図４の実施例と同様である。
【００５５】本実施例においては、歪スペーサ層３３が
単分子層のＧａＰで構成されている。ＧａＰはＧａＡｓ
基板との格子不整が大きいため、極めて薄い層にしない
と臨界膜厚を越えてしまう。本実施例においては、単分
子層を用いたが、２分子層等を用いることも可能であろ
う。
単分子層のＧａＰで構成されている。ＧａＰはＧａＡｓ
基板との格子不整が大きいため、極めて薄い層にしない
と臨界膜厚を越えてしまう。本実施例においては、単分
子層を用いたが、２分子層等を用いることも可能であろ
う。
【００５６】ＧａＰ歪スペーサ層３３を用いた本実施例
においても、２次元ガス濃度と移動度を測定した。その
値を図４（Ｂ）のｘ＝０の位置に示す。得られた値は、
図４（Ａ）の実施例と一致する特性を示している。
においても、２次元ガス濃度と移動度を測定した。その
値を図４（Ｂ）のｘ＝０の位置に示す。得られた値は、
図４（Ａ）の実施例と一致する特性を示している。
【００５７】図５（Ｂ）は、図４（Ａ）、図５（Ａ）の
構成を組み合わせた構成を示す。半絶縁性ＧａＡｓ基板
２１の上に、ｉ型ＧａＡｓ電子走行層２２を形成し、そ
の上にＧａＰ単分子層の歪スペーサ層４３ａを形成し、
その上にｉ型Ｉｎx Ｇａ1-xＰ（ｘ≦０．４８）の歪ス
ペーサ層４３ｂを形成した。すなわち、歪スペーサ層を
２層で構成し、その一方を単分子層ＧａＰとし、他方を
格子整合組成よりもＩｎ組成ｘが小さいＩｎＧａＰとし
た。
構成を組み合わせた構成を示す。半絶縁性ＧａＡｓ基板
２１の上に、ｉ型ＧａＡｓ電子走行層２２を形成し、そ
の上にＧａＰ単分子層の歪スペーサ層４３ａを形成し、
その上にｉ型Ｉｎx Ｇａ1-xＰ（ｘ≦０．４８）の歪ス
ペーサ層４３ｂを形成した。すなわち、歪スペーサ層を
２層で構成し、その一方を単分子層ＧａＰとし、他方を
格子整合組成よりもＩｎ組成ｘが小さいＩｎＧａＰとし
た。
【００５８】歪スペーサ層４３ａ、４３ｂの上には、Ｓ
ｉをドープしたｎ型Ｉｎ0.49Ｇａ0. 51Ｐの電子供給層２
４、ｎ型ＧａＡｓのキャップ層２５を形成する。ＧａＰ
はＧａＡｓ基板との格子不整が大きいため、極めて薄い
厚さの層しか形成できない。ＧａＰ単分子層の上に、さ
らにｉ型Ｉｎx Ｇａ1-x Ｐの歪スペーサ層を併用するこ
とにより、十分な厚さのスペーサ層を形成することが可
能となる。
ｉをドープしたｎ型Ｉｎ0.49Ｇａ0. 51Ｐの電子供給層２
４、ｎ型ＧａＡｓのキャップ層２５を形成する。ＧａＰ
はＧａＡｓ基板との格子不整が大きいため、極めて薄い
厚さの層しか形成できない。ＧａＰ単分子層の上に、さ
らにｉ型Ｉｎx Ｇａ1-x Ｐの歪スペーサ層を併用するこ
とにより、十分な厚さのスペーサ層を形成することが可
能となる。
【００５９】図６は、本発明の他の実施例によるＨＥＭ
Ｔの積層構造を示す。図６（Ａ）においては、半絶縁性
ＧａＡｓ基板２１の上にｉ型ＧａＡｓ電子走行層２２を
形成し、その上にｉ型ＩｎＰ層とｉ型ＧａＰ層の交互積
層からなる超格子歪スペーサ層５３を形成する。
Ｔの積層構造を示す。図６（Ａ）においては、半絶縁性
ＧａＡｓ基板２１の上にｉ型ＧａＡｓ電子走行層２２を
形成し、その上にｉ型ＩｎＰ層とｉ型ＧａＰ層の交互積
層からなる超格子歪スペーサ層５３を形成する。
【００６０】超格子構造をとることにより、ＧａＡｓ基
板２１との格子不整の強いＩｎＰ層とＧａＰ層を用いつ
つ、十分な厚さの歪スペーサ層を形成することが可能と
なる。各ＩｎＰ層、ＧａＰ層の厚さは臨界膜厚を越えな
い十分薄いものとする。
板２１との格子不整の強いＩｎＰ層とＧａＰ層を用いつ
つ、十分な厚さの歪スペーサ層を形成することが可能と
なる。各ＩｎＰ層、ＧａＰ層の厚さは臨界膜厚を越えな
い十分薄いものとする。
【００６１】歪スペーサ層５３の上には、Ｓｉをドープ
したｎ型Ｉｎ0.49Ｇａ0.51Ｐの電子供給層２４およびｎ
型ＧａＡｓキャップ層２５を形成する。本実施例におい
ては、歪スペーサ層が超格子構造で形成されるため、歪
の効果のみでなく、超格子構造における多数の界面が電
子供給層２４から拡散するｎ型不純物を捕獲する作用を
示すものと考えられる。このような超格子構造は、たと
えば分子線エピタキシ（ＭＢＥ）やガスソースＭＢＥ等
によって作成することができる。
したｎ型Ｉｎ0.49Ｇａ0.51Ｐの電子供給層２４およびｎ
型ＧａＡｓキャップ層２５を形成する。本実施例におい
ては、歪スペーサ層が超格子構造で形成されるため、歪
の効果のみでなく、超格子構造における多数の界面が電
子供給層２４から拡散するｎ型不純物を捕獲する作用を
示すものと考えられる。このような超格子構造は、たと
えば分子線エピタキシ（ＭＢＥ）やガスソースＭＢＥ等
によって作成することができる。
【００６２】図６（Ｂ）においては、半絶縁性ＧａＡｓ
基板２１の上にｉ型ＧａＡｓ電子走行層２２を形成した
後、ｉ型Ｉｎ0.5 Ｇａ0.5 Ｐの自然超格子層からなる歪
スペーサ層６３を形成する。歪スペーサ層６３の上に
は、ｎ型Ｉｎ0.49Ｇａ0.51Ｐの電子供給層２４、ｎ型Ｇ
ａＡｓのキャップ層２５を形成する。
基板２１の上にｉ型ＧａＡｓ電子走行層２２を形成した
後、ｉ型Ｉｎ0.5 Ｇａ0.5 Ｐの自然超格子層からなる歪
スペーサ層６３を形成する。歪スペーサ層６３の上に
は、ｎ型Ｉｎ0.49Ｇａ0.51Ｐの電子供給層２４、ｎ型Ｇ
ａＡｓのキャップ層２５を形成する。
【００６３】Ｉｎ0.5 Ｇａ0.5Ｐは、（１００）面上に
成長すると、（１１１）Ａ方向に自然超格子を形成する
ことのできる性質を有する。自然超格子の構造を、図中
右側に拡大して示す。
成長すると、（１１１）Ａ方向に自然超格子を形成する
ことのできる性質を有する。自然超格子の構造を、図中
右側に拡大して示す。
【００６４】図６（Ａ）、（Ｂ）に示すような自然超格
子を用いた歪スペーサ層においては、ＩＩＩ族元素のＩ
ｎとＧａの格子位置はもはや不定ではなく、一定の位置
に定まる。したがって、混晶組成でありながら、規則的
な格子位置を有する規則混晶が形成される。このような
規則的結晶中においては、Ｓｉ等の不純物の拡散は著し
く低減する。
子を用いた歪スペーサ層においては、ＩＩＩ族元素のＩ
ｎとＧａの格子位置はもはや不定ではなく、一定の位置
に定まる。したがって、混晶組成でありながら、規則的
な格子位置を有する規則混晶が形成される。このような
規則的結晶中においては、Ｓｉ等の不純物の拡散は著し
く低減する。
【００６５】以上、電子走行層としてＧａＡｓ、電子供
給層としてＩｎＧａＰを用いる場合を説明したが、ＨＥ
ＭＴ構成材料として他の材料を用いることもできる。ま
た、歪スペーサ層をノンドープとしたが、不純物をドー
ピングしてもその効果はくずれるものではない。
給層としてＩｎＧａＰを用いる場合を説明したが、ＨＥ
ＭＴ構成材料として他の材料を用いることもできる。ま
た、歪スペーサ層をノンドープとしたが、不純物をドー
ピングしてもその効果はくずれるものではない。
【００６６】図７（Ａ）、（Ｂ）は、前述の実施例とは
異なるＩＩＩ−Ｖ族化合物半導体を用いた実施例を示
す。図７（Ａ）においては、半絶縁性ＧａＡｓ基板２１
の上にｉ型ＧａＡｓ電子走行層２２を形成し、その上に
ｉ型ＧａＡｓＰの歪スペーサ層７３を形成する。ＧａＡ
ｓＰはｎ型にドーピングしてもよい。
異なるＩＩＩ−Ｖ族化合物半導体を用いた実施例を示
す。図７（Ａ）においては、半絶縁性ＧａＡｓ基板２１
の上にｉ型ＧａＡｓ電子走行層２２を形成し、その上に
ｉ型ＧａＡｓＰの歪スペーサ層７３を形成する。ＧａＡ
ｓＰはｎ型にドーピングしてもよい。
【００６７】歪スペーサ層７３の上には、ＧａＡｓ基板
と格子整合するＳｉをドープしたｎ型ＩｎＧａＰ電子供
給層２４、ｎ型ＧａＡｓキャップ層２５を形成する。Ｇ
ａＡｓＰ歪スペーサ層７３においては、Ｉｎが含まれな
いため、Ｓｉ等のｎ型不純物の拡散が低減することが期
待される。
と格子整合するＳｉをドープしたｎ型ＩｎＧａＰ電子供
給層２４、ｎ型ＧａＡｓキャップ層２５を形成する。Ｇ
ａＡｓＰ歪スペーサ層７３においては、Ｉｎが含まれな
いため、Ｓｉ等のｎ型不純物の拡散が低減することが期
待される。
【００６８】電子走行層２２として厚さ６０００Åのｉ
型ＧａＡｓ層を用い、歪スペーサ層７３として厚さ２５
Åのｉ型ＧａＡｓＰ層を用い、電子供給層２４として厚
さ３５０ÅのＳｉドープＩｎＧａＰ層を用い、キャップ
層２５として厚さ５０Åのｎ型ＧａＡｓ層を用いた時、
７７Ｋにおいて２次元電子ガス濃度約１．２×１０12ｃ
ｍ-2、移動度３２０００Ｖ2 ｃｍ-1ｓ-1を得た。ＧａＡ
ｓＰにＳｉをドープしてもより高い２次元電子ガス濃度
（１．４×１０12ｃｍ-2）を保ったままで高い移動度
（２００００Ｖ2 ｃｍ-1ｓ-1）が実現した。
型ＧａＡｓ層を用い、歪スペーサ層７３として厚さ２５
Åのｉ型ＧａＡｓＰ層を用い、電子供給層２４として厚
さ３５０ÅのＳｉドープＩｎＧａＰ層を用い、キャップ
層２５として厚さ５０Åのｎ型ＧａＡｓ層を用いた時、
７７Ｋにおいて２次元電子ガス濃度約１．２×１０12ｃ
ｍ-2、移動度３２０００Ｖ2 ｃｍ-1ｓ-1を得た。ＧａＡ
ｓＰにＳｉをドープしてもより高い２次元電子ガス濃度
（１．４×１０12ｃｍ-2）を保ったままで高い移動度
（２００００Ｖ2 ｃｍ-1ｓ-1）が実現した。
【００６９】これらの値は、２次元電子ガス濃度として
も移動度としても満足できるものである。この例におい
ても、歪スペーサ層により、不純物拡散が抑制され、良
好なヘテロ接合構造が得られることが示されていると考
えられる。
も移動度としても満足できるものである。この例におい
ても、歪スペーサ層により、不純物拡散が抑制され、良
好なヘテロ接合構造が得られることが示されていると考
えられる。
【００７０】図７（Ｂ）においては、半絶縁性ＩｎＰ基
板８１を用い、その上にＩｎＰと格子整合するｉ型Ｉｎ
ＧａＡｓ電子走行層８２を形成し、その上に基板８１よ
りも格子定数の小さなｉ型もしくはｎ型ＡｌＡｓx Ｓｂ
1-x （ｘ≧０．５１）の歪スペーサ層８３を形成する。
板８１を用い、その上にＩｎＰと格子整合するｉ型Ｉｎ
ＧａＡｓ電子走行層８２を形成し、その上に基板８１よ
りも格子定数の小さなｉ型もしくはｎ型ＡｌＡｓx Ｓｂ
1-x （ｘ≧０．５１）の歪スペーサ層８３を形成する。
【００７１】歪スペーサ層８３の上には、ＩｎＰ基板８
１と格子整合し、Ｓｉをドープしたｎ型ＡｌＡｓx Ｓｂ
1-x の電子供給層８４、ｎ型ＩｎＧａＡｓのキャップ層
８５を形成する。歪スペーサ層８３以外の層はそれぞれ
基板に格子整合する。
１と格子整合し、Ｓｉをドープしたｎ型ＡｌＡｓx Ｓｂ
1-x の電子供給層８４、ｎ型ＩｎＧａＡｓのキャップ層
８５を形成する。歪スペーサ層８３以外の層はそれぞれ
基板に格子整合する。
【００７２】また、次に、図８に電子走行層に歪を含む
場合の実施例を示す。この場合、最初の実施例において
の電子走行層をＩｎＧａＡｓとしたものである。この系
は高い２次元電子ガス濃度を示すデバイス用構造であ
る。そして歪スペーサ層により、２次元電子ガス濃度
１．８×１０12ｃｍ-2、移動度１５０００Ｖ2 ｃｍ-1ｓ
-1を得ている。なお、歪スペーサ層はノンドープであ
る。
場合の実施例を示す。この場合、最初の実施例において
の電子走行層をＩｎＧａＡｓとしたものである。この系
は高い２次元電子ガス濃度を示すデバイス用構造であ
る。そして歪スペーサ層により、２次元電子ガス濃度
１．８×１０12ｃｍ-2、移動度１５０００Ｖ2 ｃｍ-1ｓ
-1を得ている。なお、歪スペーサ層はノンドープであ
る。
【００７３】以上説明した各層の材料は制限的なもので
はない。たとえば、電子供給層として、自然超格子を作
成しやすい組成を用い、スペーサ層に歪スペーサ層を用
いることが特に有効である。ＩｎＰ基板上の電子走行層
としてはＩｎＧａＡｓの他、ＩｎＰやＩｎＡｓＰ等を用
いることもできる。
はない。たとえば、電子供給層として、自然超格子を作
成しやすい組成を用い、スペーサ層に歪スペーサ層を用
いることが特に有効である。ＩｎＰ基板上の電子走行層
としてはＩｎＧａＡｓの他、ＩｎＰやＩｎＡｓＰ等を用
いることもできる。
【００７４】また、ｎ型不純物としてはＳｉの他、Ｓ、
Ｓｅ、Ｔｅ等を用いてもよい。その他、電子供給層とし
ても（Ａｌy Ｇａ1-y ）x 、Ｉｎx Ｇａ1-x Ｐ、ＩｎＡ
ｌＡｓ等を用いることもできる。
Ｓｅ、Ｔｅ等を用いてもよい。その他、電子供給層とし
ても（Ａｌy Ｇａ1-y ）x 、Ｉｎx Ｇａ1-x Ｐ、ＩｎＡ
ｌＡｓ等を用いることもできる。
【００７５】結晶成長装置は、上に説明した減圧バレル
炉に限らないことは云うまでもない。以上実施例に沿っ
て本発明を説明したが、本発明はこれらに制限されるも
のではない。たとえば、種々の変更、改良、組み合わせ
等が可能なことは当業者に自明であろう。
炉に限らないことは云うまでもない。以上実施例に沿っ
て本発明を説明したが、本発明はこれらに制限されるも
のではない。たとえば、種々の変更、改良、組み合わせ
等が可能なことは当業者に自明であろう。
【００７６】
【発明の効果】以上説明したように、本発明によれば、
ＤＸセンタを形成しない材料を用い、特性の優れたＨＥ
ＭＴ型ＩＩＩ−Ｖ族半導体装置を提供することができ
る。
ＤＸセンタを形成しない材料を用い、特性の優れたＨＥ
ＭＴ型ＩＩＩ−Ｖ族半導体装置を提供することができ
る。
【図１】本発明の実施例による基本構成を示す。図１
（Ａ）は積層構造を示す概略断面図、図１（Ｂ）はＨＥ
ＭＴ型半導体装置の構成を示す概略断面図である。
（Ａ）は積層構造を示す概略断面図、図１（Ｂ）はＨＥ
ＭＴ型半導体装置の構成を示す概略断面図である。
【図２】従来の技術の分析を示す図である。図２（Ａ）
は、従来の技術によるＨＥＭＴ型半導体装置の積層構造
を示す概略断面図、図２（Ｂ）は、スペーサ層と電子走
行層界面付近における組成分布を示すグラフ、図２
（Ｃ）は、スペーサ層と電子走行層界面付近における伝
導帯のポテンシャル分布を示すダイヤグラム、図２
（Ｄ）は、理想的な場合のスペーサ層と電子走行層界面
付近における伝導帯のポテンシャル分布を示すダイヤグ
ラムである。
は、従来の技術によるＨＥＭＴ型半導体装置の積層構造
を示す概略断面図、図２（Ｂ）は、スペーサ層と電子走
行層界面付近における組成分布を示すグラフ、図２
（Ｃ）は、スペーサ層と電子走行層界面付近における伝
導帯のポテンシャル分布を示すダイヤグラム、図２
（Ｄ）は、理想的な場合のスペーサ層と電子走行層界面
付近における伝導帯のポテンシャル分布を示すダイヤグ
ラムである。
【図３】従来の技術の分析を確認するために用いたテス
トサンプルの構成を示す概略断面図である。
トサンプルの構成を示す概略断面図である。
【図４】本発明の実施例によるＨＥＭＴ型半導体装置を
説明する図である。図４（Ａ）は積層構造を示す概略断
面図、図４（Ｂ）はスペーサ層の組成を変化させた時の
組成に対する２次元電子ガス濃度と電子移動度の変化を
示すグラフである。
説明する図である。図４（Ａ）は積層構造を示す概略断
面図、図４（Ｂ）はスペーサ層の組成を変化させた時の
組成に対する２次元電子ガス濃度と電子移動度の変化を
示すグラフである。
【図５】本発明の他の実施例によるＨＥＭＴ型半導体装
置の構成を示す概略断面図である。
置の構成を示す概略断面図である。
【図６】本発明の他の実施例によるＨＥＭＴ型半導体装
置の構成を示す概略断面図である。
置の構成を示す概略断面図である。
【図７】本発明の他の実施例によるＨＥＭＴ型半導体装
置の構成を示す概略断面図である。
置の構成を示す概略断面図である。
【図８】本発明の他の実施例によるＨＥＭＴ型半導体装
置の構成を示す概略断面図である。
置の構成を示す概略断面図である。
１ ＩＩＩ−Ｖ族化合物半導体基板 ２ 電子走行層 ３ 歪スペーサ層 ４ 電子供給層 ６ ２次元電子ガス ７、８ ソース／ドレイン電極 ９ ゲート電極 １１ ＧａＡｓ基板 １２ ｉ型ＧａＡｓ電子走行層 １３ ｉ型ＩｎＧａＰスペーサ層 １４ ｎ型ＩｎＧａＰ電子供給層 １５ ｎ型ＧａＡｓキャップ層 ２１ 基板 ２２ 電子走行層 ２３ 歪スペーサ層 ２４ 電子供給層 ２５ キャップ層 ２６ バッファ層 ３３、４３、５３、６３、７３、８３ 歪スペーサ層 ８１ 基板 ８２ 電子走行層 ８４ 電子供給層 ８５ キャップ層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−140436（ＪＰ，Ａ) 特開 平１−205471（ＪＰ，Ａ) 特開 平１−202871（ＪＰ，Ａ) 特開 平４−298050（ＪＰ，Ａ) 特開 昭63−274181（ＪＰ，Ａ) 特開 平６−45368（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/338 H01L 29/812
Claims (9)
- 【請求項１】 ＩＩＩ−Ｖ族化合物半導体の基板と、 前記基板上に配置され、ＩＩＩ−Ｖ族化合物半導体で形
成された電子走行層と、 前記電子走行層よりも広いバンドギャップと小さい電子
親和力を有するＩＩＩ−Ｖ族化合物半導体で形成され、
不純物がドープされた電子供給層と、 前記電子走行層と電子供給層の間に配置され、前記電子
供給層に対して格子不整合で歪を有し不純物がドープさ
れているＩＩＩ−Ｖ族化合物半導体のスペーサ層とを含
む高電子移動度トランジスタ型ＩＩＩ−Ｖ族化合物半導
体装置。 - 【請求項２】 ＩＩＩ−Ｖ族化合物半導体の基板と、 前記基板上に配置され、前記基板と格子整合しＩＩＩ−
Ｖ族化合物半導体で形成された電子走行層と、 前記電子走行層よりも広いバンドギャップと小さい電子
親和力を有し、前記基板と格子整合したＩＩＩ−Ｖ族化
合物半導体で形成され、不純物がドープされた電子供給
層と、 前記電子走行層と電子供給層の間に配置され、前記電子
供給層に対して格子不整合で歪を有しＡｌＧａＡｓを含
まないＩＩＩ−Ｖ族化合物半導体のスペーサ層とを含む
高電子移動度トランジスタ型ＩＩＩ−Ｖ族化合物半導体
装置。 - 【請求項３】 前記基板及び前記電子走行層がＧａＡｓ
であり、 前記電子供給層がＩｎＧａＰ層であり、 前記スペーサ層がＩｎxＧａ1-xＰ層であることを特徴と
する請求項２記載の高電子移動度トランジスタ型ＩＩＩ
−Ｖ族化合物半導体装置。但し、前記ＩｎxＧａ1-xＰ層
のｘ値はｘ≦０．４８である。 - 【請求項４】 前記ｘは０．４以下であることを特徴と
する請求項３記載の高電子移動度トランジスタ型ＩＩＩ
−Ｖ族化合物半導体装置。 - 【請求項５】 前記基板及び前記電子走行層がＧａＡｓ
であり、前記電子供給層がＩｎＧａＰであり、前記スペ
ーサ層がＧａＰ分子層、超格子構造、ＧａＡｓＰ層の少
なくとも１つを含むことを特徴とする請求項２記載の高
電子移動度トランジスタ型ＩＩＩ−Ｖ族化合物半導体装
置。 - 【請求項６】 前記電子供給層が、（ＡｌyＧａ1-y）x
Ｉｎ1-xＰ層、ＩｎＡｌＡｓ層のいずれかであることを
特徴とする請求項２記載の高電子移動度トランジスタ型
ＩＩＩ−Ｖ族化合物半導体装置。 - 【請求項７】 前記電子走行層がＩｎＧａＡｓ層、Ｉｎ
ＡｓＰ層、ＩｎＰ層のいずれかである請求項２記載の高
電子移動度トランジスタ型ＩＩＩ−Ｖ族化合物半導体装
置。 - 【請求項８】 前記基板がＩｎＰ基板であり、 前記電子走行層がＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ
Ｐ層のいずれかであり、 前記電子供給層がＡｌＡｓＳｂ層であり、 前記スペーサ層がＡｌＡｓxＳｂ1-x層であることを特徴
とする請求項２記載の高電子移動度トランジスタ型ＩＩ
Ｉ−Ｖ族化合物半導体装置。但し、前記ＡｌＡｓxＳｂ
1-x層のｘ値は、ｘ≧０．５１である。 - 【請求項９】 ＧａＡｓ基板と、 前記基板上に形成されたＩｎＧａＡｓ電子走行層と、 前記電子走行層上に形成され、不純物がドープされたＩ
ｎＧａＰ電子供給層と、 前記電子走行層と前記電子供給層の間に形成され、Ｉｎ
xＧａ1-xＰ層からなるスペーサ層とを含む高電子移動度
トランジスタ型ＩＩＩ−Ｖ族化合物半導体装置。但し、
前記ＩｎxＧａ1-xＰ層のｘ値はｘ＜０．４である。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32009592A JP3224437B2 (ja) | 1992-11-30 | 1992-11-30 | Ｉｉｉ−ｖ族化合物半導体装置 |
| FR9309409A FR2698722B1 (fr) | 1992-11-30 | 1993-07-30 | Dispositif à composé semi-conducteur des groupes III-V du type d'un transistor à mobilité électronique élevée. |
| US08/353,156 US5521404A (en) | 1992-11-30 | 1994-12-09 | Group III-V interdiffusion prevented hetero-junction semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32009592A JP3224437B2 (ja) | 1992-11-30 | 1992-11-30 | Ｉｉｉ−ｖ族化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06168960A JPH06168960A (ja) | 1994-06-14 |
| JP3224437B2 true JP3224437B2 (ja) | 2001-10-29 |
Family
ID=18117665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32009592A Expired - Lifetime JP3224437B2 (ja) | 1992-11-30 | 1992-11-30 | Ｉｉｉ−ｖ族化合物半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5521404A (ja) |
| JP (1) | JP3224437B2 (ja) |
| FR (1) | FR2698722B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304332B2 (en) | 2002-12-25 | 2007-12-04 | Sumitomo Chemical Company Limited | Compound semiconductor epitaxial substrate and method for manufacturing same |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261113A (ja) * | 1985-09-11 | 1987-03-17 | Toshiba Corp | マイクロコンピユ−タの初期化方法及びその装置 |
| JP2661556B2 (ja) * | 1994-07-25 | 1997-10-08 | 日本電気株式会社 | 電界効果型半導体装置 |
| JPH08125126A (ja) * | 1994-10-19 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH08306703A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | 化合物半導体結晶装置とその製造方法 |
| DE19528238C2 (de) * | 1995-08-01 | 1999-07-22 | Fraunhofer Ges Forschung | Modulationsdotierter Feldeffekttrasistor mit kompositionsmodulierter Barrierenstruktur |
| JP2001185719A (ja) * | 1999-12-27 | 2001-07-06 | Showa Denko Kk | ＧａＩｎＰ系積層構造体及びこれを用いて作製した電界効果型トランジスタ |
| JPH1056168A (ja) * | 1996-08-08 | 1998-02-24 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| US6242293B1 (en) | 1998-06-30 | 2001-06-05 | The Whitaker Corporation | Process for fabricating double recess pseudomorphic high electron mobility transistor structures |
| JP3107051B2 (ja) * | 1998-07-10 | 2000-11-06 | 日本電気株式会社 | 電界効果トランジスタ、及びその製造方法 |
| US6060402A (en) * | 1998-07-23 | 2000-05-09 | The Whitaker Corporation | Process for selective recess etching of epitaxial field effect transistors with a novel etch-stop layer |
| TW468229B (en) * | 1998-08-05 | 2001-12-11 | Nat Science Council | High barrier gate field effect transistor structure |
| US6307221B1 (en) | 1998-11-18 | 2001-10-23 | The Whitaker Corporation | InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures |
| JP3716906B2 (ja) | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| US6566692B2 (en) * | 2000-08-11 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Electron device and junction transistor |
| US6703638B2 (en) | 2001-05-21 | 2004-03-09 | Tyco Electronics Corporation | Enhancement and depletion-mode phemt device having two ingap etch-stop layers |
| CA2456662A1 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
| JP4799966B2 (ja) * | 2005-09-06 | 2011-10-26 | 日本電信電話株式会社 | 電界効果トランジスタ |
| US8269253B2 (en) | 2009-06-08 | 2012-09-18 | International Rectifier Corporation | Rare earth enhanced high electron mobility transistor and method for fabricating same |
| JP5631566B2 (ja) * | 2009-09-15 | 2014-11-26 | 新日本無線株式会社 | 半導体装置 |
| KR101680767B1 (ko) * | 2010-10-06 | 2016-11-30 | 삼성전자주식회사 | 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법 |
| JP5991018B2 (ja) * | 2012-05-16 | 2016-09-14 | ソニー株式会社 | 半導体装置 |
| JP6233090B2 (ja) * | 2014-02-21 | 2017-11-22 | 富士通株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144979A (ja) * | 1984-01-07 | 1985-07-31 | Agency Of Ind Science & Technol | 半導体デバイス |
| JPS62213174A (ja) * | 1986-03-13 | 1987-09-19 | Fujitsu Ltd | 半導体装置 |
| JPH0783028B2 (ja) * | 1986-06-02 | 1995-09-06 | 株式会社日立製作所 | 半導体装置及び製造方法 |
| JPS6449274A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Superhigh-speed semiconductor device |
| JPS6450570A (en) * | 1987-08-21 | 1989-02-27 | Fujitsu Ltd | Semiconductor device |
| JPH088353B2 (ja) * | 1988-01-21 | 1996-01-29 | 三菱電機株式会社 | 二次元ヘテロ接合素子 |
| JP2630445B2 (ja) * | 1988-10-08 | 1997-07-16 | 富士通株式会社 | 半導体装置 |
| JPH02202029A (ja) * | 1989-01-31 | 1990-08-10 | Sony Corp | 化合物半導体装置 |
| EP0482726B1 (en) * | 1990-10-26 | 1996-03-13 | Nippon Telegraph And Telephone Corporation | Heterojunction field-effect transistor |
-
1992
- 1992-11-30 JP JP32009592A patent/JP3224437B2/ja not_active Expired - Lifetime
-
1993
- 1993-07-30 FR FR9309409A patent/FR2698722B1/fr not_active Expired - Lifetime
-
1994
- 1994-12-09 US US08/353,156 patent/US5521404A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304332B2 (en) | 2002-12-25 | 2007-12-04 | Sumitomo Chemical Company Limited | Compound semiconductor epitaxial substrate and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2698722A1 (fr) | 1994-06-03 |
| JPH06168960A (ja) | 1994-06-14 |
| US5521404A (en) | 1996-05-28 |
| FR2698722B1 (fr) | 1996-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| Guldner et al. | Two‐dimensional electron gas in a In0. 53Ga0. 47As‐InP heterojunction grown by metalorganic chemical vapor deposition | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US6841435B2 (en) | Method for fabricating a GaInP epitaxial stacking structure | |
| Kuo | Gas source molecular beam epitaxial growth and device applications in In0. 5Ga0. 5P and In0. 5Al0. 5P heterostructures | |
| US5489549A (en) | Method of fabricating n-type antimony-based strained layer superlattice | |
| JP2620901B2 (ja) | 応力補償層を有するＧａＡｓヘテロ構造 | |
| US5751028A (en) | Semiconductor device formed on a substrate having an off-angle surface | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JPH08213594A (ja) | 電界効果トランジスタ | |
| US5246878A (en) | Capping layer preventing deleterious effects of As--P exchange | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| Kikkawa et al. | Effect of strained InGaAs step bunching on mobility and device performance in n-InGaP/InGaAs/GaAs pseudomorphic heterostructures grown by metalorganic vapor phase epitaxy | |
| JPH04340232A (ja) | ヘテロ接合型半導体装置及びその製造方法 | |
| JP2780333B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| Prost et al. | Metalorganic vapor phase epitaxial grown heterointerfaces to GaInP with group-III and group-V exchange | |
| JP4150879B2 (ja) | 化合物半導体エピタキシャルウェハ | |
| JPH06244217A (ja) | ヘテロ接合半導体装置 | |
| JP3338911B2 (ja) | 半導体装置とその製造方法 | |
| JP3057503B2 (ja) | 化合物半導体の成長方法 | |
| JP2712252B2 (ja) | 高抵抗ＡｌＩｎＡｓ結晶膜及びトランジスタ | |
| JP2001244455A (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JPH0783029B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 12 |