JP2620901B2 - 応力補償層を有するGaAsヘテロ構造 - Google Patents
応力補償層を有するGaAsヘテロ構造Info
- Publication number
- JP2620901B2 JP2620901B2 JP3332439A JP33243991A JP2620901B2 JP 2620901 B2 JP2620901 B2 JP 2620901B2 JP 3332439 A JP3332439 A JP 3332439A JP 33243991 A JP33243991 A JP 33243991A JP 2620901 B2 JP2620901 B2 JP 2620901B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- layer
- stress compensation
- lattice constant
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims description 70
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 description 9
- 230000001788 irregular Effects 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 241000837181 Andina Species 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 206010027476 Metastases Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000009401 metastasis Effects 0.000 description 1
- 230000037230 mobility Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【0001】
【産業上の利用分野】本発明は、一般にはGaAsヘテ
ロ構造素子、特に応力補償層を有する不正規形(pse
udomorphic)GaAs MODFETに関す
るものである。
ロ構造素子、特に応力補償層を有する不正規形(pse
udomorphic)GaAs MODFETに関す
るものである。
【0002】
【従来の技術】不正規形AlGaAs/InxGa
1−xAs/GaAs MODFETは、従来のAlG
aAs/GaAs MODFETよりも高周波数特性が
優れている。不正規形成長つまりGaAs基板上のエピ
タキシャル層の可干渉性の歪み成長は、素子性能を低下
させるような不適格な転移(dislocation
s)を生じる事はほとんどない。MODFETの高周波
数、高速性能はInxGa1− xAsチャネル層のxの
値を増加することにより向上する。これはxを増加する
ことによりInxGa1−xAsの電子輸送特性が改善
されることによる。しかしながら、InxGa1−xA
sとGaAsとの格子不整合はxの値と共に増大する。
大きな格子不整合による不適合な転移の応力や構造によ
りInxGa1− xAsチャネル層の材質の品質が低下
し、しいては素子性能も低下する。不正規形で転移のな
いヘテロ構造に於いては、InxGa1−xAsチャネ
ル層の厚さは与えられたxの値に対して臨界値以下にし
なければならない。
1−xAs/GaAs MODFETは、従来のAlG
aAs/GaAs MODFETよりも高周波数特性が
優れている。不正規形成長つまりGaAs基板上のエピ
タキシャル層の可干渉性の歪み成長は、素子性能を低下
させるような不適格な転移(dislocation
s)を生じる事はほとんどない。MODFETの高周波
数、高速性能はInxGa1− xAsチャネル層のxの
値を増加することにより向上する。これはxを増加する
ことによりInxGa1−xAsの電子輸送特性が改善
されることによる。しかしながら、InxGa1−xA
sとGaAsとの格子不整合はxの値と共に増大する。
大きな格子不整合による不適合な転移の応力や構造によ
りInxGa1− xAsチャネル層の材質の品質が低下
し、しいては素子性能も低下する。不正規形で転移のな
いヘテロ構造に於いては、InxGa1−xAsチャネ
ル層の厚さは与えられたxの値に対して臨界値以下にし
なければならない。
【0003】xの値の増加または応力を減少させるため
には、チャネル層の厚さを減少させればよい。しかし、
チャネル層は電気特性に悪く影響する前のある厚さまで
しか薄くする事はできない。実際のチャネルの厚さは、
高品質の素子を作るためには、xの上限の値をほぼ0.
25に等しく設定する必要がある。電気特性を低下させ
る事なしにxを増加できる事が望ましい。
には、チャネル層の厚さを減少させればよい。しかし、
チャネル層は電気特性に悪く影響する前のある厚さまで
しか薄くする事はできない。実際のチャネルの厚さは、
高品質の素子を作るためには、xの上限の値をほぼ0.
25に等しく設定する必要がある。電気特性を低下させ
る事なしにxを増加できる事が望ましい。
【0004】格子不整合歪みを減少させる工程はxの値
を大きくする事ができる。1つのそのような工程では、
活性チャネル領域から十分に離れた転移を目的として形
成した、臨界厚よりも厚い傾斜したInxGa1−xA
s層を成長させる事が必要である。この場合、チャネル
層の活性領域の特性は転移やそれに係わる欠陥により低
下することはない。この方法の不利な点は、非常に厚い
InxGa1−xAs層を活性チャネル領域に欠陥を作
らないように成長させなければならない点である。しか
したとえそうしたとしても、欠陥がチャネル内に進展し
ないと言う保証はない。またさらに、製造上の点から
も、傾斜した層を成長させるのはコスト効率が良くない
から不利である。
を大きくする事ができる。1つのそのような工程では、
活性チャネル領域から十分に離れた転移を目的として形
成した、臨界厚よりも厚い傾斜したInxGa1−xA
s層を成長させる事が必要である。この場合、チャネル
層の活性領域の特性は転移やそれに係わる欠陥により低
下することはない。この方法の不利な点は、非常に厚い
InxGa1−xAs層を活性チャネル領域に欠陥を作
らないように成長させなければならない点である。しか
したとえそうしたとしても、欠陥がチャネル内に進展し
ないと言う保証はない。またさらに、製造上の点から
も、傾斜した層を成長させるのはコスト効率が良くない
から不利である。
【0005】InP MODFETはAlbert C
hinとT.Y.Changによりthe Journ
al of Vacuum Science Tech
nologyのVol.B 8(2),364−366
ページ(1990年)に掲載された「Achievem
ent of Exceptionally High
Mobilities in Modulation
−dopedGa1−xInxAs on InP U
sing a StressCompensated
Structure」と題する記事で発表されている。
InP基板上でのInxGa1−xAsの成長に於い
て、格子整合するxの値は0.53である。また、素子
性能を高めるためにはxの値を大きくするのが好ましい
が、GaAsの場合の制限と同じような制限が適用され
る。ChinとChangの提案したInPの構造に於
いて、In0.25Ga0.75As層は、応力の補償
のためにxが0.53よりも大きいInxGa1−xA
sチャネル層に隣接して形成される。In0.25Ga
0.75Asの格子定数はInPの格子定数より小さ
い。従って、歪み方向はxが0.53よりも大きいIn
xGa1−xAs層における歪み方向と反対である。
hinとT.Y.Changによりthe Journ
al of Vacuum Science Tech
nologyのVol.B 8(2),364−366
ページ(1990年)に掲載された「Achievem
ent of Exceptionally High
Mobilities in Modulation
−dopedGa1−xInxAs on InP U
sing a StressCompensated
Structure」と題する記事で発表されている。
InP基板上でのInxGa1−xAsの成長に於い
て、格子整合するxの値は0.53である。また、素子
性能を高めるためにはxの値を大きくするのが好ましい
が、GaAsの場合の制限と同じような制限が適用され
る。ChinとChangの提案したInPの構造に於
いて、In0.25Ga0.75As層は、応力の補償
のためにxが0.53よりも大きいInxGa1−xA
sチャネル層に隣接して形成される。In0.25Ga
0.75Asの格子定数はInPの格子定数より小さ
い。従って、歪み方向はxが0.53よりも大きいIn
xGa1−xAs層における歪み方向と反対である。
【0006】
【発明が解決しようとする課題】不幸なことに、隣接層
のxを変化させるこの方法はGaAs基板の成長の場合
は適用できない。なぜならば、InxGa1−xAsの
格子定数は、0よりも大きいすべてのxの値において、
GaAsの格子定数よりも大きいからである。InP基
板はGaAs基板に較べ脆くまた高価である。従って、
高性能で信頼性の高い素子を得るには、GaAs基板上
での不正規形のヘテロ構造の材質を改善することが望ま
しい。
のxを変化させるこの方法はGaAs基板の成長の場合
は適用できない。なぜならば、InxGa1−xAsの
格子定数は、0よりも大きいすべてのxの値において、
GaAsの格子定数よりも大きいからである。InP基
板はGaAs基板に較べ脆くまた高価である。従って、
高性能で信頼性の高い素子を得るには、GaAs基板上
での不正規形のヘテロ構造の材質を改善することが望ま
しい。
【0007】従って、本発明の目的は改良されたGaA
s MODFETを提供することである。
s MODFETを提供することである。
【0008】本発明の他の目的は、高周波数、高速特性
を有するGaAs MODFETを提供することであ
る。
を有するGaAs MODFETを提供することであ
る。
【0009】本発明のさらに他の目的は、チャネル層で
のInAsのモル比を高めたGaAs MODFETを
提供することである。
のInAsのモル比を高めたGaAs MODFETを
提供することである。
【0010】本発明のさらに他の目的は、厚さとInA
sのモル比が最も適切で、不適切な転移がほとんどない
チャネル層を持つ不正規形のAlGaAs/InGaA
s/GaAs MODFETを提供することである。
sのモル比が最も適切で、不適切な転移がほとんどない
チャネル層を持つ不正規形のAlGaAs/InGaA
s/GaAs MODFETを提供することである。
【0011】
【課題を解決するための手段】上述の課題を解決するた
めの手段はGaAsyP1−y応力補償層を有するGa
Asヘテロ構造によって提供される。このヘテロ構造
は、GaAs基板と、このGaAs基板上に形成され、
GaAs基板の格子定数より小さい格子定数の応力補償
層と、この応力補償層上に形成され、GaAs基板の格
子定数よりも大きな格子定数のチャネル層とから構成さ
れる。
めの手段はGaAsyP1−y応力補償層を有するGa
Asヘテロ構造によって提供される。このヘテロ構造
は、GaAs基板と、このGaAs基板上に形成され、
GaAs基板の格子定数より小さい格子定数の応力補償
層と、この応力補償層上に形成され、GaAs基板の格
子定数よりも大きな格子定数のチャネル層とから構成さ
れる。
【0012】
【実施例】図1は製作途中にある本発明の一実施例の拡
大断面図である。図に示す半絶縁GaAs基板10上に
はドープされていないAlAs/GaAs超格子緩衝層
12を形成する。GaAs基板10は公知の標準的な結
晶成長技術によって形成する。また、残りの層は公知の
分子ビームエピタキシーや金属有機気相成長などの沈積
技術(deposition techniques)
を用いて形成する。ドープされていないAlAs/Ga
As超格子緩衝層12の厚さは一例として約1000オ
ングストロームである。この後に、非ドープGaAs層
14は一例として2000オングストロームで、超格子
緩衝層12上に形成する。非ドープGaAs層14や非
ドープAlAs/GaAs超格子緩衝層12は、後に形
成するInxGa1−xAsチャネル層18のための良
い下地特性を作るために用いられる。従って非ドープG
aAs層14やドープされていないAlAs/GaAs
超格子緩衝層12は本発明においては必ずしも必要なも
のではない。次に、非ドープGaAsyP1−y層16
を非ドープGaAs層14上に形成する。非ドープIn
xGa1−xAsチャネル層18を非ドープGaAsy
P1−y層16上に沈積する。
大断面図である。図に示す半絶縁GaAs基板10上に
はドープされていないAlAs/GaAs超格子緩衝層
12を形成する。GaAs基板10は公知の標準的な結
晶成長技術によって形成する。また、残りの層は公知の
分子ビームエピタキシーや金属有機気相成長などの沈積
技術(deposition techniques)
を用いて形成する。ドープされていないAlAs/Ga
As超格子緩衝層12の厚さは一例として約1000オ
ングストロームである。この後に、非ドープGaAs層
14は一例として2000オングストロームで、超格子
緩衝層12上に形成する。非ドープGaAs層14や非
ドープAlAs/GaAs超格子緩衝層12は、後に形
成するInxGa1−xAsチャネル層18のための良
い下地特性を作るために用いられる。従って非ドープG
aAs層14やドープされていないAlAs/GaAs
超格子緩衝層12は本発明においては必ずしも必要なも
のではない。次に、非ドープGaAsyP1−y層16
を非ドープGaAs層14上に形成する。非ドープIn
xGa1−xAsチャネル層18を非ドープGaAsy
P1−y層16上に沈積する。
【0013】素子はさらに、InxGa1−xAsチャ
ネル層18上に、この実施例のように非ドープAlGa
As層であるスペーサ層20を標準的な工程で形成する
ことによって完成する。
ネル層18上に、この実施例のように非ドープAlGa
As層であるスペーサ層20を標準的な工程で形成する
ことによって完成する。
【0014】本実施例でN型ドープのAlGaAs層と
して示された電子供給層22と、本実施例でのN型ドー
プのGaAs層であるキャップ層24を、非ドープAl
GaAs層20上に形成する。キャップ層24の一部
は、電子供給層22上にゲート金属層28を形成するた
めに除去する。その後でソースおよびドレイン領域26
をキャップ層24上に形成し、キャップ層24はソース
/ドレイン領域26に対してオーミック接触を形成す
る。AlGaAsスペーサ層20、電子供給層22、キ
ャップ層24は他のタイプのFETにも共通するもの
で、ここに示した実施例の構成上では重要ではないが、
電子供給層22は高性能なMODFETを形成するため
には必要である。
して示された電子供給層22と、本実施例でのN型ドー
プのGaAs層であるキャップ層24を、非ドープAl
GaAs層20上に形成する。キャップ層24の一部
は、電子供給層22上にゲート金属層28を形成するた
めに除去する。その後でソースおよびドレイン領域26
をキャップ層24上に形成し、キャップ層24はソース
/ドレイン領域26に対してオーミック接触を形成す
る。AlGaAsスペーサ層20、電子供給層22、キ
ャップ層24は他のタイプのFETにも共通するもの
で、ここに示した実施例の構成上では重要ではないが、
電子供給層22は高性能なMODFETを形成するため
には必要である。
【0015】非ドープGaAsyP1−y層16は、y
が1より小さい時、応力補償層(stress−com
pensating layer)として機能する。G
aAsyP1−y層16は、yが1より小さい時、格子
定数がGaAs層14やGaAs基板10の格子定数よ
り小さくなるので、応力補償層として機能するが、In
xGa1−xAsチャネル層18の格子定数は、xが0
より大きい時は、GaAs層14やGaAs基板10の
格子定数より大きくなる。GaAsyP1−y層16は
GaAs基板10の表面に平行な面にGaAs基板10
に関し張力歪みを発生する。一方、InxGa1−xA
sチャネル層18はGaAs基板10の表面に平行な面
にGaAs基板10に関し圧縮歪みを発生する。このこ
とはGaAsyP1−y層16の歪み方向がInxGa
1−xAsチャネル層18に発生する歪み方向と反対の
ものであり従って、応力補償層として機能できることを
意味する。GaAsyP1−y層16の厚さとyの値
は、不正規形のGaAsyP1−y層を形成できるよう
に決める。
が1より小さい時、応力補償層(stress−com
pensating layer)として機能する。G
aAsyP1−y層16は、yが1より小さい時、格子
定数がGaAs層14やGaAs基板10の格子定数よ
り小さくなるので、応力補償層として機能するが、In
xGa1−xAsチャネル層18の格子定数は、xが0
より大きい時は、GaAs層14やGaAs基板10の
格子定数より大きくなる。GaAsyP1−y層16は
GaAs基板10の表面に平行な面にGaAs基板10
に関し張力歪みを発生する。一方、InxGa1−xA
sチャネル層18はGaAs基板10の表面に平行な面
にGaAs基板10に関し圧縮歪みを発生する。このこ
とはGaAsyP1−y層16の歪み方向がInxGa
1−xAsチャネル層18に発生する歪み方向と反対の
ものであり従って、応力補償層として機能できることを
意味する。GaAsyP1−y層16の厚さとyの値
は、不正規形のGaAsyP1−y層を形成できるよう
に決める。
【0016】GaAsyP1−y層16が直接禁制帯層
(directbandgaplayer)となるため
には、yは0.55よりも大きくなければならない。し
かしながら、非ドープGaAsyP1−y層16のキャ
リア輸送や光学的な再結合が直接禁制帯層を必要しなけ
れば、yの値も0.55より小さな値を用いてよい。非
ドープGaAsyP1−y層16を用いたとき、素子応
用のためにこの層の厚さと妥協することなくInxGa
1−xAsチャネル層18のxの値は0.25よりも大
きくしてもよい。傾斜したGaAsyP1−y層16を
形成してもよいが、製造上の点からは工程が複雑になり
望ましくない。
(directbandgaplayer)となるため
には、yは0.55よりも大きくなければならない。し
かしながら、非ドープGaAsyP1−y層16のキャ
リア輸送や光学的な再結合が直接禁制帯層を必要しなけ
れば、yの値も0.55より小さな値を用いてよい。非
ドープGaAsyP1−y層16を用いたとき、素子応
用のためにこの層の厚さと妥協することなくInxGa
1−xAsチャネル層18のxの値は0.25よりも大
きくしてもよい。傾斜したGaAsyP1−y層16を
形成してもよいが、製造上の点からは工程が複雑になり
望ましくない。
【0017】InxGa1−xAsチャネル層18の厚
さやxの値は格子不整合の点によって限定されるもので
はない事は明らかである。xの値を大きくすると伝達特
性を高める事ができる。さらにInxGa1−xAsチ
ャネル層18とGaAsyP1−y層16の間の伝導帯
の不連続性もまたかなり大きくなる。これによりInx
Ga1−xAsチャネル層18内での良好な電子閉じ込
めを与え、従って、素子特性を改善して高周波数、高速
性能を有するGaAs MODFETを提供できる。
さやxの値は格子不整合の点によって限定されるもので
はない事は明らかである。xの値を大きくすると伝達特
性を高める事ができる。さらにInxGa1−xAsチ
ャネル層18とGaAsyP1−y層16の間の伝導帯
の不連続性もまたかなり大きくなる。これによりInx
Ga1−xAsチャネル層18内での良好な電子閉じ込
めを与え、従って、素子特性を改善して高周波数、高速
性能を有するGaAs MODFETを提供できる。
【0018】
【発明の効果】以上説明したように本発明によれば、高
周波数、高速特性を持つよう電気的特性を改善すること
ができる等の効果を奏する。
周波数、高速特性を持つよう電気的特性を改善すること
ができる等の効果を奏する。
【図1】製作途中にある本発明の一実施例の拡大断面図
である。
である。
26 ソース、ドレイン電極 28 ゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812
Claims (3)
- 【請求項1】 ある格子定数を有するGaAs基板(1
0)と、該GaAs基板(10)上に形成され、前記G
aAs基板(10)の格子定数より小さい格子定数を有
するGaAsyP1−y(但し、yは1より小)応力補
償層(16)と、該GaAsyP1−y応力補償層(1
6)上に形成され、前記GaAs基板(10)の格子定
数よりも大きい格子定数を有するInxGa1−xAs
チャネル層(18)と、を具備する応力補償層を有する
GaAsヘテロ構造。 - 【請求項2】 ある格子定数を持つGaAs基板(1
0)と、該GaAs基板(10)上に形成され、該Ga
As基板(10)に関して前記GaAs基板(10)の
表面に平行な面で張力歪を発生するGaAsyP1−y
(但し、yは1より小)応力補償層(16)と、該応力
補償層(16)上に形成され、前記GaAs基板(1
0)に関して該GaAs基板(10)の表面に平行な面
で圧縮歪を発生するInxGa1−xAsチャネル装置
(18)と、を具備する応力補償層を有するGaAsヘ
テロ構造。 - 【請求項3】 ある格子定数を持つGaAs基板(1
0)と、該GaAs基板(10)上に形成され、歪みを
有するGaAsyP1−y層(16)(但し、yは0.
55以下)と、該GaAsyP1−y層(16)上に形
成され該GaAsyP1−y層(16)の歪み方向と反
対方向の歪みを有するInxGa1−xAsチャネル層
(18)と、を具備する応力補償層を有するGaAsヘ
テロ構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/620,819 US5075744A (en) | 1990-12-03 | 1990-12-03 | GaAs heterostructure having a GaAsy P1-y stress-compensating layer |
US620,819 | 1990-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04268736A JPH04268736A (ja) | 1992-09-24 |
JP2620901B2 true JP2620901B2 (ja) | 1997-06-18 |
Family
ID=24487528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3332439A Expired - Fee Related JP2620901B2 (ja) | 1990-12-03 | 1991-11-21 | 応力補償層を有するGaAsヘテロ構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5075744A (ja) |
JP (1) | JP2620901B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719894A (en) * | 1996-09-25 | 1998-02-17 | Picolight Incorporated | Extended wavelength strained layer lasers having nitrogen disposed therein |
US5825796A (en) | 1996-09-25 | 1998-10-20 | Picolight Incorporated | Extended wavelength strained layer lasers having strain compensated layers |
US5719895A (en) * | 1996-09-25 | 1998-02-17 | Picolight Incorporated | Extended wavelength strained layer lasers having short period superlattices |
JP4023893B2 (ja) * | 1997-06-06 | 2007-12-19 | 沖電気工業株式会社 | 発光素子アレイ及び発光素子 |
US6784074B2 (en) | 2001-05-09 | 2004-08-31 | Nsc-Nanosemiconductor Gmbh | Defect-free semiconductor templates for epitaxial growth and method of making same |
US6653166B2 (en) * | 2001-05-09 | 2003-11-25 | Nsc-Nanosemiconductor Gmbh | Semiconductor device and method of making same |
US8900969B2 (en) * | 2012-01-27 | 2014-12-02 | Skyworks Solutions, Inc. | Methods of stress balancing in gallium arsenide wafer processing |
US9093506B2 (en) | 2012-05-08 | 2015-07-28 | Skyworks Solutions, Inc. | Process for fabricating gallium arsenide devices with copper contact layer |
RU2534447C1 (ru) * | 2013-07-09 | 2014-11-27 | Открытое акционерное общество "Научно-производственное предприятие "Пульсар" | Псевдоморфный гетеростуктурный модулировано-легированный полевой транзистор |
US9530719B2 (en) | 2014-06-13 | 2016-12-27 | Skyworks Solutions, Inc. | Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2225207B1 (ja) * | 1973-04-16 | 1978-04-21 | Ibm | |
US4558336A (en) * | 1984-03-02 | 1985-12-10 | The United States Of America As Represented By The Secretary Of The Army | MBE Growth technique for matching superlattices grown on GaAs substrates |
JPH0650723B2 (ja) * | 1984-10-17 | 1994-06-29 | 日本電気株式会社 | エピタキシヤル成長方法 |
JPS63284869A (ja) * | 1987-05-18 | 1988-11-22 | Oki Electric Ind Co Ltd | ヘテロ接合電界効果半導体装置 |
JP2921835B2 (ja) * | 1988-02-04 | 1999-07-19 | 松下電器産業株式会社 | ヘテロ接合型電界効果トランジスタ |
JPH0760791B2 (ja) * | 1988-11-04 | 1995-06-28 | シャープ株式会社 | 化合物半導体基板 |
-
1990
- 1990-12-03 US US07/620,819 patent/US5075744A/en not_active Expired - Lifetime
-
1991
- 1991-11-21 JP JP3332439A patent/JP2620901B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04268736A (ja) | 1992-09-24 |
US5075744A (en) | 1991-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3224437B2 (ja) | Iii−v族化合物半導体装置 | |
EP0381396A1 (en) | Compound semiconductor devices | |
US5952672A (en) | Semiconductor device and method for fabricating the same | |
JP2620901B2 (ja) | 応力補償層を有するGaAsヘテロ構造 | |
US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
US5550388A (en) | Heterojunction FET having barrier layer consisting of two layers between channel and buffer layers | |
US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
US5751028A (en) | Semiconductor device formed on a substrate having an off-angle surface | |
US5652440A (en) | GaAs-InGaAs high electron mobility transistor | |
KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
US5571748A (en) | Methods for producing compound semiconductor devices | |
US5585306A (en) | Methods for producing compound semiconductor devices | |
JPH08213594A (ja) | 電界効果トランジスタ | |
JPH10284510A (ja) | 半導体基板 | |
US5302847A (en) | Semiconductor heterostructure having a capping layer preventing deleterious effects of As-P exchange | |
JP2557373B2 (ja) | 化合物半導体装置 | |
JPH088354B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JP2917719B2 (ja) | 電界効果トランジスタ | |
US5341006A (en) | Semiconductor device having diffusion-preventing layer between III-V layer and IV layer | |
JP2808671B2 (ja) | 電界効果トランジスタ | |
JP2687937B2 (ja) | 電界効果トランジスタ | |
JPH02306668A (ja) | 量子細線を有する半導体装置及びその製造方法 | |
JP3121671B2 (ja) | 半導体装置の製造方法 | |
JPH11251334A (ja) | 電界効果トランジスタ | |
JP2629631B2 (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |