JP4023893B2 - 発光素子アレイ及び発光素子 - Google Patents
発光素子アレイ及び発光素子 Download PDFInfo
- Publication number
- JP4023893B2 JP4023893B2 JP04150198A JP4150198A JP4023893B2 JP 4023893 B2 JP4023893 B2 JP 4023893B2 JP 04150198 A JP04150198 A JP 04150198A JP 4150198 A JP4150198 A JP 4150198A JP 4023893 B2 JP4023893 B2 JP 4023893B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- emitting element
- semiconductor epitaxial
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Description
【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード素子等の発光素子アレイ及び発光素子に関する。
【０００２】
【従来の技術】
発光ダイオード（light emitting diode：ＬＥＤという）素子は、発光が鮮やかであること、駆動電圧が低く周辺回路が容易になるなどの理由により従来より表示デバイスとして幅広く使用されている。
【０００３】
ＬＥＤは、従来、例えば「固体発光素子とその応用；中村哲郎、内丸清、産報、１９７１」に開示されているように、化合物半導体基板に不純物を拡散してｐｎ接合を形成することにより作製する。
【０００４】
図２４は従来のＬＥＤの構造を模式的に示す図である。
【０００５】
図２４において、ＬＥＤは、ｎ型ＧａＡｓ基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエピタキシャル成長させたｎ型ＧａＡｓＰ半導体エピタキシャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰ半導体エピタキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＯ2絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを拡散してｐｎ接合を形成した構造である。この構造の接合は、一般的に、ホモ接合と呼ばれている。
【０００６】
この構造のＬＥＤは作製工程が比較的少なく容易に作製できる利点があるが、接合を通して注入された少数キャリアは多数キャリアと再結合する際に発生する光の波長が基板半導体のエネルギバンドギャップと等しいため、発生した光は光が通過するｐ型領域での光吸収が、大きく、発光効率が高くならないという問題点があった。
【０００７】
上記ホモ接合によるＬＥＤに対して、例えば、「発光ダイオード；奥野保男、産業図書、１９９４」に記載されているように、異なる結晶を接合して形成されたｐｎ接合（以下、ヘテロ接合という）を用いたＬＥＤがある。ヘテロ接合にすることによりホモ接合よりもＬＥＤの発光効率を向上することができる。
【０００８】
図２５及び図２６はへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図であり、図２５は一般的にシングルヘテロ構造（ＳＨ構造）と呼ばれるＬＥＤの例を、図２６は一般的にダブルヘテロ構造（ＤＨ構造）と呼ばれるＬＥＤの例を示す。
【０００９】
図２５のシングルヘテロ構造と呼ばれるＬＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造である。
【００１０】
この構造では図２５（ｂ）に示すように、接合を通して注入された正孔はヘテロ接合界面でのエネルギ障壁によって拡散が阻止され再結の割合が増加する。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップと等しく、光取り出しの窓となるｎ型Ａｌ0.65Ｇａ0.35Ａｓのエネルギバンドギャップが、Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップよりも大きいので、発生した光は窓となる半導体領域では吸収されない。したがって、発光効率が増加する。
【００１１】
また、図２６のダブルヘテロ構造と呼ばれるＬＥＤは、発光領域であるｐ型
Ａｌ0.35Ｇａ0.65Ａｓ活性層をその層のエネルギバンドギャップよりも大きいｐ型Ａｌ0.65Ｇａ0.35Ａｓクラッド層、ｎ型Ａｌ0.35Ｇａ0.65Ａｓクラッド層で挟んだ構造である。この構造では、図２６（ｂ）に示すように接合を通して注入された電子、正孔はヘテロ界面のエネルギ障壁によって拡散が阻止され再結合の割合が増加する。また、シングルヘテロＬＥＤ同様、窓領域での光の吸収もなく、発光効率が増加する。
【００１２】
上述したＬＥＤを集積したＬＥＤアレイは、例えばＬＥＤプリンタの光源として使用される。ホモ接合でＬＥＤアレイを作製する場合には、拡散マスク開口部を通して半導体へ拡散を行う選択拡散によってｐｎ接合アレイを容易に作製することができる。この選択拡散によるＬＥＤアレイの作製は工程が容易であり、例えば、１２００ｄｐｉＬＥＤアレイのような超高密度ＬＥＤアレイも作製可能である。
【００１３】
【発明が解決しようとする課題】
しかしながら、このような従来のＬＥＤアレイでは、発光効率を向上できるへテロ接合でＬＥＤアレイを作製する場合には、例えば、メサエッチングによって各ＬＥＤを素子分離する必要があるので、ＬＥＤアレイの高密度化は素子分離プロセス制御に依存することになる。このため、素子分離プロセス制御の限界に対応して、へテロ接合ＬＥＤアレイの高密度化に限界があった。
【００１４】
本発明は、低コスト高歩留りで量産可能な高発光効率の高密度発光素子アレイ及び発光素子を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明による発光素子アレイは、第１導電型のエネルギバンドギャップの異なる少なくとも２層の半導体エピタキシャル層へ第２導電型の不純物を選択的に拡散させて複数の発光素子を作製した発光素子アレイであって、少なくともエネルギバンドギャップが相対的に小さい材料からなり拡散領域のフロントが層内に存在する第１の半導体エピタキシャル層と、エネルギバンドギャップが相対的に大きい材料からなる第２の半導体エピタキシャル層とを積層した構造を備え、前記第２の半導体エピタキシャル層上の少なくとも拡散マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合部分を削除することにより、ｐｎ接合が存在しない第２導電型の不純物拡散をされた、電極とオーミックコンタクトを有すると供に該不純物拡散領域内で該電極より広く形成されたＧａＡｓ層領域を設けたことを特徴とする。
【００１９】
本発明による別の発光素子アレイは、第１導電型のエネルギバンドギャップの異なる少なくとも３層の半導体エピタキシャル層へ第２導電型の不純物を選択的に拡散させて複数の発光素子を作製した発光素子アレイであって、少なくともエネルギバンドギャップが相対的に小さい材料からなり拡散領域のフロントが層内に存在する第１の半導体エピタキシャル層と、エネルギバンドギャップが相対的に大きい材料からなる第２の半導体エピタキシャル層と、前記第１の半導体エピタキシャル層に接し、エネルギバンドギャップが前記第１の半導体エピタキシャル層のエネルギバンドギャップより大きい第３の半導体エピタキシャル層とを積層した構造を備え、前記第２の半導体エピタキシャル層上の少なくとも拡散マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合部分を削除することにより、ｐｎ接合が存在しない第２導電型の不純物拡散をされた、電極とオーミックコンタクトを有すると供に該不純物拡散領域内で該電極より広く形成されたＧａＡｓ層領域を設けたことを特徴とする。
【００３５】
【発明の実施の形態】
本発明に係る発光素子アレイ及び発光素子は、単独のＬＥＤ又はＬＥＤアレイに適用することができる。
【００３６】
第１の実施形態
図１は本発明の第１の実施形態に係るＬＥＤの構造を示す断面図、図２は、図１に示すＬＥＤを複数個配置したＬＥＤアレイの構造を示す断面図である。
【００３７】
図１及び図２は、エピ層１とエピ層２での拡散速度の差を強調して描かれた図で、拡散領域の断面形状はエピ層１とエピ層２の境界で段差のついた形状に描かれている。ところが実際には、エピ層１とエピ層２のＡｌ組成の選び方（ｘとｙの値）によっては図３に描かれているように、拡散断面形状において、エピ層１とエピ層２の境界で顕著な段差が見えない場合もある。
【００３８】
これらの図において、ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上にＧａＡｓバッファ層１１０を設け、その上にエピタキシャル成長させた厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２（ｘ＞０）及び厚さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）（ｙ＞０）１０３、亜鉛（Ｚｎ）を拡散して形成されたｐ型拡散領域１０４、選択拡散領域１０４の拡散フロント（基板主面と略平行なｐｎ接合面）１０５、ｐ側電極１０６、Ｚｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０７、例えばＡｕ合金電極からなる裏面電極１０８により構成される。
【００３９】
ここで、Ｚｎ選択拡散領域１０４は、エピ層２内に形成されたＺｎ拡散領域１２１とそれと連続しているエピ層１内に形成されたＺｎ拡散領域１２２である。
【００４０】
ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１の上にｎ型ＧａＡｓバッファ層を設け、その上に厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２と厚さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３を積層した構造である。ここで、ｎ型ＧａＡｓバッファ層は、例えば約１０００Åとすることができる。また、混晶比ｘ、ｙは、ｘ＜ｙの関係を満たす。すなわち、エピ層１のエネルギバンドギャップＥg1はエピ層２のエネルギバンドギャップＥg2よりも小さい構造である。
【００４１】
また、ＬＥＤ１００には、ｐ型不純物であるＺｎを選択的に拡散した拡散領域１０４が形成されている。ここで、拡散深さＸjすなわちエピ層２の表面から拡散フロントまでの距離は、エピ層２の厚さｄ2に対して、ｄ2＜Ｘj＜（ｄ1＋ｄ2）の関係を満たす。すなわち、拡散フロント１０５は、エピ層１に達している。
【００４２】
ＬＥＤ１００のＺｎ拡散領域側（ｐ型側）の電極、及びＧａＡｓ基板裏面側（ｎ型側）の電極に関しては、ｐ側電極１０６として例えばＡｌ系材料を、ｎ側電極１０８として例えばΑｕ合金系材料を、それぞれ使用してオーミック電極を設けてある。ｐ側電極１０６とｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３は、層間絶縁膜１０７によって絶縁されている。層間絶縁膜１０７は、例えば、ＳｉＮ膜である。
【００４３】
図２は上記ＬＥＤ１００を複数個配置した例であり、図に示すように拡散領域１０４が等ピッチで配列してある。
【００４４】
次に、積層構造へ選択的に不純物を拡散して作製するＬＥＤアレイの製造方法について説明する。
【００４５】
ＡｌxＧａ1-xＡｓ（エピ層１）／ＡｌyＧａ1-yＡｓ（エピ層２）積層構造（ｘ，ｙ＞０，ｙ＞ｘ）へＺｎを拡散して作製する場合を例にとり説明する。
【００４６】
前記図１及び図２は、積層構造へＺｎを拡散した場合の一般的な拡散領域の形状を模式的に示している。ここで、Ｚｎ選択拡散領域は、ｎ型のエピ層１とｎ型のエピ層２にＺｎが拡散して形成された拡散領域である。エピ層２の混晶比ｙはエピ層１の混晶比ｘよりも大きい。ＡｌxＧａ1-xＡｓへＺｎを拡散する場合、混晶比ｘが大きいほど拡散速度が早いことが知られている。したがって、ｙ＞ｘとした場合には横方向の拡散距離はエピ層２の方がエピ層１よりも大きくなる。
【００４７】
例として、ｘ＝０．１，ｙ＝０．３５となるように選ぶ場合について図２を参照しながら説明する。
【００４８】
例えばｘ＝０．１，ｙ＝０．３５とすると拡散温度を約６４０℃としたとき、エピ層２での拡散速度はエピ層１での拡散速度の約４倍となると見積もることができる。例えば、１２００ｄｐｉのドット密度でＬＥＤを一列に配列する場合には、ＬＥＤのピッチは約２１．２μｍであり、横方向拡散によって隣接ＬＥＤがショートしないようにするには、拡散開口部Ｗlを５μｍ、隣接した拡散領域の最小間隔（ｄa）minを１０μｍとした場合には、横方向拡散距離Ｘlは約３μｍ以下でなければならない。エピ層１、エピ層２のそれぞれの層厚をｄ1、ｄ2、拡散深さをΧjとする。本発明者等の実験によれば、単一の混晶比における横方向拡散と拡散深さの比βを約１となるように拡散を実施できる。
【００４９】
したがって、エピ層２の上端の横方向拡散フロントまでの距離を横方向拡散距離Ｘlとし、エピ層１とエピ層２でのエピ層に垂直方向（深さ方向）拡散速度の比をαとすれば、
とすればよい。Ｌpはドットピッチである。したがって、例えば、
Ｘlを３μｍ、Ｘjを１μｍ、αを４としたとき、ｄ2は
と設計できる。ｄ2＝０．３μｍ、Ｘj＝１μｍとすれば、エピ層１の層厚ｄ1は０．７μｍ以上にすればよく、例えばｄ1＝１μｍとすればよい。
【００５０】
ここで逆に例えば、ｄ2＝０．３μｍ、ｄ1＝１μｍと設計した場合には、Ｘjは必ずしも１μｍである必要はなく、０．３μｍ＜Ｘj＜１．３μｍ、すなわち、
エピ層厚ｄ2＜Ｘj＜（エピ層厚ｄ1＋エピ層厚ｄ2）の範囲で、
（Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×β
を満たすようにＸjを決めることができる。
【００５１】
このような薄い層厚のエピ層は、例えば、ΜＯＣＶＤ（有機金属気相エピタキシャル成長法）やΜＢＥ（分子線エピタキシー）法によって精度よく、また、大口径の基板面内で均一に作製することが可能である。
【００５２】
図４〜図６は上記ＬＥＤアレイの製造方法を説明するための工程断面図である。
【００５３】
上述したような積層エピ構造に開口部を有する絶縁膜３０１を形成した後、Ｚｎを含む酸化物膜（拡散源膜）３０２とＺｎの飛散を防止するための絶縁膜（キャップ膜）３０３を膜付けする（図４参照）。
【００５４】
次いで、図５に示すように窒素雰囲気の開管アニール炉内にウエハを設置して拡散を実施する。本発明者等の実験によれば、拡散温度は、例えば５００℃〜６５０℃とするのがよい。この温度で拡散をすることによって、所望の拡散深さ制御を精密に実施することができる。拡散時間は所望のＸjに応じて適宜設定することができる。
【００５５】
次いで、図６に示すように拡散後に拡散源膜３０２とキャップ膜３０３を除去した後、拡散領域表面の一部にオーミックコンタクトを有する電極（ｐ側電極）３０４を形成する。電極材料はＡｌ系の金属をＥＢ蒸着によって膜付けした後、標準的なフォトリソグラフィー、エッチング技術によって電極パターンを形成できる。電極パターン形成後に良好なオーミックコンタクトを得るためにウエハをシンタする。基板裏面にはｎ側電極としてＡｕ系の金属をＥＢ蒸着で膜付けし、良好なオーミックコンタクトを得るためにウエハをシンタする。
【００５６】
以上でＬＥＤアレイが完成する。
【００５７】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【００５８】
図７はＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。図７はあくまで動作原理を概念的に示すための模式図であり、エピ層１とエピ層２の界面におけるエネルギバンド不連続などの細かい構造を厳密に示す図ではない。
【００５９】
図７において、領域２（エピ層２の領域）のエネルギバンドギャップは領域１（エピ層１の領域）のエネルギバンドギャップよりも大きい。ｐｎ接合はエピ層１内、すなわち領域１内に形成されている。
【００６０】
領域２のエネルギバンドギャップは領域１のエネルギバンドギャップよりも大きいために領域１と領域２の境界にエネルギ障壁が存在する。したがって、半導体エピタキシャル層の積層面に垂直方向に関しては、Ｚｎ拡散領域へ注入された電子はエネルギ的に領域２への拡散が阻止される。このため、基板の主面に垂直な方向（エピ層１とエピ層２の積層方向）では注入キャリアを閉じ込めることができ、領域２が存在しない場合と比較して、領域１へ注入された電子の密度が非常に高くなる。このことにより正孔と再結合する電子の数が増加し、電子−正孔の再結合によって発生する光の強度が増加する。すなわち、ＬＥＤの発光効率が増加する。
【００６１】
ｐｎ接合は拡散領域１０４の拡散フロント１０５に位置するので、ｐｎ接合は領域１だけではなく、横方向拡散フロントとして領域２にも形成されている。ｐｎ接合に順方向の電圧を印加した時の電子電流密度Ｊeは、
Ｊe＝−ｑＫｅｘｐ［−ｑＶD／ｋＴ］（ｅｘｐ［ｑＶ／ｋＴ］−１）
である。ここで、ｑは電荷、ＶDは拡散電位、Ｖは印加電圧、ｋはボルツマン定数、Ｔは温度、Ｋは比例定数である。いま、Ｖを一定にすれば、拡散電位ＶDが小さいほどＪeが大きい。正孔についても同様に考えられる。
【００６２】
ここで、エピ層１に形成されているｐｎ接合の拡散電位ＶD1とエピ層２に形成されているｐｎ接合の拡散電位ＶD2とを比較する。ｎ型領域、ｐ型領域ではそれぞれフェルミ準位が伝導帯の底、価電子帯の頂上のエネルギレベルとほぼ同等とすれば、ＶD1〜Ｅg1，ＶD2〜Ｅg2である。したがって、本実施形態の構造ではＶD1＜ＶD2である。つまり、エピ層１内に形成されているｐｎ接合を通って流れる電流密度は、エピ層２内に形成されているｐｎ接合を通って流れる電流密度よりも圧倒的に大きい。このことを次に具体的な数値を使って説明する。
【００６３】
例えば、ｘ＝０．１，ｙ＝０．３５とするとＥg2-Ｅg1〜０．３ｅＶであるので、ＶD2-ＶD1〜０．３ｅｖとして、エピ層１の接合を流れる電子電流密度Ｊ1とエピ層２の接合を流れる電子電流密度Ｊ2の比を求めると、
と見積もることができる。つまり、実質的にほぼ全電子電流がエピ層１内に形成されたｐｎ接合を通して注入される。したがって、キャリアの注入はほぼ完全にエピ層１内に形成されたｐｎ接合を通して起こり、電子−正孔の再結合は主としてエピ層１における再結合が支配的となるようにすることができる。したがって、発光波長がほぼエピ層１のエネルギバンドギャップＥgに等しい光のスペクトルが得られる。エピ層２のエネルギバンドギャップＥg2は、エピ層１内で発生する光のエネルギよりも大きいので、エピ層１で発生した光は窓となるエピ層２では吸収されない。つまり、発光効率が減少しない。
【００６４】
このような構造にすれば、選択拡散におけるエピ層２でのｐ型領域の広がりを制限することができ、各ＬＥＤの絶縁が確保でき、高密度ＬＥＤアレイが実現できる。
【００６５】
また、エピ層１を電子の平均自由工程以下となるような薄い厚さとしても電子をエピ層１とエピ層２の界面のエネルギ障壁によって拡散を防止できるので、エピ層２が存在しない時のような発光効率の減少はなく、拡散深さ制御の精度に応じてエピ層１の厚さを薄くすることもできる。エピ層１の厚さを薄くすれば、それに応じて注入電子の密度を高くすることができ、発光効率を上昇させることもできる。
【００６６】
以上説明したように、第１の実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上にエピタキシャル成長させた厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）（ｘ＞０）１０２、厚さｄ2のｎ型の
ＡｌyＧａ1-yＡｓ層（エピ層２）（ｙ＞ｘ）１０３、Ｚｎを拡散して形成されたｐ型拡散領域１０４、エピ層１内に存在する拡散領域１０４の拡散フロント１０５、ｐ側電極１０６、層間絶縁膜１０７及びｎ側電極１０８を備え、エピ層１のエネルギバンドギャップＥg1はエピ層２のエネルギバンドギャップＥg2よりも小さく（Ｅg1＜Ｅg2）、かつ、（Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×β及びｄ2＜Ｘj＜（ｄ1＋ｄ2）なるエピ層１及びエピ層２の層厚の関係を満たすように層厚の薄いｎ型のエピ層１、エピ層２を積層した構造にエピ層２の層厚よりも深いｐ型の拡散領域を選択的に形成するように構成したので、注入電子密度を高くすることができ、発光効率を向上させることができる。また、注入電子をエピ層１とエピ層２の界曲のエネルギ障壁によって閉じこめることができるので、エピ層１を電子の平均自由工程よりも薄くすることもできる。したがって、全体のエピ層を薄くすることが可能となる。
【００６７】
このように、選択拡散深さを浅くすることができるのでエピ層２での大きい横方向のＺｎ拡散距離が制限でき、１２００ｄｐｉのような超高密度ＬＥＤアレイでも一列に配列した各ＬＥＤがショートすることなくＬＥＤアレイが製造できる。
【００６８】
また、Ｚｎ固相拡散によって拡散を行うので拡散深さが浅い場合でも精度よく拡散制御が実施できる。
【００６９】
第２の実施形態
図８は本発明の第２の実施形態に係るＬＥＤアレイの１素子について構造を模式的に示す図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１と同一構成部分には同一符号を付している。また、前記図１同様、各層におけるＺｎ拡散スピードの差を強調して拡散断面形状を模式的に描いている。
【００７０】
図８において、５０２は層間絶縁膜、５０３はｐ側電極（例えば、Ａｌ系電極）、５１１はｎ型ＧａＡｓ層、５１２はｎ型ＧａＡｓ層にＺｎを選択的に拡散することによって形成されたＧａＡｓ層のＺｎ拡散領域、５１３はｎ型エピ層２にＺｎが拡散することによって形成されたエピ層２のＺｎ拡散領域、５１４はｎ型エピ層１にＺｎが拡散することによって形成されたエピ層１のＺｎ拡散領域である。少なくとも、エピ層２のＺｎ拡散領域と電気的に接続している、Ｚｎが拡散されたＧａＡｓ層にはｐｎ接合が存在しない。もしも、エピ層２のＺｎ拡教領域と電気的に接続している、Ｚｎが拡散されたＧａＡｓ層内にｐｎ接合が存在する場合には、ＬＥＤに順方向電流を印加した時に、ＧａＡｓ層内に存在するｐｎ接合を通して電流が流れるので、ＧａＡｓ層からの発光が主となり、エピ層１の半導体のエネルギバンドギャップに対応した所望の発光波長の高発光効率のＬＥＤとして動作しない。
【００７１】
図８に図示した実施形態では、エピ層２のＺｎ拡散領域と電気的に接続している、Ｚｎが拡散されたＧａＡｓ層領域は、島状に形成されており、ｎ型ＧａＡｓ層と完全に分離されている。すなわち、本実施形態では、エピ層２の上にあるＧａＡｓ層内にはｐｎ接合が存在しない構造である。層間絶縁膜開口部領域内の島状のＺｎ拡散領域されているＧａＡｓ層の一部の領域又は全領域は、ｐ側電極とオーミックコンタクトを形成している。ｐ側電極としては例えば、Ａｌ系電極を使用することができる。
【００７２】
ＧａＡｓ層５１１及び５１２は、例えば、約５００Åと薄く形成することができる。Ｚｎ拡散されたＧａＡｓ層領域はＺｎ拡散されていないｎ型のＧａＡｓ層とは接触する領域がなく島状に分離されている。すなわち、Ａｌ電極とオーミックコンタクトを形成しているＧａＡｓ層には順方向に電圧が印加されるｐｎ接合が存在しない構造である。また、ＧａＡｓ層５１１内にはｐｎ接合が存在しない構造である。ＧａＡｓ層５１１及び５１２より下の積層構造は前記第１の実施形態と同様、エピ層２のエネルギバンドギャップがエピ層１のエネルギバンドギャップよりも大きく、拡散領域１０４の拡散フロントすなわち、基板主面と略平行のｐｎ接合面はエピ層１内にある。
【００７３】
次に、上記ＬＥＤアレイの製造方法について説明する。
【００７４】
図９〜図１２は上記ＬＥＤアレイの製造方法を説明するための工程断面図である。
【００７５】
まず、前記第１の実施形態と同様の製造工程によりＺｎを選択的に基板に拡散する（図９参照）。図９において、６０１は拡散マスク、５１１はｎ型ＧａＡｓ層である。５１２はＺｎが拡散されたＧａＡｓ層領域である。
【００７６】
次いで、エピ層２の上にΖｎが拡散されたＧａＡｓ層領域が島状に残るように、ＧａＡｓ層内に形成されたｐｎ接合を除去し、ＧａＡｓ層には順方向に電圧が印加されるｐｎ接合が存在しないようにする。この工程では、
１）拡散領域表面が完全に露出するように、拡散開口部よりも広くＧａＡｓ層表面が露出するようにＧａＡｓ表面を被覆している絶縁膜を加工する。
【００７７】
２）次に、ＧａＡｓ層内ｐｎ接合領域及び、ＧａＡｓ層内ｐｎ接合領域周辺のｎ型ＧａＡｓ層領域５１１の一部の領域とＧａＡｓ層内ｐｎ接合領域周辺のＺｎが拡散されているＧａＡＳ層領域５１２の一部の領域をエッチング除去し、エピ層２の上にΖｎが拡散された島状のＧａＡｓ層領域９０１を形成する。島状のＧａＡｓ領域９０１は、少なくとも一部の領域が拡散開口部内又は層間絶縁膜開口部内に存在するように形成されている。島状のＧａＡｓ領域９０１の少なくとも一部の領域はｐ側電極とオーミックコンタクトを形成している。ＧａＡｓ層内に形成されたｐｎ接合をエッチング除去する工程では、例えば、ウエットエッチングによって加工する場合には、エッチャントとしてリン酸過水を用いることができる。
【００７８】
拡散開口部内又は層間絶縁膜開口部内の少なくともオーミックコンタクトを形成する箇所に島状にＧａＡｓ層９０１が残り、島状のＺｎ拡散ＧａＡｓ層領域がＧａＡｓ層内に形成されたｐｎ接合領域と電気的に分離されるように、ｐｎ接合領域を含む一部のＧａＡｓ層が除去されている（エッチング除去した領域が図１０の９０２である）構造であれば製造方法は問わない。この工程では標準的なフォトリソグラフィの手法を用いる。
【００７９】
次いで、図１１に示すように電極とｎ型領域がショートしないように層間絶縁膜５０２を形成する。
【００８０】
次いで、図１２に示すようにｐ側の電極としてＡｌ系の電極パターンを形成し、ｎ側電極６０５を形成する。
【００８１】
以上でＬＥＤアレイが完成する。
【００８２】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【００８３】
エピ層２がいかなるＡｌ組成であっても表面にＧａＡｓ層があるために例えばＡｌ電極によって簡単に良好なオーミックコンタクトが得られている。
【００８４】
ｐ側電極へプラスの電位を印加することによってｐｎ接合に順方向電圧が印加される。ｐ側電極５０３とオーミックコンタクトを有するｐ型ＧａＡｓ層５１２及びｎ型ＧａＡｓ層５１１にはｐｎ接合は存在せずＧａＡｓのｎ型領域からの電子の注入はない。したがって、第１の実施形態で説明したように、電子の注入は主としてエピ層１内に形成されたｐｎ接合を介してｐ型領域に注入されエピ層１とエピ層２の界面に形成されたエネルギ障壁で、注入された電子がエピ層の積層方向についてエピ層１の領域に閉じこめられることに特徴がある。このＬＥＤ素子のＩ−Ｖ特性は、エピ層１のｐｎ接合のＩ−Ｖ特性が反映され、表面のＧａＡｓ層は影響を与えない。したがって、本素子へ順方向電流を印加した場合には、光はエピ層１内で発生し、光の波長はエピ層１の半導体のエネルギバンドギャップに対応している。
【００８５】
以上説明したように、第２の実施形態に係るＬＥＤアレイは、エピ層２の上にオーミックコンタクトを形成する電極と接するＧａＡｓ層を設け、このＧａＡｓ領域にばｐｎ接合が存在しない構造としたので、接合の電気特性、発光特性に影響を与えない。また、エピ層２の組成に影響されることなく常に良好なオーミックコンタクトが容易に得られる。
【００８６】
なお、上記第２の実施形態では、ＧａＡｓ層を設けるようにしているが、Ａｌ混晶比の小さいＡｌxＧａ1-xＡｓ層（ｘ＞０）でも容易にオーミックコンタクトをとることが可能になるためＡｌ混晶比の小さいＡｌxＧａ1-xＡｓ層を使用することもできる。
【００８７】
ここで、ＬＥＤアレイの層間絶縁膜開口部領域の構造は以下のように構成することができる。
【００８８】
図１３及び図１４は上記ＬＥＤアレイの層間絶縁膜開口部領域の構造を模式的に示す図である。また、図１４（ｂ）は図１４（ａ）のＡ−Ａ′矢視断面図である。
【００８９】
これらの図において、７０１ａ及び７０１ｂはＧａＡｓコンタクト領域、７０２はｐ側電極で、７０３は発光領域である。ｐ側電極としては、例えばＡｌ系電極を用いることができる。
【００９０】
上記第２の実施形態では、図１３に示すように層間絶縁膜開口部７０４領域のＧａＡｓ層をｐ側電極７０２直下の領域のみ残すようにしたが、図１４（ａ）に示すようにＧａＡｓ層が、層間絶縁膜開口部７０４領域の他の領域に残存していてもＧａＡｓ層を薄くする限りは光の吸収による光量減少は少ない。
【００９１】
また、拡散領域内に島状に形成したＧａＡｓ層領域と層間絶縁膜開口部７０４の位置関係に関しては、ｐ側電極７０２とｎ型のエピ層がショートすることがないような層間絶縁膜の構造であれば、図１３又は、図１４（ａ）に示したような、島状ＧａＡｓ領域と層間絶縁膜開口部の位置関係には限定されないことは明白である。例えば、図１４（ｂ）に示すように、ＧａＡｓ層内のｐｎ接合を除去した後に新たに設けた層間絶縁膜の一部が島状のＧａΑｓ領域の一部にあってもよい。
【００９２】
また、上記第２の実施形態では、層間絶縁膜開口部７０４領域のＧａＡｓ層のみ周囲のＧａＡｓ層と分離するようにしたが、図１５に示すように分離領域がエピ層２に達していてもよい。
【００９３】
第３の実施形態
図１６は本発明の第３の実施形態に係るＬＥＤアレイの１素子について構造を模式的に示す図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１及び図８と同一構成部分には同一符号を付している。
【００９４】
図１６において、８０１はｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）（ｚ＞０）である。ｎ型ＧａＡｓ基板１０１上にｎ型のＧａＡｓバッファ層を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）（ｚ＞０）８０１が形成されている。このＡｌzＧａ1-zＡｓ層（エピ層３）８０１上にエピタキシャル成長させたｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２及びｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３が形成されて、ｎ型のエピ構造が３層構造となっている。ここで、ｘ，ｙ，ｚの大きさの関係は、ｙ＞ｘ，ｚ＞ｘである。
【００９５】
前記第１の実施形態と同様に選択拡散によって形成された拡散領域は、エピ層１内に拡散フロントがある。
【００９６】
エピ層３は、ＡｌzＧａ1-zＡｓ層で混晶比ｚはｚ＞ｘである。例えば、エピ層１及びエピ層２を第１の実施形態と同様に、ｘ＝０．１，ｙ＝０．３５とし、エピ層３をｚ＝０．３５とすることができる。エピ層３には拡散によるｐｎ接合はないので、第１の実施形態の場合と同様、光はエピ層１内だけで発生する。また、電気特性はエピ層１に形成された接合の特性が支配的である。
【００９７】
また、拡散領域にコンタクトを有するｐ側電極（Ａｌ電極）５０３と基板裏面にコンタクトを有するｎ側電極（裏面電極）６０５が設けられている。
【００９８】
本実施形態に係るＬＥＤアレイは、前記第１の実施形態で説明した製造方法と同様の方法によって作製することができる。
【００９９】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【０１００】
図１７はＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。図１７はあくまで動作原理を概念的に示すための模式図であり、エピ層１とエピ層２の界面におけるエネルギバンド不連続などの細かい構造は厳密には示していない。
【０１０１】
接合に順方向の電圧を印加すると、電子の注入は拡散電位の低いエピ層１に形成されたｐｎ接合を介してｐ型領域に注入される。正孔も拡散電位の低いエピ層１に形成されたｐｎ接合を介してｎ型領域に注入される。ｐ型領域に注入された電子は、第１の実施形態の素子同様、基板の主面に垂直な方向、すなわち、エピ層１とエピ層２の積層面に対して垂直な方向には、エピ層１とエピ層２界面に存在するエネルギ障壁によってエピ層２への拡散が阻止される。
【０１０２】
一方、ｎ型領域へ注入された正孔は、基板の主面に垂直な方向、すなわち、エピ層１とエピ層２の積層面に対して垂直な方向には、エピ層１とエピ層３の界面に存在するエネルギ障壁によって拡散が阻止される。したがって、注入された電子及び正孔の密度はエピ層１内で非常に高くなる。したがって、注入された電子が、多数キャリアである正孔と再結合して光が発生する確率が高くなる。同様に、注入された正孔が、多数キャリアである電子と再結合して光が発生する確率が高くなる。横方向に形成されている接合に関しては、この領域から注入された少数キャリアは、横方向に関しては、障壁はないが、注入された領域は通常平均自由工程に対して同等か数倍の領域が広がっており、平均自由工程内でほぼ全てのキャリアが再結合する。
【０１０３】
以上説明したように、第３の実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１上にｎ型ＧａＡｓバッファ層を形成し、その上にエピタキシャル成長させたｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）８０１、このＡｌzＧａ1-zＡｓ層（エピ層３）８０１上にエピタキシャル成長させたｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２、及びｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３の層構造とし、エピ層を３層としてエネルギバンドギャップの大きいエピ層２とエピ層３でエネルギバンドギャップの小さいエピ層１を挟んだ構造で、拡散フロントすなわち、基板の主面と略平行なｐｎ接合面をエネルギバンドギャップの小さいエピ層１内にあるようにしたので、注入された電子と正孔はエピ層１とエピ層２及びエピ層１とエピ層３との間のエネルギ障壁で拡散が阻止されてエピ層１内でのキャリア密度が高くなり、エピ層１で高発光効率を実現できる。発光波長はエピ層１の半導体のバンドギャップエネルギで決まる発光波長が得られ、電気特性はエピ層１内に形成されたｐｎ接合で決まる特性が得られる。
【０１０４】
また、前記第１の実施形態と同様に、ｎ型のエピ積層構造に選択拡散領域により形成したｐｎ接合を有するのでメサエッチングなどの素子分離をする必要がなく、完全なモノリシック構造のＬＥＤアレイを形成できる。したがって、１２００ｄｐｉのような超高密度ＬＥＤアレイも容易に形成することができる。
【０１０５】
ここで、上記実施形態では、エピ層３は単層として説明したが、必ずしも単層でなくてもよく，エピ層１に接するエピ層をＡｌzＧａ1-zＡｓ層として以下、
ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…のｎ型多層構造としてもよい。
【０１０６】
図１８は本実施形態の変形例を示す図である。図１８において、前記第２の実施形態で示したように、エピ層２のＡｌyＧａ1-yＡｓ層１０３上にｎ型のＧａＡｓ層８０２を設け、ｎ型ＧａＡｓ（エピ層４）／ｎ型ＡｌyＧａ1-yＡｓ層（エピ層２）／ｎ型ＡｌxＧａ1-xＡｓ層（エピ層１）／ｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）の積層構造へ拡散フロントがエピ層１内にあるようにＺｎを選択拡散して作製したｐｎ接合で、少なくともＧａＡｓ層（エピ層４）８０２に形成されたＧａＡｓ層内のｐｎ接合領域をエッチング除去して拡散開口部内に島状のＺｎが拡散されているＧａＡｓ層８０３を形成し、この島状のＧａＡｓ層領域８０３の一部又は全部の領域に電極コンタクト（オーミックコンタクト）を形成した構造である。層間絶縁膜開口部と島状のＺｎ拡散ＧａＡｓ層領域の位置関係は、前記第２の実施形態で図１３及び図１４を用いて変形例を説明したように、同様の変形例が可能である。
【０１０７】
このような構造にすることにより、ＡｌyＧａ1-yＡｓ層（エピ層２）１０３のＡｌ組成がいかなる場合でもｐ側での良好な電極コンタクトを形成できる、という効果が得られる。
【０１０８】
第２の実施形態でも述べた通り、Αｌ組成ｓが小さい場合にはΖｎ拡散した
ＡｌsＧａ1-sＡｓ層（ｓ＞０）とｐ側電極は、ＬＥＤアレイとして使用する上で問題のない程度の低コンタクト抵抗のコンタクトを形成することができるので、Ｚｎを拡散したＡｌyＧａ1-yＡｓ層上にはＧａＡｓ層８０２の代わりに
ＡｌsＧａ1-sＡｓ層（ｓ＞０）を設けることもできる。
【０１０９】
また、上記各実施形態では、共通電極を基板の裏面に設けているが、共通電極として、ｐ側電極と同一側の面にｎ型ＧａＡｓ層の表面にコンタクトを有する電極を設けることもできる。
【０１１０】
また、上記各実施形態では、ｐ側電極材料としてＡｌ系材料を使用する例を述べたが、オーミックコンタクトを形成できれば、他の材料、例えば、Ａｕ系の材料を使用することもできる。
【０１１１】
第４の実施形態
図１９は本発明の第４の実施形態に係るＬＥＤアレイの構造を模式的に示す図、図２０は図１９のＡ−Ａ′矢視断面図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１６と同一構成部分には同一符号を付している。
【０１１２】
図１９及び図２０において、９０１は半絶縁性ＧａＡｓ基板、９１１は半絶縁性ＧａＡｓバッファ層、９０２は半絶縁性ＧａＡｓバッファ層９１１上にエピタキシャル成長させたｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）、９０３はｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）、９０４はｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）、９１０は電極とオーミックコンタクトを形成するために設けたｎ型ＧａＡｓ層、９１２は、Ζｎ拡散によってｐ型になっているＧａＡｓ層領域である。このＺｎ拡散ＧａＡｓ領域９１２は、ＧａＡｓ層９１０内に形成されたｐｎ接合領域をエッチング除去することによって、ｎ型ＧａＡｓ層９１０と電気的に孤立している島状の領域である。ｐ側の電極コンタクトはこのＧａＡｓ層領域９１２の一部の領域又は全部の領域に形成されている。
【０１１３】
また、９０５は層間絶縁膜、９０６はｐ側電極で例えばＡｌ系電極である。９０７は層間絶縁膜、９０８はｎ側電極で例えばＡｕ合金電極である。９０９は共通配線である。また、１００１，１００２は、ｐ側電極９０６，ｎ側電極９０８に接続された電極パッドである。
【０１１４】
本実施形態におけるＡｌxＧａ1-xＡｓ層（エピ層１）、ＡｌyＧａ1-yＡｓ層（エピ層２）、ＡｌzＧａ1-zＡｓ層（エピ層３）、及びＧａＡｓ層（エピ層４）を有する構造を形成するための基板としては、前記、半絶縁性基板ＧａＡｓ基板９０１の他にｐ型ＧａＡｓ基板、ノンドープＧａＡｓ基板又は高抵抗Ｓｉ基板を使用することも可能である。高抵抗Ｓｉ基板としては、例えば、１５００Ωｃｍ程度の比抵抗の高抵抗Ｓｉ基板を使用することが可能である。高抵抗Ｓｉ基板を使用する場合には、図２１に示したようにノンドープのＧａＡｓ層とノンドープのＡｌtＧａ1-tＡｓ層（ｔ＞０、ｔ＞ｘ）の積層構造をバッファ層として設けることによって、Ｓｉ基板とｎ型のエピ層（エピ層３／エピ層１／エピ層２／エピ層４）との間の絶縁を確保できる。
【０１１５】
ｎ型エピ層は、前記第３の実施形態の変形例と同様に４層の積層構造：
ＧａＡｓ／ＡｌyＧａ1-yＡｓ／ＡｌxＧａ1-xＡｓ／ＡｌzＧａ1-zＡｓから構成され、ｘ＜ｙ，ｚである。本実施形態では、前記実施形態３の変形例で説明したようにｎ型のエピタキシャル積層構造へ選択的にＺｎを拡散して形成したｐｎ接合を有し、拡散領域の拡散フロントすなわち、基板主面と略平行のｐｎ接合面はエピ層１、すなわち２層のエピ層２とエピ層３に挟まれた、エピ層２とエピ層３のエネルギバンドギャップよりも少なくとも小さいエネルギバンドギャップのエピ層１内にある。
【０１１６】
電極はｐ型領域に個別電極が、ｎ型領域に共通電極が設けられている。ｋ個のＬＥＤを含むｎ型領域は、例えば図１９に示すように半絶縁性基板に達する分離溝１００３で複数のブロックに分割されている。個別配線は、各ｎ型ブロック内の同一順位の配線が共通配線９０９で結線されている。ここで、ｐ側の電極は必ずしもＡｌ系の材料に限定されることはなくＡｕ系の材料で形成されていてもよい。
【０１１７】
また、ｎ側電極９０８及びｎ側電極パッド１００２よりｎ側電極９０８に延びる配線を省略し、ｎ側電極パッド１００２をｎ側ＧａＡｓ層９１０とオーミックコンタクトを形成するようにして、ｎ側電極パッド１００２をｎ側電極と兼ねるようにしてもよい。
【０１１８】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【０１１９】
点灯させるＬＥＤの選択は、点灯させるＬＥＤが含まれるｎ型ブロック内の共通電極と点灯させるＬＥＤの順位の配線を選択して順方向の電圧を印加する。点灯するＬＥＤでは第３の実施形態と同様に、基板の主面に垂直な方向ではエピ層２とエピ層１の界面及び、エピ層３とエピ層１の界面に存在するエネルギ障壁によって、注入されたキャリアがエピ層１内に閉じこめられるので、キャリアの再結合確率が大きくなり高発光効率で発光する。
【０１２０】
上記各実施形態で説明した通り、本実施形態の素子でも、発光波長はエピ層１の半導体のエネルギバンドギャップで決まり、電流−電圧特性はエピ層１内に形成されたｐｎ接合の特性と同等である。
【０１２１】
以上説明したように、第４の実施形態に係るＬＥＤアレイは、エネルギバンドギャップが相対的に大きい２層のエピ層に挟まれた相対的にエネルギバンドギャップが小さいエピ層を有する積層エピ構造へ、拡散フロントがエネルギバンドギャップの相対的に小さいエピ層内に存在するように選択的にＺｎを拡散して形成したＬＥＤアレイであり、ｎ型の積層エピ構造を適当な数の複数のｐｎ接合を含む互いに電気的に絶縁された単位ブロックに分離できるようにｎ型積層エピ構造を半絶縁性ＧａＡｓ基板上に形成した構造としたので、マトリクス駆動が可能でかつ高発光効率の発光が得られる。
【０１２２】
また、選択拡散によって接合を形成するので、メサエッチングなどの素子分離が不要であるため、１２００ｄｐｉのような超高密度ＬＥＤアレイも容易に作製することができる。ｎ型積層エピ構造を互いに電気的に絶縁された複数のブロックに分離する素子分離構造は、ｎ型の積層エピ構造を分離するきわめて単純な構造であり、素子分離構造はきわめて容易に作製することができる。１２００ｄｐｉのような超高密度にＬＥＤを集積した場合でも、本実施形態では電極配線をマトリクス配線構造とすることが可能なので、電極パッドの密度、すなわち電極パッドのピッチを低減することができる。したがって、ＬＥＤアレイを駆動する駆動ＩＣとの接続密度が低減できるので、接続が容易になる。以上の理由から、ＬＥＤアレイチップの低価格化も図れる。
【０１２３】
なお、第３の実施形態の変形例と同様に、低コンタクト抵抗でｐ側の電極コンタクトを形成できるΑｌ組成のＡｌyＧａ1-yＡｓ層（エピ層２）とした場合には、必ずしもコンタクト層としてＧａＡｓ層を設ける必要はない。また、半絶縁性基板あるいは高抵抗Ｓｉ基板上に形成するｎ型積層エピ構造は、コンタクト層を形成するためのエピ層４とバッファ層以外の構造について、本実施形態のようなエピ層２／エピ層１／エピ層３の３層ではなく、エピ層２／エピ層１の２層とすることも可能である。
【０１２４】
また、エピ層１の下又は、エピ層３の下にノンドープの
ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…の積層構造を設けてもよい。
【０１２５】
第５の実施形態
図２２及び図２３は本発明の第５の実施形態を説明するための図であり、図２３は図２２のＸ−Ｘ′矢視断面図である。
【０１２６】
図２３において、ｎ型ＧａＡｓ基板１２０１上にｎ型ＧａＡｓバッファ層１２０２を設け、その上にｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）１２０３、ｎ型ＡｌxＧａ1-xＡｓ層（エピ層１）１２０４、ｎ型ＡｌyＧａ1-yＡｓ層（エピ層３）１２０５及びｎ型ＧａＡｓ層（エピ層４）１２０６をエピタキシャル成長した積層構造を有する。ここで、ｙ，ｚ＞ｘ＞０である。この積層エピタキシャル構造に選択的にＺｎを拡散して形成した拡散領域１２０６を有し、拡散領域の拡散フロントがエピ層１内にある。
【０１２７】
図２３に示すように、ｐ側電極は層間絶縁膜開口部に対して、その層間絶縁膜開口部内を貫く電極構造をしている。ｐ側電極は層間絶縁膜開口部内に島状に形成されたＺｎ拡散領域のＧａＡｓ層領域の一部とオーミックコンタクトを有している。ｐ側電極とオーミックコンタクトを形成するために設けた、Ｚｎを拡散したＧａＡｓ層領域は、周辺のｎ型ＧａＡｓ層と分離されており、ＧａＡｓ層内にはｐｎ接合がない構造である。
【０１２８】
一例として、拡散深さが極端に浅い例をとって説明する。例えば、エピ層４を０．０５μｍ、エピ層２を０．２μｍ、エピ層１を０．５μｍ、エピ層３を０．２μｍ、ＧａＡｓバッファ層を０．１μｍとして拡散フロントがエピ層内にくるような拡散深さ、例えば、Χj＝０．３５μｍとする。この場合には、全エピタキシャル層は約１μｍと薄くでき、基板コストを低減できる。
【０１２９】
拡散したＺｎの濃度をほぼ可能な拡散最高濃度の約１×１０20ｃｍ-3として、拡散領域の比抵抗ρを見積もるとρ＝１／ｑＮμp（ｑは電子の電荷でｑ＝１．６×１０-19Ｃ、Νはｐ型キャリア濃度（Ｚｎ拡散濃度）、μpはキャリアの易動度でμp＝２５ｃｍ2／ＶＳ）から、ρ＝２．５×１０-3Ωｃｍである。この時、拡散領域のシート抵抗ρs＝ρ／Ｘjは、約７０Ωである。この場合に３ｍΑの電流では、電圧降下は約２１０ｍＶである。拡散深さが例えば、１μｍである場合には３ｍＡの電流の時の電圧降下は約７０ｍＶで影響が小さかったが、例えば０．３５μｍでは電圧降下の影響が大きい。このために、例えば、拡散深さが１μｍの場合と比較して、拡散深さが０．３５μｍでは電極から離れた領域での発光効率の減少が大きくなる。一般的な拡散条件では、Ｚｎ拡散濃度は１０20ｃｍ-3よりも低くなるので、電圧降下の影響は前記見積もりより大きくなる。
【０１３０】
そこで、本実施形態のように電極を拡散開口部を貫くような構造とすれば、接合から電極までの距離を小さくでき拡散開口部内で接合と電極間の距離をほぼ均一にできるので発光面内で均一の高発光強度分布を実現できる。
【０１３１】
以上説明したように、第５の実施形態では、ｎ型ＧａＡｓ基板１２０１上にｎ型ＧａＡｓバッファ層１２０２を設け、その上にｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）１２０３、ｎ型ＡｌxＧａ1-xＡｓ層（エピ層１）１２０４、ｎ型ＡｌyＧａ1-yＡｓ層（エピ層３）１２０５及びｎ型ＧａＡｓ層（エピ層４）１２０６をエピタキシャル成長した積層構造（ｙ，ｚ＞Ｘ＞０）に選択的にＺｎを拡散して形成した拡散領域１２０６を有し、拡散領域の拡散フロントがエピ層１内にある接合又は接合アレイで、ｐ側の電極を拡散開口部を貫くような構造としたので、発光面内で均一の高発光強度分布を実現するための発光素子の全エピタキシャル層を薄くして、拡散深さを浅くすることができる。したがって、高発光効率の低コストな発光素子又は、発光素子アレイのチップを製造することができる。
【０１３２】
上記実施形態の変形例として拡散開口部内のＧａＡｓ領域とオーミックコンタクトを有する透明導電性膜を形成して電極コンタクトを形成することも可能である。
【０１３３】
なお、上記各実施形態同様、基板やエピタキシャル層の構成についての変形形態が可能であることは明白である。
【０１３４】
また、上記各実施形態では、発光層としてｎ型のＡｌxＧａ1-xＡｓ層を用いたＬＥＤアレイの例であるが、第１導電型のエネルギバンドギャップの異なる少なくとも２層の半導体エピタキシャル層へ相対的にエネルギバンドギャップが大きい半導体層側から、第２導電型の不純物が選択的に拡散され、拡散の深さ方向の拡散フロントが少なくとも相対的にエネルギバンドギャップが小さい半導体エピタキシャル層内に存在する構造の発光素子アレイであれば、原理的にどのような半導体材料を使用する場合にも適用できることは言うまでもない。
【０１３５】
また、上記各実施形態では、エピ層の層厚ｄ1＝１μｍ、ｄ2＝０．３μｍを例にとり説明したが、このような条件は一例であることは勿論である。
【０１３６】
さらに、上記各実施形態に係る発光素子アレイが、上述した構造をとるものであれば、どのような構成でもよく、その製造プロセス、基板の種類、アレイ等の個数、配置状態等は上記各実施形態に限定されない。
【０１３７】
また、上記各実施形態では、ＬＥＤアレイの構造及び製造方法について示したが、第１導電型のエネルギバンドギャップの異なる少なくとも２層の半導体エピタキシャル層へ第２導電型の不純物が選択的に拡散され、拡散フロントが少なくとも相対的にエネルギバンドギャップが小さい半導体エピタキシャル層内に存在する構造及び製造方法が単独の発光素子にも適用できることは言うまでもない。
【０１３８】
【発明の効果】
本発明に係る発光素子アレイ及び発光素子では、選択拡散領域の拡散フロントが層内に存在する第１の半導体エピタキシャル層と、電極とコンタクトを有する第２の半導体エピタキシャル層とを積層した構造を備え、第１の半導体エピタキシャル層のエネルギバンドギャップＥg1が、第２の半導体エピタキシャル層のエネルギバンドギャップＥg2より少なくとも小さく、かつ、半導体エピタキシャル層の層厚が、（Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×βであるように構成したので、低コスト高歩留りで量産可能な高発光効率の高密度発光素子アレイが実現できる。
【０１３９】
さらに、前記エピ積層構造に加え、ｐ側電極とオーミックコンタクトを形成するためにエピ積層構造の最上層に設けたＧａＡｓ層に関しては、Ｚｎ選択拡散領域に、Ζｎが拡散された島状のＧａＡｓ層領域を形成し、ＧａＡｓ層内にはｐｎ接合がない構造としたので、高発光効率の発光素子アレイが実現できる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係る発光素子アレイの基本構造を示す図である。
【図２】上記発光素子アレイの構造を示す断面図である。
【図３】上記発光素子アレイの基本構造を示す図である。
【図４】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図５】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図６】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図７】上記発光素子アレイのＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。
【図８】本発明を適用した第２の実施形態に係る発光素子アレイの基本構造を示す図である。
【図９】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１０】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１１】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１２】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１３】上記発光素子アレイの開口部領域の構造を模式的に示す図である。
【図１４】上記発光素子アレイの開口部領域の構造を模式的に示す図である。
【図１５】上記発光素子アレイの開口部領域の構造を模式的に示す図である。
【図１６】本発明を適用した第３の実施形態に係る発光素子アレイの基本構造を示す図である。
【図１７】上記発光素子アレイのＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。
【図１８】本発明を適用した第３の実施形態の変形例に係る発光素子アレイの基本構造を示す図である。
【図１９】本発明を適用した第３の実施形態に係る発光素子アレイの構造を模式的に示す図である。
【図２０】図１９のＡ−Ａ′矢視断面図である。
【図２１】本発明を適用した第４の実施形態の変形例に係る発光素子アレイの基本構造を示す図である。
【図２２】本発明を適用した第５の実施形態に係る発光素子アレイの基本構造を示す図である。
【図２３】図２２のＸ−Ｘ′矢視断面図である。
【図２４】従来のＬＥＤの構造を模式的に示す図である。
【図２５】従来のシングルへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図である。
【図２６】従来のダブルへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図である。
【符号の説明】
１００ ＬＥＤ、１０１ ｎ型ＧａＡｓ基板、１０２，９０３ ｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）、１０３，９０４ ｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）、１０４ 拡散領域、１０５ 拡散フロント、１０６，５０３ ｐ側電極、１０７，５０２，８０４，９０５，９０７ 層間絶縁膜、１０８，６０５ ｎ側電極、１１０ ｎ型ＧａＡｓバッファ層、５１１ ＧａＡｓ層、８０１，９０２ ｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）、９０１ 半絶縁性ＧａＡｓ基板、９０６ ｐ側電極、９０８ ｎ側電極
【発明の属する技術分野】
本発明は、発光ダイオード素子等の発光素子アレイ及び発光素子に関する。
【０００２】
【従来の技術】
発光ダイオード（light emitting diode：ＬＥＤという）素子は、発光が鮮やかであること、駆動電圧が低く周辺回路が容易になるなどの理由により従来より表示デバイスとして幅広く使用されている。
【０００３】
ＬＥＤは、従来、例えば「固体発光素子とその応用；中村哲郎、内丸清、産報、１９７１」に開示されているように、化合物半導体基板に不純物を拡散してｐｎ接合を形成することにより作製する。
【０００４】
図２４は従来のＬＥＤの構造を模式的に示す図である。
【０００５】
図２４において、ＬＥＤは、ｎ型ＧａＡｓ基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエピタキシャル成長させたｎ型ＧａＡｓＰ半導体エピタキシャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰ半導体エピタキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＯ2絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを拡散してｐｎ接合を形成した構造である。この構造の接合は、一般的に、ホモ接合と呼ばれている。
【０００６】
この構造のＬＥＤは作製工程が比較的少なく容易に作製できる利点があるが、接合を通して注入された少数キャリアは多数キャリアと再結合する際に発生する光の波長が基板半導体のエネルギバンドギャップと等しいため、発生した光は光が通過するｐ型領域での光吸収が、大きく、発光効率が高くならないという問題点があった。
【０００７】
上記ホモ接合によるＬＥＤに対して、例えば、「発光ダイオード；奥野保男、産業図書、１９９４」に記載されているように、異なる結晶を接合して形成されたｐｎ接合（以下、ヘテロ接合という）を用いたＬＥＤがある。ヘテロ接合にすることによりホモ接合よりもＬＥＤの発光効率を向上することができる。
【０００８】
図２５及び図２６はへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図であり、図２５は一般的にシングルヘテロ構造（ＳＨ構造）と呼ばれるＬＥＤの例を、図２６は一般的にダブルヘテロ構造（ＤＨ構造）と呼ばれるＬＥＤの例を示す。
【０００９】
図２５のシングルヘテロ構造と呼ばれるＬＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造である。
【００１０】
この構造では図２５（ｂ）に示すように、接合を通して注入された正孔はヘテロ接合界面でのエネルギ障壁によって拡散が阻止され再結の割合が増加する。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップと等しく、光取り出しの窓となるｎ型Ａｌ0.65Ｇａ0.35Ａｓのエネルギバンドギャップが、Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップよりも大きいので、発生した光は窓となる半導体領域では吸収されない。したがって、発光効率が増加する。
【００１１】
また、図２６のダブルヘテロ構造と呼ばれるＬＥＤは、発光領域であるｐ型
Ａｌ0.35Ｇａ0.65Ａｓ活性層をその層のエネルギバンドギャップよりも大きいｐ型Ａｌ0.65Ｇａ0.35Ａｓクラッド層、ｎ型Ａｌ0.35Ｇａ0.65Ａｓクラッド層で挟んだ構造である。この構造では、図２６（ｂ）に示すように接合を通して注入された電子、正孔はヘテロ界面のエネルギ障壁によって拡散が阻止され再結合の割合が増加する。また、シングルヘテロＬＥＤ同様、窓領域での光の吸収もなく、発光効率が増加する。
【００１２】
上述したＬＥＤを集積したＬＥＤアレイは、例えばＬＥＤプリンタの光源として使用される。ホモ接合でＬＥＤアレイを作製する場合には、拡散マスク開口部を通して半導体へ拡散を行う選択拡散によってｐｎ接合アレイを容易に作製することができる。この選択拡散によるＬＥＤアレイの作製は工程が容易であり、例えば、１２００ｄｐｉＬＥＤアレイのような超高密度ＬＥＤアレイも作製可能である。
【００１３】
【発明が解決しようとする課題】
しかしながら、このような従来のＬＥＤアレイでは、発光効率を向上できるへテロ接合でＬＥＤアレイを作製する場合には、例えば、メサエッチングによって各ＬＥＤを素子分離する必要があるので、ＬＥＤアレイの高密度化は素子分離プロセス制御に依存することになる。このため、素子分離プロセス制御の限界に対応して、へテロ接合ＬＥＤアレイの高密度化に限界があった。
【００１４】
本発明は、低コスト高歩留りで量産可能な高発光効率の高密度発光素子アレイ及び発光素子を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明による発光素子アレイは、第１導電型のエネルギバンドギャップの異なる少なくとも２層の半導体エピタキシャル層へ第２導電型の不純物を選択的に拡散させて複数の発光素子を作製した発光素子アレイであって、少なくともエネルギバンドギャップが相対的に小さい材料からなり拡散領域のフロントが層内に存在する第１の半導体エピタキシャル層と、エネルギバンドギャップが相対的に大きい材料からなる第２の半導体エピタキシャル層とを積層した構造を備え、前記第２の半導体エピタキシャル層上の少なくとも拡散マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合部分を削除することにより、ｐｎ接合が存在しない第２導電型の不純物拡散をされた、電極とオーミックコンタクトを有すると供に該不純物拡散領域内で該電極より広く形成されたＧａＡｓ層領域を設けたことを特徴とする。
【００１９】
本発明による別の発光素子アレイは、第１導電型のエネルギバンドギャップの異なる少なくとも３層の半導体エピタキシャル層へ第２導電型の不純物を選択的に拡散させて複数の発光素子を作製した発光素子アレイであって、少なくともエネルギバンドギャップが相対的に小さい材料からなり拡散領域のフロントが層内に存在する第１の半導体エピタキシャル層と、エネルギバンドギャップが相対的に大きい材料からなる第２の半導体エピタキシャル層と、前記第１の半導体エピタキシャル層に接し、エネルギバンドギャップが前記第１の半導体エピタキシャル層のエネルギバンドギャップより大きい第３の半導体エピタキシャル層とを積層した構造を備え、前記第２の半導体エピタキシャル層上の少なくとも拡散マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合部分を削除することにより、ｐｎ接合が存在しない第２導電型の不純物拡散をされた、電極とオーミックコンタクトを有すると供に該不純物拡散領域内で該電極より広く形成されたＧａＡｓ層領域を設けたことを特徴とする。
【００３５】
【発明の実施の形態】
本発明に係る発光素子アレイ及び発光素子は、単独のＬＥＤ又はＬＥＤアレイに適用することができる。
【００３６】
第１の実施形態
図１は本発明の第１の実施形態に係るＬＥＤの構造を示す断面図、図２は、図１に示すＬＥＤを複数個配置したＬＥＤアレイの構造を示す断面図である。
【００３７】
図１及び図２は、エピ層１とエピ層２での拡散速度の差を強調して描かれた図で、拡散領域の断面形状はエピ層１とエピ層２の境界で段差のついた形状に描かれている。ところが実際には、エピ層１とエピ層２のＡｌ組成の選び方（ｘとｙの値）によっては図３に描かれているように、拡散断面形状において、エピ層１とエピ層２の境界で顕著な段差が見えない場合もある。
【００３８】
これらの図において、ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上にＧａＡｓバッファ層１１０を設け、その上にエピタキシャル成長させた厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２（ｘ＞０）及び厚さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）（ｙ＞０）１０３、亜鉛（Ｚｎ）を拡散して形成されたｐ型拡散領域１０４、選択拡散領域１０４の拡散フロント（基板主面と略平行なｐｎ接合面）１０５、ｐ側電極１０６、Ｚｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０７、例えばＡｕ合金電極からなる裏面電極１０８により構成される。
【００３９】
ここで、Ｚｎ選択拡散領域１０４は、エピ層２内に形成されたＺｎ拡散領域１２１とそれと連続しているエピ層１内に形成されたＺｎ拡散領域１２２である。
【００４０】
ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１の上にｎ型ＧａＡｓバッファ層を設け、その上に厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２と厚さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３を積層した構造である。ここで、ｎ型ＧａＡｓバッファ層は、例えば約１０００Åとすることができる。また、混晶比ｘ、ｙは、ｘ＜ｙの関係を満たす。すなわち、エピ層１のエネルギバンドギャップＥg1はエピ層２のエネルギバンドギャップＥg2よりも小さい構造である。
【００４１】
また、ＬＥＤ１００には、ｐ型不純物であるＺｎを選択的に拡散した拡散領域１０４が形成されている。ここで、拡散深さＸjすなわちエピ層２の表面から拡散フロントまでの距離は、エピ層２の厚さｄ2に対して、ｄ2＜Ｘj＜（ｄ1＋ｄ2）の関係を満たす。すなわち、拡散フロント１０５は、エピ層１に達している。
【００４２】
ＬＥＤ１００のＺｎ拡散領域側（ｐ型側）の電極、及びＧａＡｓ基板裏面側（ｎ型側）の電極に関しては、ｐ側電極１０６として例えばＡｌ系材料を、ｎ側電極１０８として例えばΑｕ合金系材料を、それぞれ使用してオーミック電極を設けてある。ｐ側電極１０６とｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３は、層間絶縁膜１０７によって絶縁されている。層間絶縁膜１０７は、例えば、ＳｉＮ膜である。
【００４３】
図２は上記ＬＥＤ１００を複数個配置した例であり、図に示すように拡散領域１０４が等ピッチで配列してある。
【００４４】
次に、積層構造へ選択的に不純物を拡散して作製するＬＥＤアレイの製造方法について説明する。
【００４５】
ＡｌxＧａ1-xＡｓ（エピ層１）／ＡｌyＧａ1-yＡｓ（エピ層２）積層構造（ｘ，ｙ＞０，ｙ＞ｘ）へＺｎを拡散して作製する場合を例にとり説明する。
【００４６】
前記図１及び図２は、積層構造へＺｎを拡散した場合の一般的な拡散領域の形状を模式的に示している。ここで、Ｚｎ選択拡散領域は、ｎ型のエピ層１とｎ型のエピ層２にＺｎが拡散して形成された拡散領域である。エピ層２の混晶比ｙはエピ層１の混晶比ｘよりも大きい。ＡｌxＧａ1-xＡｓへＺｎを拡散する場合、混晶比ｘが大きいほど拡散速度が早いことが知られている。したがって、ｙ＞ｘとした場合には横方向の拡散距離はエピ層２の方がエピ層１よりも大きくなる。
【００４７】
例として、ｘ＝０．１，ｙ＝０．３５となるように選ぶ場合について図２を参照しながら説明する。
【００４８】
例えばｘ＝０．１，ｙ＝０．３５とすると拡散温度を約６４０℃としたとき、エピ層２での拡散速度はエピ層１での拡散速度の約４倍となると見積もることができる。例えば、１２００ｄｐｉのドット密度でＬＥＤを一列に配列する場合には、ＬＥＤのピッチは約２１．２μｍであり、横方向拡散によって隣接ＬＥＤがショートしないようにするには、拡散開口部Ｗlを５μｍ、隣接した拡散領域の最小間隔（ｄa）minを１０μｍとした場合には、横方向拡散距離Ｘlは約３μｍ以下でなければならない。エピ層１、エピ層２のそれぞれの層厚をｄ1、ｄ2、拡散深さをΧjとする。本発明者等の実験によれば、単一の混晶比における横方向拡散と拡散深さの比βを約１となるように拡散を実施できる。
【００４９】
したがって、エピ層２の上端の横方向拡散フロントまでの距離を横方向拡散距離Ｘlとし、エピ層１とエピ層２でのエピ層に垂直方向（深さ方向）拡散速度の比をαとすれば、
Ｘlを３μｍ、Ｘjを１μｍ、αを４としたとき、ｄ2は
【００５０】
ここで逆に例えば、ｄ2＝０．３μｍ、ｄ1＝１μｍと設計した場合には、Ｘjは必ずしも１μｍである必要はなく、０．３μｍ＜Ｘj＜１．３μｍ、すなわち、
エピ層厚ｄ2＜Ｘj＜（エピ層厚ｄ1＋エピ層厚ｄ2）の範囲で、
（Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×β
を満たすようにＸjを決めることができる。
【００５１】
このような薄い層厚のエピ層は、例えば、ΜＯＣＶＤ（有機金属気相エピタキシャル成長法）やΜＢＥ（分子線エピタキシー）法によって精度よく、また、大口径の基板面内で均一に作製することが可能である。
【００５２】
図４〜図６は上記ＬＥＤアレイの製造方法を説明するための工程断面図である。
【００５３】
上述したような積層エピ構造に開口部を有する絶縁膜３０１を形成した後、Ｚｎを含む酸化物膜（拡散源膜）３０２とＺｎの飛散を防止するための絶縁膜（キャップ膜）３０３を膜付けする（図４参照）。
【００５４】
次いで、図５に示すように窒素雰囲気の開管アニール炉内にウエハを設置して拡散を実施する。本発明者等の実験によれば、拡散温度は、例えば５００℃〜６５０℃とするのがよい。この温度で拡散をすることによって、所望の拡散深さ制御を精密に実施することができる。拡散時間は所望のＸjに応じて適宜設定することができる。
【００５５】
次いで、図６に示すように拡散後に拡散源膜３０２とキャップ膜３０３を除去した後、拡散領域表面の一部にオーミックコンタクトを有する電極（ｐ側電極）３０４を形成する。電極材料はＡｌ系の金属をＥＢ蒸着によって膜付けした後、標準的なフォトリソグラフィー、エッチング技術によって電極パターンを形成できる。電極パターン形成後に良好なオーミックコンタクトを得るためにウエハをシンタする。基板裏面にはｎ側電極としてＡｕ系の金属をＥＢ蒸着で膜付けし、良好なオーミックコンタクトを得るためにウエハをシンタする。
【００５６】
以上でＬＥＤアレイが完成する。
【００５７】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【００５８】
図７はＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。図７はあくまで動作原理を概念的に示すための模式図であり、エピ層１とエピ層２の界面におけるエネルギバンド不連続などの細かい構造を厳密に示す図ではない。
【００５９】
図７において、領域２（エピ層２の領域）のエネルギバンドギャップは領域１（エピ層１の領域）のエネルギバンドギャップよりも大きい。ｐｎ接合はエピ層１内、すなわち領域１内に形成されている。
【００６０】
領域２のエネルギバンドギャップは領域１のエネルギバンドギャップよりも大きいために領域１と領域２の境界にエネルギ障壁が存在する。したがって、半導体エピタキシャル層の積層面に垂直方向に関しては、Ｚｎ拡散領域へ注入された電子はエネルギ的に領域２への拡散が阻止される。このため、基板の主面に垂直な方向（エピ層１とエピ層２の積層方向）では注入キャリアを閉じ込めることができ、領域２が存在しない場合と比較して、領域１へ注入された電子の密度が非常に高くなる。このことにより正孔と再結合する電子の数が増加し、電子−正孔の再結合によって発生する光の強度が増加する。すなわち、ＬＥＤの発光効率が増加する。
【００６１】
ｐｎ接合は拡散領域１０４の拡散フロント１０５に位置するので、ｐｎ接合は領域１だけではなく、横方向拡散フロントとして領域２にも形成されている。ｐｎ接合に順方向の電圧を印加した時の電子電流密度Ｊeは、
Ｊe＝−ｑＫｅｘｐ［−ｑＶD／ｋＴ］（ｅｘｐ［ｑＶ／ｋＴ］−１）
である。ここで、ｑは電荷、ＶDは拡散電位、Ｖは印加電圧、ｋはボルツマン定数、Ｔは温度、Ｋは比例定数である。いま、Ｖを一定にすれば、拡散電位ＶDが小さいほどＪeが大きい。正孔についても同様に考えられる。
【００６２】
ここで、エピ層１に形成されているｐｎ接合の拡散電位ＶD1とエピ層２に形成されているｐｎ接合の拡散電位ＶD2とを比較する。ｎ型領域、ｐ型領域ではそれぞれフェルミ準位が伝導帯の底、価電子帯の頂上のエネルギレベルとほぼ同等とすれば、ＶD1〜Ｅg1，ＶD2〜Ｅg2である。したがって、本実施形態の構造ではＶD1＜ＶD2である。つまり、エピ層１内に形成されているｐｎ接合を通って流れる電流密度は、エピ層２内に形成されているｐｎ接合を通って流れる電流密度よりも圧倒的に大きい。このことを次に具体的な数値を使って説明する。
【００６３】
例えば、ｘ＝０．１，ｙ＝０．３５とするとＥg2-Ｅg1〜０．３ｅＶであるので、ＶD2-ＶD1〜０．３ｅｖとして、エピ層１の接合を流れる電子電流密度Ｊ1とエピ層２の接合を流れる電子電流密度Ｊ2の比を求めると、
【００６４】
このような構造にすれば、選択拡散におけるエピ層２でのｐ型領域の広がりを制限することができ、各ＬＥＤの絶縁が確保でき、高密度ＬＥＤアレイが実現できる。
【００６５】
また、エピ層１を電子の平均自由工程以下となるような薄い厚さとしても電子をエピ層１とエピ層２の界面のエネルギ障壁によって拡散を防止できるので、エピ層２が存在しない時のような発光効率の減少はなく、拡散深さ制御の精度に応じてエピ層１の厚さを薄くすることもできる。エピ層１の厚さを薄くすれば、それに応じて注入電子の密度を高くすることができ、発光効率を上昇させることもできる。
【００６６】
以上説明したように、第１の実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上にエピタキシャル成長させた厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）（ｘ＞０）１０２、厚さｄ2のｎ型の
ＡｌyＧａ1-yＡｓ層（エピ層２）（ｙ＞ｘ）１０３、Ｚｎを拡散して形成されたｐ型拡散領域１０４、エピ層１内に存在する拡散領域１０４の拡散フロント１０５、ｐ側電極１０６、層間絶縁膜１０７及びｎ側電極１０８を備え、エピ層１のエネルギバンドギャップＥg1はエピ層２のエネルギバンドギャップＥg2よりも小さく（Ｅg1＜Ｅg2）、かつ、（Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×β及びｄ2＜Ｘj＜（ｄ1＋ｄ2）なるエピ層１及びエピ層２の層厚の関係を満たすように層厚の薄いｎ型のエピ層１、エピ層２を積層した構造にエピ層２の層厚よりも深いｐ型の拡散領域を選択的に形成するように構成したので、注入電子密度を高くすることができ、発光効率を向上させることができる。また、注入電子をエピ層１とエピ層２の界曲のエネルギ障壁によって閉じこめることができるので、エピ層１を電子の平均自由工程よりも薄くすることもできる。したがって、全体のエピ層を薄くすることが可能となる。
【００６７】
このように、選択拡散深さを浅くすることができるのでエピ層２での大きい横方向のＺｎ拡散距離が制限でき、１２００ｄｐｉのような超高密度ＬＥＤアレイでも一列に配列した各ＬＥＤがショートすることなくＬＥＤアレイが製造できる。
【００６８】
また、Ｚｎ固相拡散によって拡散を行うので拡散深さが浅い場合でも精度よく拡散制御が実施できる。
【００６９】
第２の実施形態
図８は本発明の第２の実施形態に係るＬＥＤアレイの１素子について構造を模式的に示す図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１と同一構成部分には同一符号を付している。また、前記図１同様、各層におけるＺｎ拡散スピードの差を強調して拡散断面形状を模式的に描いている。
【００７０】
図８において、５０２は層間絶縁膜、５０３はｐ側電極（例えば、Ａｌ系電極）、５１１はｎ型ＧａＡｓ層、５１２はｎ型ＧａＡｓ層にＺｎを選択的に拡散することによって形成されたＧａＡｓ層のＺｎ拡散領域、５１３はｎ型エピ層２にＺｎが拡散することによって形成されたエピ層２のＺｎ拡散領域、５１４はｎ型エピ層１にＺｎが拡散することによって形成されたエピ層１のＺｎ拡散領域である。少なくとも、エピ層２のＺｎ拡散領域と電気的に接続している、Ｚｎが拡散されたＧａＡｓ層にはｐｎ接合が存在しない。もしも、エピ層２のＺｎ拡教領域と電気的に接続している、Ｚｎが拡散されたＧａＡｓ層内にｐｎ接合が存在する場合には、ＬＥＤに順方向電流を印加した時に、ＧａＡｓ層内に存在するｐｎ接合を通して電流が流れるので、ＧａＡｓ層からの発光が主となり、エピ層１の半導体のエネルギバンドギャップに対応した所望の発光波長の高発光効率のＬＥＤとして動作しない。
【００７１】
図８に図示した実施形態では、エピ層２のＺｎ拡散領域と電気的に接続している、Ｚｎが拡散されたＧａＡｓ層領域は、島状に形成されており、ｎ型ＧａＡｓ層と完全に分離されている。すなわち、本実施形態では、エピ層２の上にあるＧａＡｓ層内にはｐｎ接合が存在しない構造である。層間絶縁膜開口部領域内の島状のＺｎ拡散領域されているＧａＡｓ層の一部の領域又は全領域は、ｐ側電極とオーミックコンタクトを形成している。ｐ側電極としては例えば、Ａｌ系電極を使用することができる。
【００７２】
ＧａＡｓ層５１１及び５１２は、例えば、約５００Åと薄く形成することができる。Ｚｎ拡散されたＧａＡｓ層領域はＺｎ拡散されていないｎ型のＧａＡｓ層とは接触する領域がなく島状に分離されている。すなわち、Ａｌ電極とオーミックコンタクトを形成しているＧａＡｓ層には順方向に電圧が印加されるｐｎ接合が存在しない構造である。また、ＧａＡｓ層５１１内にはｐｎ接合が存在しない構造である。ＧａＡｓ層５１１及び５１２より下の積層構造は前記第１の実施形態と同様、エピ層２のエネルギバンドギャップがエピ層１のエネルギバンドギャップよりも大きく、拡散領域１０４の拡散フロントすなわち、基板主面と略平行のｐｎ接合面はエピ層１内にある。
【００７３】
次に、上記ＬＥＤアレイの製造方法について説明する。
【００７４】
図９〜図１２は上記ＬＥＤアレイの製造方法を説明するための工程断面図である。
【００７５】
まず、前記第１の実施形態と同様の製造工程によりＺｎを選択的に基板に拡散する（図９参照）。図９において、６０１は拡散マスク、５１１はｎ型ＧａＡｓ層である。５１２はＺｎが拡散されたＧａＡｓ層領域である。
【００７６】
次いで、エピ層２の上にΖｎが拡散されたＧａＡｓ層領域が島状に残るように、ＧａＡｓ層内に形成されたｐｎ接合を除去し、ＧａＡｓ層には順方向に電圧が印加されるｐｎ接合が存在しないようにする。この工程では、
１）拡散領域表面が完全に露出するように、拡散開口部よりも広くＧａＡｓ層表面が露出するようにＧａＡｓ表面を被覆している絶縁膜を加工する。
【００７７】
２）次に、ＧａＡｓ層内ｐｎ接合領域及び、ＧａＡｓ層内ｐｎ接合領域周辺のｎ型ＧａＡｓ層領域５１１の一部の領域とＧａＡｓ層内ｐｎ接合領域周辺のＺｎが拡散されているＧａＡＳ層領域５１２の一部の領域をエッチング除去し、エピ層２の上にΖｎが拡散された島状のＧａＡｓ層領域９０１を形成する。島状のＧａＡｓ領域９０１は、少なくとも一部の領域が拡散開口部内又は層間絶縁膜開口部内に存在するように形成されている。島状のＧａＡｓ領域９０１の少なくとも一部の領域はｐ側電極とオーミックコンタクトを形成している。ＧａＡｓ層内に形成されたｐｎ接合をエッチング除去する工程では、例えば、ウエットエッチングによって加工する場合には、エッチャントとしてリン酸過水を用いることができる。
【００７８】
拡散開口部内又は層間絶縁膜開口部内の少なくともオーミックコンタクトを形成する箇所に島状にＧａＡｓ層９０１が残り、島状のＺｎ拡散ＧａＡｓ層領域がＧａＡｓ層内に形成されたｐｎ接合領域と電気的に分離されるように、ｐｎ接合領域を含む一部のＧａＡｓ層が除去されている（エッチング除去した領域が図１０の９０２である）構造であれば製造方法は問わない。この工程では標準的なフォトリソグラフィの手法を用いる。
【００７９】
次いで、図１１に示すように電極とｎ型領域がショートしないように層間絶縁膜５０２を形成する。
【００８０】
次いで、図１２に示すようにｐ側の電極としてＡｌ系の電極パターンを形成し、ｎ側電極６０５を形成する。
【００８１】
以上でＬＥＤアレイが完成する。
【００８２】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【００８３】
エピ層２がいかなるＡｌ組成であっても表面にＧａＡｓ層があるために例えばＡｌ電極によって簡単に良好なオーミックコンタクトが得られている。
【００８４】
ｐ側電極へプラスの電位を印加することによってｐｎ接合に順方向電圧が印加される。ｐ側電極５０３とオーミックコンタクトを有するｐ型ＧａＡｓ層５１２及びｎ型ＧａＡｓ層５１１にはｐｎ接合は存在せずＧａＡｓのｎ型領域からの電子の注入はない。したがって、第１の実施形態で説明したように、電子の注入は主としてエピ層１内に形成されたｐｎ接合を介してｐ型領域に注入されエピ層１とエピ層２の界面に形成されたエネルギ障壁で、注入された電子がエピ層の積層方向についてエピ層１の領域に閉じこめられることに特徴がある。このＬＥＤ素子のＩ−Ｖ特性は、エピ層１のｐｎ接合のＩ−Ｖ特性が反映され、表面のＧａＡｓ層は影響を与えない。したがって、本素子へ順方向電流を印加した場合には、光はエピ層１内で発生し、光の波長はエピ層１の半導体のエネルギバンドギャップに対応している。
【００８５】
以上説明したように、第２の実施形態に係るＬＥＤアレイは、エピ層２の上にオーミックコンタクトを形成する電極と接するＧａＡｓ層を設け、このＧａＡｓ領域にばｐｎ接合が存在しない構造としたので、接合の電気特性、発光特性に影響を与えない。また、エピ層２の組成に影響されることなく常に良好なオーミックコンタクトが容易に得られる。
【００８６】
なお、上記第２の実施形態では、ＧａＡｓ層を設けるようにしているが、Ａｌ混晶比の小さいＡｌxＧａ1-xＡｓ層（ｘ＞０）でも容易にオーミックコンタクトをとることが可能になるためＡｌ混晶比の小さいＡｌxＧａ1-xＡｓ層を使用することもできる。
【００８７】
ここで、ＬＥＤアレイの層間絶縁膜開口部領域の構造は以下のように構成することができる。
【００８８】
図１３及び図１４は上記ＬＥＤアレイの層間絶縁膜開口部領域の構造を模式的に示す図である。また、図１４（ｂ）は図１４（ａ）のＡ−Ａ′矢視断面図である。
【００８９】
これらの図において、７０１ａ及び７０１ｂはＧａＡｓコンタクト領域、７０２はｐ側電極で、７０３は発光領域である。ｐ側電極としては、例えばＡｌ系電極を用いることができる。
【００９０】
上記第２の実施形態では、図１３に示すように層間絶縁膜開口部７０４領域のＧａＡｓ層をｐ側電極７０２直下の領域のみ残すようにしたが、図１４（ａ）に示すようにＧａＡｓ層が、層間絶縁膜開口部７０４領域の他の領域に残存していてもＧａＡｓ層を薄くする限りは光の吸収による光量減少は少ない。
【００９１】
また、拡散領域内に島状に形成したＧａＡｓ層領域と層間絶縁膜開口部７０４の位置関係に関しては、ｐ側電極７０２とｎ型のエピ層がショートすることがないような層間絶縁膜の構造であれば、図１３又は、図１４（ａ）に示したような、島状ＧａＡｓ領域と層間絶縁膜開口部の位置関係には限定されないことは明白である。例えば、図１４（ｂ）に示すように、ＧａＡｓ層内のｐｎ接合を除去した後に新たに設けた層間絶縁膜の一部が島状のＧａΑｓ領域の一部にあってもよい。
【００９２】
また、上記第２の実施形態では、層間絶縁膜開口部７０４領域のＧａＡｓ層のみ周囲のＧａＡｓ層と分離するようにしたが、図１５に示すように分離領域がエピ層２に達していてもよい。
【００９３】
第３の実施形態
図１６は本発明の第３の実施形態に係るＬＥＤアレイの１素子について構造を模式的に示す図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１及び図８と同一構成部分には同一符号を付している。
【００９４】
図１６において、８０１はｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）（ｚ＞０）である。ｎ型ＧａＡｓ基板１０１上にｎ型のＧａＡｓバッファ層を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）（ｚ＞０）８０１が形成されている。このＡｌzＧａ1-zＡｓ層（エピ層３）８０１上にエピタキシャル成長させたｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２及びｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３が形成されて、ｎ型のエピ構造が３層構造となっている。ここで、ｘ，ｙ，ｚの大きさの関係は、ｙ＞ｘ，ｚ＞ｘである。
【００９５】
前記第１の実施形態と同様に選択拡散によって形成された拡散領域は、エピ層１内に拡散フロントがある。
【００９６】
エピ層３は、ＡｌzＧａ1-zＡｓ層で混晶比ｚはｚ＞ｘである。例えば、エピ層１及びエピ層２を第１の実施形態と同様に、ｘ＝０．１，ｙ＝０．３５とし、エピ層３をｚ＝０．３５とすることができる。エピ層３には拡散によるｐｎ接合はないので、第１の実施形態の場合と同様、光はエピ層１内だけで発生する。また、電気特性はエピ層１に形成された接合の特性が支配的である。
【００９７】
また、拡散領域にコンタクトを有するｐ側電極（Ａｌ電極）５０３と基板裏面にコンタクトを有するｎ側電極（裏面電極）６０５が設けられている。
【００９８】
本実施形態に係るＬＥＤアレイは、前記第１の実施形態で説明した製造方法と同様の方法によって作製することができる。
【００９９】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【０１００】
図１７はＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。図１７はあくまで動作原理を概念的に示すための模式図であり、エピ層１とエピ層２の界面におけるエネルギバンド不連続などの細かい構造は厳密には示していない。
【０１０１】
接合に順方向の電圧を印加すると、電子の注入は拡散電位の低いエピ層１に形成されたｐｎ接合を介してｐ型領域に注入される。正孔も拡散電位の低いエピ層１に形成されたｐｎ接合を介してｎ型領域に注入される。ｐ型領域に注入された電子は、第１の実施形態の素子同様、基板の主面に垂直な方向、すなわち、エピ層１とエピ層２の積層面に対して垂直な方向には、エピ層１とエピ層２界面に存在するエネルギ障壁によってエピ層２への拡散が阻止される。
【０１０２】
一方、ｎ型領域へ注入された正孔は、基板の主面に垂直な方向、すなわち、エピ層１とエピ層２の積層面に対して垂直な方向には、エピ層１とエピ層３の界面に存在するエネルギ障壁によって拡散が阻止される。したがって、注入された電子及び正孔の密度はエピ層１内で非常に高くなる。したがって、注入された電子が、多数キャリアである正孔と再結合して光が発生する確率が高くなる。同様に、注入された正孔が、多数キャリアである電子と再結合して光が発生する確率が高くなる。横方向に形成されている接合に関しては、この領域から注入された少数キャリアは、横方向に関しては、障壁はないが、注入された領域は通常平均自由工程に対して同等か数倍の領域が広がっており、平均自由工程内でほぼ全てのキャリアが再結合する。
【０１０３】
以上説明したように、第３の実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１上にｎ型ＧａＡｓバッファ層を形成し、その上にエピタキシャル成長させたｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）８０１、このＡｌzＧａ1-zＡｓ層（エピ層３）８０１上にエピタキシャル成長させたｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２、及びｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３の層構造とし、エピ層を３層としてエネルギバンドギャップの大きいエピ層２とエピ層３でエネルギバンドギャップの小さいエピ層１を挟んだ構造で、拡散フロントすなわち、基板の主面と略平行なｐｎ接合面をエネルギバンドギャップの小さいエピ層１内にあるようにしたので、注入された電子と正孔はエピ層１とエピ層２及びエピ層１とエピ層３との間のエネルギ障壁で拡散が阻止されてエピ層１内でのキャリア密度が高くなり、エピ層１で高発光効率を実現できる。発光波長はエピ層１の半導体のバンドギャップエネルギで決まる発光波長が得られ、電気特性はエピ層１内に形成されたｐｎ接合で決まる特性が得られる。
【０１０４】
また、前記第１の実施形態と同様に、ｎ型のエピ積層構造に選択拡散領域により形成したｐｎ接合を有するのでメサエッチングなどの素子分離をする必要がなく、完全なモノリシック構造のＬＥＤアレイを形成できる。したがって、１２００ｄｐｉのような超高密度ＬＥＤアレイも容易に形成することができる。
【０１０５】
ここで、上記実施形態では、エピ層３は単層として説明したが、必ずしも単層でなくてもよく，エピ層１に接するエピ層をＡｌzＧａ1-zＡｓ層として以下、
ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…のｎ型多層構造としてもよい。
【０１０６】
図１８は本実施形態の変形例を示す図である。図１８において、前記第２の実施形態で示したように、エピ層２のＡｌyＧａ1-yＡｓ層１０３上にｎ型のＧａＡｓ層８０２を設け、ｎ型ＧａＡｓ（エピ層４）／ｎ型ＡｌyＧａ1-yＡｓ層（エピ層２）／ｎ型ＡｌxＧａ1-xＡｓ層（エピ層１）／ｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）の積層構造へ拡散フロントがエピ層１内にあるようにＺｎを選択拡散して作製したｐｎ接合で、少なくともＧａＡｓ層（エピ層４）８０２に形成されたＧａＡｓ層内のｐｎ接合領域をエッチング除去して拡散開口部内に島状のＺｎが拡散されているＧａＡｓ層８０３を形成し、この島状のＧａＡｓ層領域８０３の一部又は全部の領域に電極コンタクト（オーミックコンタクト）を形成した構造である。層間絶縁膜開口部と島状のＺｎ拡散ＧａＡｓ層領域の位置関係は、前記第２の実施形態で図１３及び図１４を用いて変形例を説明したように、同様の変形例が可能である。
【０１０７】
このような構造にすることにより、ＡｌyＧａ1-yＡｓ層（エピ層２）１０３のＡｌ組成がいかなる場合でもｐ側での良好な電極コンタクトを形成できる、という効果が得られる。
【０１０８】
第２の実施形態でも述べた通り、Αｌ組成ｓが小さい場合にはΖｎ拡散した
ＡｌsＧａ1-sＡｓ層（ｓ＞０）とｐ側電極は、ＬＥＤアレイとして使用する上で問題のない程度の低コンタクト抵抗のコンタクトを形成することができるので、Ｚｎを拡散したＡｌyＧａ1-yＡｓ層上にはＧａＡｓ層８０２の代わりに
ＡｌsＧａ1-sＡｓ層（ｓ＞０）を設けることもできる。
【０１０９】
また、上記各実施形態では、共通電極を基板の裏面に設けているが、共通電極として、ｐ側電極と同一側の面にｎ型ＧａＡｓ層の表面にコンタクトを有する電極を設けることもできる。
【０１１０】
また、上記各実施形態では、ｐ側電極材料としてＡｌ系材料を使用する例を述べたが、オーミックコンタクトを形成できれば、他の材料、例えば、Ａｕ系の材料を使用することもできる。
【０１１１】
第４の実施形態
図１９は本発明の第４の実施形態に係るＬＥＤアレイの構造を模式的に示す図、図２０は図１９のＡ−Ａ′矢視断面図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１６と同一構成部分には同一符号を付している。
【０１１２】
図１９及び図２０において、９０１は半絶縁性ＧａＡｓ基板、９１１は半絶縁性ＧａＡｓバッファ層、９０２は半絶縁性ＧａＡｓバッファ層９１１上にエピタキシャル成長させたｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）、９０３はｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）、９０４はｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）、９１０は電極とオーミックコンタクトを形成するために設けたｎ型ＧａＡｓ層、９１２は、Ζｎ拡散によってｐ型になっているＧａＡｓ層領域である。このＺｎ拡散ＧａＡｓ領域９１２は、ＧａＡｓ層９１０内に形成されたｐｎ接合領域をエッチング除去することによって、ｎ型ＧａＡｓ層９１０と電気的に孤立している島状の領域である。ｐ側の電極コンタクトはこのＧａＡｓ層領域９１２の一部の領域又は全部の領域に形成されている。
【０１１３】
また、９０５は層間絶縁膜、９０６はｐ側電極で例えばＡｌ系電極である。９０７は層間絶縁膜、９０８はｎ側電極で例えばＡｕ合金電極である。９０９は共通配線である。また、１００１，１００２は、ｐ側電極９０６，ｎ側電極９０８に接続された電極パッドである。
【０１１４】
本実施形態におけるＡｌxＧａ1-xＡｓ層（エピ層１）、ＡｌyＧａ1-yＡｓ層（エピ層２）、ＡｌzＧａ1-zＡｓ層（エピ層３）、及びＧａＡｓ層（エピ層４）を有する構造を形成するための基板としては、前記、半絶縁性基板ＧａＡｓ基板９０１の他にｐ型ＧａＡｓ基板、ノンドープＧａＡｓ基板又は高抵抗Ｓｉ基板を使用することも可能である。高抵抗Ｓｉ基板としては、例えば、１５００Ωｃｍ程度の比抵抗の高抵抗Ｓｉ基板を使用することが可能である。高抵抗Ｓｉ基板を使用する場合には、図２１に示したようにノンドープのＧａＡｓ層とノンドープのＡｌtＧａ1-tＡｓ層（ｔ＞０、ｔ＞ｘ）の積層構造をバッファ層として設けることによって、Ｓｉ基板とｎ型のエピ層（エピ層３／エピ層１／エピ層２／エピ層４）との間の絶縁を確保できる。
【０１１５】
ｎ型エピ層は、前記第３の実施形態の変形例と同様に４層の積層構造：
ＧａＡｓ／ＡｌyＧａ1-yＡｓ／ＡｌxＧａ1-xＡｓ／ＡｌzＧａ1-zＡｓから構成され、ｘ＜ｙ，ｚである。本実施形態では、前記実施形態３の変形例で説明したようにｎ型のエピタキシャル積層構造へ選択的にＺｎを拡散して形成したｐｎ接合を有し、拡散領域の拡散フロントすなわち、基板主面と略平行のｐｎ接合面はエピ層１、すなわち２層のエピ層２とエピ層３に挟まれた、エピ層２とエピ層３のエネルギバンドギャップよりも少なくとも小さいエネルギバンドギャップのエピ層１内にある。
【０１１６】
電極はｐ型領域に個別電極が、ｎ型領域に共通電極が設けられている。ｋ個のＬＥＤを含むｎ型領域は、例えば図１９に示すように半絶縁性基板に達する分離溝１００３で複数のブロックに分割されている。個別配線は、各ｎ型ブロック内の同一順位の配線が共通配線９０９で結線されている。ここで、ｐ側の電極は必ずしもＡｌ系の材料に限定されることはなくＡｕ系の材料で形成されていてもよい。
【０１１７】
また、ｎ側電極９０８及びｎ側電極パッド１００２よりｎ側電極９０８に延びる配線を省略し、ｎ側電極パッド１００２をｎ側ＧａＡｓ層９１０とオーミックコンタクトを形成するようにして、ｎ側電極パッド１００２をｎ側電極と兼ねるようにしてもよい。
【０１１８】
以下、上述のように構成されたＬＥＤアレイの動作を説明する。
【０１１９】
点灯させるＬＥＤの選択は、点灯させるＬＥＤが含まれるｎ型ブロック内の共通電極と点灯させるＬＥＤの順位の配線を選択して順方向の電圧を印加する。点灯するＬＥＤでは第３の実施形態と同様に、基板の主面に垂直な方向ではエピ層２とエピ層１の界面及び、エピ層３とエピ層１の界面に存在するエネルギ障壁によって、注入されたキャリアがエピ層１内に閉じこめられるので、キャリアの再結合確率が大きくなり高発光効率で発光する。
【０１２０】
上記各実施形態で説明した通り、本実施形態の素子でも、発光波長はエピ層１の半導体のエネルギバンドギャップで決まり、電流−電圧特性はエピ層１内に形成されたｐｎ接合の特性と同等である。
【０１２１】
以上説明したように、第４の実施形態に係るＬＥＤアレイは、エネルギバンドギャップが相対的に大きい２層のエピ層に挟まれた相対的にエネルギバンドギャップが小さいエピ層を有する積層エピ構造へ、拡散フロントがエネルギバンドギャップの相対的に小さいエピ層内に存在するように選択的にＺｎを拡散して形成したＬＥＤアレイであり、ｎ型の積層エピ構造を適当な数の複数のｐｎ接合を含む互いに電気的に絶縁された単位ブロックに分離できるようにｎ型積層エピ構造を半絶縁性ＧａＡｓ基板上に形成した構造としたので、マトリクス駆動が可能でかつ高発光効率の発光が得られる。
【０１２２】
また、選択拡散によって接合を形成するので、メサエッチングなどの素子分離が不要であるため、１２００ｄｐｉのような超高密度ＬＥＤアレイも容易に作製することができる。ｎ型積層エピ構造を互いに電気的に絶縁された複数のブロックに分離する素子分離構造は、ｎ型の積層エピ構造を分離するきわめて単純な構造であり、素子分離構造はきわめて容易に作製することができる。１２００ｄｐｉのような超高密度にＬＥＤを集積した場合でも、本実施形態では電極配線をマトリクス配線構造とすることが可能なので、電極パッドの密度、すなわち電極パッドのピッチを低減することができる。したがって、ＬＥＤアレイを駆動する駆動ＩＣとの接続密度が低減できるので、接続が容易になる。以上の理由から、ＬＥＤアレイチップの低価格化も図れる。
【０１２３】
なお、第３の実施形態の変形例と同様に、低コンタクト抵抗でｐ側の電極コンタクトを形成できるΑｌ組成のＡｌyＧａ1-yＡｓ層（エピ層２）とした場合には、必ずしもコンタクト層としてＧａＡｓ層を設ける必要はない。また、半絶縁性基板あるいは高抵抗Ｓｉ基板上に形成するｎ型積層エピ構造は、コンタクト層を形成するためのエピ層４とバッファ層以外の構造について、本実施形態のようなエピ層２／エピ層１／エピ層３の３層ではなく、エピ層２／エピ層１の２層とすることも可能である。
【０１２４】
また、エピ層１の下又は、エピ層３の下にノンドープの
ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…の積層構造を設けてもよい。
【０１２５】
第５の実施形態
図２２及び図２３は本発明の第５の実施形態を説明するための図であり、図２３は図２２のＸ−Ｘ′矢視断面図である。
【０１２６】
図２３において、ｎ型ＧａＡｓ基板１２０１上にｎ型ＧａＡｓバッファ層１２０２を設け、その上にｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）１２０３、ｎ型ＡｌxＧａ1-xＡｓ層（エピ層１）１２０４、ｎ型ＡｌyＧａ1-yＡｓ層（エピ層３）１２０５及びｎ型ＧａＡｓ層（エピ層４）１２０６をエピタキシャル成長した積層構造を有する。ここで、ｙ，ｚ＞ｘ＞０である。この積層エピタキシャル構造に選択的にＺｎを拡散して形成した拡散領域１２０６を有し、拡散領域の拡散フロントがエピ層１内にある。
【０１２７】
図２３に示すように、ｐ側電極は層間絶縁膜開口部に対して、その層間絶縁膜開口部内を貫く電極構造をしている。ｐ側電極は層間絶縁膜開口部内に島状に形成されたＺｎ拡散領域のＧａＡｓ層領域の一部とオーミックコンタクトを有している。ｐ側電極とオーミックコンタクトを形成するために設けた、Ｚｎを拡散したＧａＡｓ層領域は、周辺のｎ型ＧａＡｓ層と分離されており、ＧａＡｓ層内にはｐｎ接合がない構造である。
【０１２８】
一例として、拡散深さが極端に浅い例をとって説明する。例えば、エピ層４を０．０５μｍ、エピ層２を０．２μｍ、エピ層１を０．５μｍ、エピ層３を０．２μｍ、ＧａＡｓバッファ層を０．１μｍとして拡散フロントがエピ層内にくるような拡散深さ、例えば、Χj＝０．３５μｍとする。この場合には、全エピタキシャル層は約１μｍと薄くでき、基板コストを低減できる。
【０１２９】
拡散したＺｎの濃度をほぼ可能な拡散最高濃度の約１×１０20ｃｍ-3として、拡散領域の比抵抗ρを見積もるとρ＝１／ｑＮμp（ｑは電子の電荷でｑ＝１．６×１０-19Ｃ、Νはｐ型キャリア濃度（Ｚｎ拡散濃度）、μpはキャリアの易動度でμp＝２５ｃｍ2／ＶＳ）から、ρ＝２．５×１０-3Ωｃｍである。この時、拡散領域のシート抵抗ρs＝ρ／Ｘjは、約７０Ωである。この場合に３ｍΑの電流では、電圧降下は約２１０ｍＶである。拡散深さが例えば、１μｍである場合には３ｍＡの電流の時の電圧降下は約７０ｍＶで影響が小さかったが、例えば０．３５μｍでは電圧降下の影響が大きい。このために、例えば、拡散深さが１μｍの場合と比較して、拡散深さが０．３５μｍでは電極から離れた領域での発光効率の減少が大きくなる。一般的な拡散条件では、Ｚｎ拡散濃度は１０20ｃｍ-3よりも低くなるので、電圧降下の影響は前記見積もりより大きくなる。
【０１３０】
そこで、本実施形態のように電極を拡散開口部を貫くような構造とすれば、接合から電極までの距離を小さくでき拡散開口部内で接合と電極間の距離をほぼ均一にできるので発光面内で均一の高発光強度分布を実現できる。
【０１３１】
以上説明したように、第５の実施形態では、ｎ型ＧａＡｓ基板１２０１上にｎ型ＧａＡｓバッファ層１２０２を設け、その上にｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）１２０３、ｎ型ＡｌxＧａ1-xＡｓ層（エピ層１）１２０４、ｎ型ＡｌyＧａ1-yＡｓ層（エピ層３）１２０５及びｎ型ＧａＡｓ層（エピ層４）１２０６をエピタキシャル成長した積層構造（ｙ，ｚ＞Ｘ＞０）に選択的にＺｎを拡散して形成した拡散領域１２０６を有し、拡散領域の拡散フロントがエピ層１内にある接合又は接合アレイで、ｐ側の電極を拡散開口部を貫くような構造としたので、発光面内で均一の高発光強度分布を実現するための発光素子の全エピタキシャル層を薄くして、拡散深さを浅くすることができる。したがって、高発光効率の低コストな発光素子又は、発光素子アレイのチップを製造することができる。
【０１３２】
上記実施形態の変形例として拡散開口部内のＧａＡｓ領域とオーミックコンタクトを有する透明導電性膜を形成して電極コンタクトを形成することも可能である。
【０１３３】
なお、上記各実施形態同様、基板やエピタキシャル層の構成についての変形形態が可能であることは明白である。
【０１３４】
また、上記各実施形態では、発光層としてｎ型のＡｌxＧａ1-xＡｓ層を用いたＬＥＤアレイの例であるが、第１導電型のエネルギバンドギャップの異なる少なくとも２層の半導体エピタキシャル層へ相対的にエネルギバンドギャップが大きい半導体層側から、第２導電型の不純物が選択的に拡散され、拡散の深さ方向の拡散フロントが少なくとも相対的にエネルギバンドギャップが小さい半導体エピタキシャル層内に存在する構造の発光素子アレイであれば、原理的にどのような半導体材料を使用する場合にも適用できることは言うまでもない。
【０１３５】
また、上記各実施形態では、エピ層の層厚ｄ1＝１μｍ、ｄ2＝０．３μｍを例にとり説明したが、このような条件は一例であることは勿論である。
【０１３６】
さらに、上記各実施形態に係る発光素子アレイが、上述した構造をとるものであれば、どのような構成でもよく、その製造プロセス、基板の種類、アレイ等の個数、配置状態等は上記各実施形態に限定されない。
【０１３７】
また、上記各実施形態では、ＬＥＤアレイの構造及び製造方法について示したが、第１導電型のエネルギバンドギャップの異なる少なくとも２層の半導体エピタキシャル層へ第２導電型の不純物が選択的に拡散され、拡散フロントが少なくとも相対的にエネルギバンドギャップが小さい半導体エピタキシャル層内に存在する構造及び製造方法が単独の発光素子にも適用できることは言うまでもない。
【０１３８】
【発明の効果】
本発明に係る発光素子アレイ及び発光素子では、選択拡散領域の拡散フロントが層内に存在する第１の半導体エピタキシャル層と、電極とコンタクトを有する第２の半導体エピタキシャル層とを積層した構造を備え、第１の半導体エピタキシャル層のエネルギバンドギャップＥg1が、第２の半導体エピタキシャル層のエネルギバンドギャップＥg2より少なくとも小さく、かつ、半導体エピタキシャル層の層厚が、（Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×βであるように構成したので、低コスト高歩留りで量産可能な高発光効率の高密度発光素子アレイが実現できる。
【０１３９】
さらに、前記エピ積層構造に加え、ｐ側電極とオーミックコンタクトを形成するためにエピ積層構造の最上層に設けたＧａＡｓ層に関しては、Ｚｎ選択拡散領域に、Ζｎが拡散された島状のＧａＡｓ層領域を形成し、ＧａＡｓ層内にはｐｎ接合がない構造としたので、高発光効率の発光素子アレイが実現できる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係る発光素子アレイの基本構造を示す図である。
【図２】上記発光素子アレイの構造を示す断面図である。
【図３】上記発光素子アレイの基本構造を示す図である。
【図４】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図５】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図６】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図７】上記発光素子アレイのＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。
【図８】本発明を適用した第２の実施形態に係る発光素子アレイの基本構造を示す図である。
【図９】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１０】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１１】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１２】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図１３】上記発光素子アレイの開口部領域の構造を模式的に示す図である。
【図１４】上記発光素子アレイの開口部領域の構造を模式的に示す図である。
【図１５】上記発光素子アレイの開口部領域の構造を模式的に示す図である。
【図１６】本発明を適用した第３の実施形態に係る発光素子アレイの基本構造を示す図である。
【図１７】上記発光素子アレイのＬＥＤに順方向に電圧を印加した時のエネルギバンド図を模式的に示した図である。
【図１８】本発明を適用した第３の実施形態の変形例に係る発光素子アレイの基本構造を示す図である。
【図１９】本発明を適用した第３の実施形態に係る発光素子アレイの構造を模式的に示す図である。
【図２０】図１９のＡ−Ａ′矢視断面図である。
【図２１】本発明を適用した第４の実施形態の変形例に係る発光素子アレイの基本構造を示す図である。
【図２２】本発明を適用した第５の実施形態に係る発光素子アレイの基本構造を示す図である。
【図２３】図２２のＸ−Ｘ′矢視断面図である。
【図２４】従来のＬＥＤの構造を模式的に示す図である。
【図２５】従来のシングルへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図である。
【図２６】従来のダブルへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図である。
【符号の説明】
１００ ＬＥＤ、１０１ ｎ型ＧａＡｓ基板、１０２，９０３ ｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）、１０３，９０４ ｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）、１０４ 拡散領域、１０５ 拡散フロント、１０６，５０３ ｐ側電極、１０７，５０２，８０４，９０５，９０７ 層間絶縁膜、１０８，６０５ ｎ側電極、１１０ ｎ型ＧａＡｓバッファ層、５１１ ＧａＡｓ層、８０１，９０２ ｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）、９０１ 半絶縁性ＧａＡｓ基板、９０６ ｐ側電極、９０８ ｎ側電極
Claims (13)
- 第１導電型のエネルギバンドギャップの異なる少なくとも２層の半導体エピタキシャル層へ第２導電型の不純物を選択的に拡散させて複数の発光素子を作製した発光素子アレイであって、
少なくともエネルギバンドギャップが相対的に小さい材料からなり拡散領域のフロントが層内に存在する第１の半導体エピタキシャル層と、
エネルギバンドギャップが相対的に大きい材料からなる第２の半導体エピタキシャル層とを積層した構造を備え、
前記第２の半導体エピタキシャル層上の少なくとも拡散マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合部分を削除することにより、ｐｎ接合が存在しない第２導電型の不純物拡散をされた、電極とオーミックコンタクトを有すると供に該不純物拡散領域内で該電極より広く形成されたＧａＡｓ層領域を設けた
ことを特徴とする発光素子アレイ。 - 第１導電型のエネルギバンドギャップの異なる少なくとも３層の半導体エピタキシャル層へ第２導電型の不純物を選択的に拡散させて複数の発光素子を作製した発光素子アレイであって、
少なくともエネルギバンドギャップが相対的に小さい材料からなり拡散領域のフロントが層内に存在する第１の半導体エピタキシャル層と、
エネルギバンドギャップが相対的に大きい材料からなる第２の半導体エピタキシャル層と、
前記第１の半導体エピタキシャル層に接し、エネルギバンドギャップが前記第１の半導体エピタキシャル層のエネルギバンドギャップより大きい第３の半導体エピタキシャル層とを積層した構造を備え、
前記第２の半導体エピタキシャル層上の少なくとも拡散マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合部分を削除することにより、ｐｎ接合が存在しない第２導電型の不純物拡散をされた、電極とオーミックコンタクトを有すると供に該不純物拡散領域内で該電極より広く形成されたＧａＡｓ層領域を設けた
ことを特徴とする発光素子アレイ。 - 前記半導体エピタキシャル層が、
エピタキシャル化合物半導体層であることを特徴とする請求項１又は２に記載の発光素子アレイ。 - 前記第１、及び／又は第２の半導体エピタキシャル層は、ＡｌＧａＡｓ半導体エピタキシャル層であることを特徴とする請求項１に記載の発光素子アレイ。
- 前記第１、第２、及び／又は第３の半導体エピタキシャル層は、ＡｌＧａＡｓ半導体エピタキシャル層であることを特徴とする請求項２に記載の発光素子アレイ。
- 拡散開口部内又は層間絶縁膜開口部内の第２導電型不純物を拡散した領域の一部領域又は全部領域とオーミックコンタクトを有する第２導電型側の電極で、拡散開口部又は層間絶縁膜開口部を串刺し状に貫く形状の電極を備えている
ことを特徴とする請求項１乃至５の何れかに記載の発光素子アレイ。 - 前記第２導電型不純物が、Ｚｎであることを特徴とする請求項１乃至６の何れかに記載の発光素子アレイ。
- 前記半導体エピタキシャル層が、
ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）で、ｐ型不純物がＺｎであることを特徴とする請求項１乃至６の何れかに記載の発光素子アレイ。 - 前記半導体エピタキシャル層に、
ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）を含み、ｐ型不純物がＺｎであることを特徴とする請求項１乃至６の何れかに記載の発光素子アレイ。 - 前記第２の半導体エピタキシャル層における横方向拡散距離が、少なくとも
［（発光素子アレイのピッチ）−（開口部幅）］／２
よりも小さいことを特徴とする請求項１乃至９の何れかに記載の発光素子アレイ。 - 半絶縁性ＧａＡｓ基板、ｐ型ＧａＡｓ基板、ノンドープＧａＡｓ基板又は高抵抗Ｓｉ上に成長した半絶縁性ＧａＡｓ基板を有し、マトリクス配線を備えたことを特徴とする請求項１乃至１０の何れかに記載の発光素子アレイ。
- 請求項１乃至１１の何れかに記載の構造を備え、
拡散領域の少なくとも一部の表面が透明導電性膜で被覆されていることを特徴とする発光素子アレイ。 - 請求項１乃至１２の何れかに記載の構造を備えたことを特徴とする発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04150198A JP4023893B2 (ja) | 1997-06-06 | 1998-02-24 | 発光素子アレイ及び発光素子 |
| US09/089,093 US6222208B1 (en) | 1997-06-06 | 1998-06-02 | Light-emitting diode and light-emitting diode array |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-149539 | 1997-06-06 | ||
| JP14953997 | 1997-06-06 | ||
| JP9-328632 | 1997-11-28 | ||
| JP32863297 | 1997-11-28 | ||
| JP04150198A JP4023893B2 (ja) | 1997-06-06 | 1998-02-24 | 発光素子アレイ及び発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220164A JPH11220164A (ja) | 1999-08-10 |
| JP4023893B2 true JP4023893B2 (ja) | 2007-12-19 |
Family
ID=27290837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04150198A Expired - Lifetime JP4023893B2 (ja) | 1997-06-06 | 1998-02-24 | 発光素子アレイ及び発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6222208B1 (ja) |
| JP (1) | JP4023893B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7651580B2 (en) | 2001-12-21 | 2010-01-26 | Henkel Kommanditgesellschaft Auf Aktien (Henkel Kgaa) | Nanoparticulate preparation |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4221818B2 (ja) * | 1999-05-28 | 2009-02-12 | 沖電気工業株式会社 | 光半導体素子の製造方法 |
| US7061062B2 (en) * | 1999-07-01 | 2006-06-13 | Gateway Inc. | Integrated circuit with unified input device, microprocessor and display systems |
| JP2001068729A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | Ｌｅｄアレイ |
| US6819695B1 (en) * | 2000-01-07 | 2004-11-16 | Triquint Technology Holding Co | Dopant diffusion barrier layer for use in III-V structures |
| US6448582B1 (en) * | 2000-09-21 | 2002-09-10 | Yale University | High modulation frequency light emitting device exhibiting spatial relocation of minority carriers to a non-radiative recombination region |
| JP2003188411A (ja) * | 2001-12-20 | 2003-07-04 | Oki Degital Imaging:Kk | 発光半導体装置及びその製造方法 |
| US7964085B1 (en) | 2002-11-25 | 2011-06-21 | Applied Materials, Inc. | Electrochemical removal of tantalum-containing materials |
| US8617672B2 (en) | 2005-07-13 | 2013-12-31 | Applied Materials, Inc. | Localized surface annealing of components for substrate processing chambers |
| US7942969B2 (en) | 2007-05-30 | 2011-05-17 | Applied Materials, Inc. | Substrate cleaning chamber and components |
| JP4595012B2 (ja) * | 2008-03-26 | 2010-12-08 | 株式会社沖データ | 半導体発光装置、光プリントヘッド、および画像形成装置 |
| US20090242929A1 (en) * | 2008-03-31 | 2009-10-01 | Chao-Kun Lin | Light emitting diodes with patterned current blocking metal contact |
| US7927400B2 (en) | 2008-04-03 | 2011-04-19 | Cummins Filtration Ip, Inc. | Static dissipative filtration media |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4037241A (en) | 1975-10-02 | 1977-07-19 | Texas Instruments Incorporated | Shaped emitters with buried-junction structure |
| JPS5563887A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Light-emitting diode |
| JPS6086879A (ja) * | 1983-10-19 | 1985-05-16 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| US4956682A (en) * | 1987-04-28 | 1990-09-11 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic integrated circuit |
| DE3721761A1 (de) | 1987-07-01 | 1989-01-12 | Telefunken Electronic Gmbh | Leuchtdiode aus iii/v-verbindungs-halbleitermaterial |
| JPH01109764A (ja) * | 1987-10-22 | 1989-04-26 | Nec Corp | 光電子集積回路 |
| US5075744A (en) * | 1990-12-03 | 1991-12-24 | Motorola, Inc. | GaAs heterostructure having a GaAsy P1-y stress-compensating layer |
| JPH04258182A (ja) * | 1991-02-12 | 1992-09-14 | Mitsubishi Electric Corp | 半導体発光装置 |
| US5239189A (en) * | 1991-06-07 | 1993-08-24 | Eastman Kodak Company | Integrated light emitting and light detecting device |
| US5801404A (en) * | 1996-05-29 | 1998-09-01 | Eastman Kodak Company | High efficiency, aluminum gallium arsenide LED arrays utilizing zinc-stop diffusion layers |
-
1998
- 1998-02-24 JP JP04150198A patent/JP4023893B2/ja not_active Expired - Lifetime
- 1998-06-02 US US09/089,093 patent/US6222208B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7651580B2 (en) | 2001-12-21 | 2010-01-26 | Henkel Kommanditgesellschaft Auf Aktien (Henkel Kgaa) | Nanoparticulate preparation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220164A (ja) | 1999-08-10 |
| US6222208B1 (en) | 2001-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
| US9136432B2 (en) | High efficiency light emitting diode | |
| US6316792B1 (en) | Compound semiconductor light emitter and a method for manufacturing the same | |
| JP3207773B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP4023893B2 (ja) | 発光素子アレイ及び発光素子 | |
| JP3813010B2 (ja) | 発光ダイオード素子及び発光ダイオード素子アレイ | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| KR100751632B1 (ko) | 발광 소자 | |
| KR101087970B1 (ko) | 반도체 발광소자 | |
| KR101916369B1 (ko) | 발광 다이오드 | |
| JP3717284B2 (ja) | 発光素子、発光素子アレイ及び発光素子の製造方法 | |
| KR101773582B1 (ko) | 고효율 발광 다이오드 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP3311946B2 (ja) | 発光ダイオードアレイ | |
| JP3886345B2 (ja) | 発光ダイオードアレイ | |
| JP3488783B2 (ja) | 発光ダイオードアレイ | |
| JP2010177446A (ja) | 発光素子 | |
| JP3464124B2 (ja) | 発光ダイオードアレイ | |
| JP3420417B2 (ja) | 発光ダイオードアレイ | |
| JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 | |
| JPH03190287A (ja) | 発光ダイオードアレイ | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ | |
| JP3311922B2 (ja) | 発光ダイオードアレイ | |
| JP3450992B2 (ja) | 半導体発光装置 | |
| JP3426865B2 (ja) | 発光ダイオードアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |