JPH11220164A - 発光素子アレイ及び発光素子 - Google Patents
発光素子アレイ及び発光素子Info
- Publication number
- JPH11220164A JPH11220164A JP4150198A JP4150198A JPH11220164A JP H11220164 A JPH11220164 A JP H11220164A JP 4150198 A JP4150198 A JP 4150198A JP 4150198 A JP4150198 A JP 4150198A JP H11220164 A JPH11220164 A JP H11220164A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor epitaxial
- epitaxial layer
- energy band
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims abstract description 556
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims description 200
- 239000004065 semiconductor Substances 0.000 claims description 161
- 239000012535 impurity Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 34
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 239000011701 zinc Substances 0.000 description 58
- 238000010586 diagram Methods 0.000 description 29
- 230000004888 barrier function Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 125000005842 heteroatom Chemical group 0.000 description 7
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 低コスト高歩留りで量産可能な高発光効率の
高密度発光素子アレイ及び発光素子を提供する。 【解決手段】 ＬＥＤアレイは、ｎ型ＧａＡｓ基板１０
１、ｎ型ＧａＡｓ基板１０１上にｎ型ＧａＡｓバッファ
層を設け、その上にエピタキシャル成長させた厚さｄ1
のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２、厚さ
ｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３、
Ｚｎを拡散して形成した拡散領域１０４、拡散領域１０
４の拡散フロント１０５、ｐ側電極１０６、層間絶縁膜
１０７及びｎ側電極１０８を備え、エピ層１のエネルギ
バンドギャップＥg1はエピ層２のエネルギバンドギャッ
プＥg2よりも小さくなる（Ｅg1＜Ｅg2）ように構成す
る。
高密度発光素子アレイ及び発光素子を提供する。 【解決手段】 ＬＥＤアレイは、ｎ型ＧａＡｓ基板１０
１、ｎ型ＧａＡｓ基板１０１上にｎ型ＧａＡｓバッファ
層を設け、その上にエピタキシャル成長させた厚さｄ1
のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２、厚さ
ｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３、
Ｚｎを拡散して形成した拡散領域１０４、拡散領域１０
４の拡散フロント１０５、ｐ側電極１０６、層間絶縁膜
１０７及びｎ側電極１０８を備え、エピ層１のエネルギ
バンドギャップＥg1はエピ層２のエネルギバンドギャッ
プＥg2よりも小さくなる（Ｅg1＜Ｅg2）ように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、発光ダイオード素
子等の発光素子アレイ及び発光素子に関する。
子等の発光素子アレイ及び発光素子に関する。
【０００２】
【従来の技術】発光ダイオード（light emitting diod
e：ＬＥＤという）素子は、発光が鮮やかであること、
駆動電圧が低く周辺回路が容易になるなどの理由により
従来より表示デバイスとして幅広く使用されている。
e：ＬＥＤという）素子は、発光が鮮やかであること、
駆動電圧が低く周辺回路が容易になるなどの理由により
従来より表示デバイスとして幅広く使用されている。
【０００３】ＬＥＤは、従来、例えば「固体発光素子と
その応用；中村哲郎、内丸清、産報、１９７１」に開示
されているように、化合物半導体基板に不純物を拡散し
てｐｎ接合を形成することにより作製する。
その応用；中村哲郎、内丸清、産報、１９７１」に開示
されているように、化合物半導体基板に不純物を拡散し
てｐｎ接合を形成することにより作製する。
【０００４】図２４は従来のＬＥＤの構造を模式的に示
す図である。
す図である。
【０００５】図２４において、ＬＥＤは、ｎ型ＧａＡｓ
基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエ
ピタキシャル成長させたｎ型ＧａＡｓＰ半導体エピタキ
シャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓ
Ｐ半導体エピタキシャル層１３、Ｚｎ拡散のマスク材と
なるＳｉＯ2絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ
電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純
物であるＺｎを拡散してｐｎ接合を形成した構造であ
る。この構造の接合は、一般的に、ホモ接合と呼ばれて
いる。
基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエ
ピタキシャル成長させたｎ型ＧａＡｓＰ半導体エピタキ
シャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓ
Ｐ半導体エピタキシャル層１３、Ｚｎ拡散のマスク材と
なるＳｉＯ2絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ
電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純
物であるＺｎを拡散してｐｎ接合を形成した構造であ
る。この構造の接合は、一般的に、ホモ接合と呼ばれて
いる。
【０００６】この構造のＬＥＤは作製工程が比較的少な
く容易に作製できる利点があるが、接合を通して注入さ
れた少数キャリアは多数キャリアと再結合する際に発生
する光の波長が基板半導体のエネルギバンドギャップと
等しいため、発生した光は光が通過するｐ型領域での光
吸収が、大きく、発光効率が高くならないという問題点
があった。
く容易に作製できる利点があるが、接合を通して注入さ
れた少数キャリアは多数キャリアと再結合する際に発生
する光の波長が基板半導体のエネルギバンドギャップと
等しいため、発生した光は光が通過するｐ型領域での光
吸収が、大きく、発光効率が高くならないという問題点
があった。
【０００７】上記ホモ接合によるＬＥＤに対して、例え
ば、「発光ダイオード；奥野保男、産業図書、１９９
４」に記載されているように、異なる結晶を接合して形
成されたｐｎ接合（以下、ヘテロ接合という）を用いた
ＬＥＤがある。ヘテロ接合にすることによりホモ接合よ
りもＬＥＤの発光効率を向上することができる。
ば、「発光ダイオード；奥野保男、産業図書、１９９
４」に記載されているように、異なる結晶を接合して形
成されたｐｎ接合（以下、ヘテロ接合という）を用いた
ＬＥＤがある。ヘテロ接合にすることによりホモ接合よ
りもＬＥＤの発光効率を向上することができる。
【０００８】図２５及び図２６はへテロ構造を用いたＬ
ＥＤの構造及びそのエネルギバンドギャップの例を示す
図であり、図２５は一般的にシングルヘテロ構造（ＳＨ
構造）と呼ばれるＬＥＤの例を、図２６は一般的にダブ
ルヘテロ構造（ＤＨ構造）と呼ばれるＬＥＤの例を示
す。
ＥＤの構造及びそのエネルギバンドギャップの例を示す
図であり、図２５は一般的にシングルヘテロ構造（ＳＨ
構造）と呼ばれるＬＥＤの例を、図２６は一般的にダブ
ルヘテロ構造（ＤＨ構造）と呼ばれるＬＥＤの例を示
す。
【０００９】図２５のシングルヘテロ構造と呼ばれるＬ
ＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65
Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａ
ｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造で
ある。
ＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65
Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａ
ｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造で
ある。
【００１０】この構造では図２５（ｂ）に示すように、
接合を通して注入された正孔はヘテロ接合界面でのエネ
ルギ障壁によって拡散が阻止され再結の割合が増加す
る。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネル
ギバンドギャップと等しく、光取り出しの窓となるｎ型
Ａｌ0.65Ｇａ0.35Ａｓのエネルギバンドギャップが、Ａ
ｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップよりも大
きいので、発生した光は窓となる半導体領域では吸収さ
れない。したがって、発光効率が増加する。
接合を通して注入された正孔はヘテロ接合界面でのエネ
ルギ障壁によって拡散が阻止され再結の割合が増加す
る。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネル
ギバンドギャップと等しく、光取り出しの窓となるｎ型
Ａｌ0.65Ｇａ0.35Ａｓのエネルギバンドギャップが、Ａ
ｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップよりも大
きいので、発生した光は窓となる半導体領域では吸収さ
れない。したがって、発光効率が増加する。
【００１１】また、図２６のダブルヘテロ構造と呼ばれ
るＬＥＤは、発光領域であるｐ型Ａｌ0.35Ｇａ0.65Ａｓ
活性層をその層のエネルギバンドギャップよりも大きい
ｐ型Ａｌ0.65Ｇａ0.35Ａｓクラッド層、ｎ型Ａｌ0.35Ｇ
ａ0.65Ａｓクラッド層で挟んだ構造である。この構造で
は、図２６（ｂ）に示すように接合を通して注入された
電子、正孔はヘテロ界面のエネルギ障壁によって拡散が
阻止され再結合の割合が増加する。また、シングルヘテ
ロＬＥＤ同様、窓領域での光の吸収もなく、発光効率が
増加する。
るＬＥＤは、発光領域であるｐ型Ａｌ0.35Ｇａ0.65Ａｓ
活性層をその層のエネルギバンドギャップよりも大きい
ｐ型Ａｌ0.65Ｇａ0.35Ａｓクラッド層、ｎ型Ａｌ0.35Ｇ
ａ0.65Ａｓクラッド層で挟んだ構造である。この構造で
は、図２６（ｂ）に示すように接合を通して注入された
電子、正孔はヘテロ界面のエネルギ障壁によって拡散が
阻止され再結合の割合が増加する。また、シングルヘテ
ロＬＥＤ同様、窓領域での光の吸収もなく、発光効率が
増加する。
【００１２】上述したＬＥＤを集積したＬＥＤアレイ
は、例えばＬＥＤプリンタの光源として使用される。ホ
モ接合でＬＥＤアレイを作製する場合には、拡散マスク
開口部を通して半導体へ拡散を行う選択拡散によってｐ
ｎ接合アレイを容易に作製することができる。この選択
拡散によるＬＥＤアレイの作製は工程が容易であり、例
えば、１２００ｄｐｉＬＥＤアレイのような超高密度Ｌ
ＥＤアレイも作製可能である。
は、例えばＬＥＤプリンタの光源として使用される。ホ
モ接合でＬＥＤアレイを作製する場合には、拡散マスク
開口部を通して半導体へ拡散を行う選択拡散によってｐ
ｎ接合アレイを容易に作製することができる。この選択
拡散によるＬＥＤアレイの作製は工程が容易であり、例
えば、１２００ｄｐｉＬＥＤアレイのような超高密度Ｌ
ＥＤアレイも作製可能である。
【００１３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＬＥＤアレイでは、発光効率を向上できるへ
テロ接合でＬＥＤアレイを作製する場合には、例えば、
メサエッチングによって各ＬＥＤを素子分離する必要が
あるので、ＬＥＤアレイの高密度化は素子分離プロセス
制御に依存することになる。このため、素子分離プロセ
ス制御の限界に対応して、へテロ接合ＬＥＤアレイの高
密度化に限界があった。
うな従来のＬＥＤアレイでは、発光効率を向上できるへ
テロ接合でＬＥＤアレイを作製する場合には、例えば、
メサエッチングによって各ＬＥＤを素子分離する必要が
あるので、ＬＥＤアレイの高密度化は素子分離プロセス
制御に依存することになる。このため、素子分離プロセ
ス制御の限界に対応して、へテロ接合ＬＥＤアレイの高
密度化に限界があった。
【００１４】本発明は、低コスト高歩留りで量産可能な
高発光効率の高密度発光素子アレイ及び発光素子を提供
することを目的とする。
高発光効率の高密度発光素子アレイ及び発光素子を提供
することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係る発光素子ア
レイは、第１導電型のエネルギバンドギャップの異なる
少なくとも２層の半導体エピタキシャル層へ第２導電型
の不純物を選択的に拡散させて作製した発光素子アレイ
であって、選択拡散領域の拡散フロントすなわち、基板
主面に対して略平行のｐｎ接合面が層内に存在する第１
の半導体エピタキシャル層と、電極とコンタクトを有す
る第２の半導体エピタキシャル層とを積層した構造を備
え、第１の半導体エピタキシャル層のエネルギバンドギ
ャップＥg1が、第２の半導体エピタキシャル層のエネル
ギバンドギャップＥg2より小さいように構成する。
レイは、第１導電型のエネルギバンドギャップの異なる
少なくとも２層の半導体エピタキシャル層へ第２導電型
の不純物を選択的に拡散させて作製した発光素子アレイ
であって、選択拡散領域の拡散フロントすなわち、基板
主面に対して略平行のｐｎ接合面が層内に存在する第１
の半導体エピタキシャル層と、電極とコンタクトを有す
る第２の半導体エピタキシャル層とを積層した構造を備
え、第１の半導体エピタキシャル層のエネルギバンドギ
ャップＥg1が、第２の半導体エピタキシャル層のエネル
ギバンドギャップＥg2より小さいように構成する。
【００１６】本発明に係る発光素子アレイは、第１導電
型のエネルギバンドギャップの異なる少なくとも２層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい半導体材料からなり選択拡散
領域の拡散フロントすなわち、基板主面に対して略平行
のｐｎ接合面が層内に存在する第１の半導体エピタキシ
ャル層と、エネルギバンドギャップの大きい材料からな
り電極とコンタクトを有する第２の半導体エピタキシャ
ル層とを積層した構造を備え、半導体エピタキシャル層
の層厚が、 （Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］
×β 但し、Ｌp：ドットピッチ Ｗl：拡散マスク開口部 ｄa：隣接した拡散領域の許容最小間隔 Ｘl：第２の半導体エピタキシャル層の上端の拡散マス
ク開口部端から横方向拡散フロントまでの横方向拡散距
離 ｄ2：第２の半導体エピタキシャル層の層厚 α ：第２の半導体エピタキシャル層における深さ方向
拡散速度と第１の半導体エピタキシャル層の深さ方向の
拡散速度の比 β ：第２の半導体エピタキシャル層での横方向拡散速
度と深さ方向拡散速度の比 Ｘj：拡散深さ（但し、ｄ2＜Ｘj） であるように構成する。
型のエネルギバンドギャップの異なる少なくとも２層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい半導体材料からなり選択拡散
領域の拡散フロントすなわち、基板主面に対して略平行
のｐｎ接合面が層内に存在する第１の半導体エピタキシ
ャル層と、エネルギバンドギャップの大きい材料からな
り電極とコンタクトを有する第２の半導体エピタキシャ
ル層とを積層した構造を備え、半導体エピタキシャル層
の層厚が、 （Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］
×β 但し、Ｌp：ドットピッチ Ｗl：拡散マスク開口部 ｄa：隣接した拡散領域の許容最小間隔 Ｘl：第２の半導体エピタキシャル層の上端の拡散マス
ク開口部端から横方向拡散フロントまでの横方向拡散距
離 ｄ2：第２の半導体エピタキシャル層の層厚 α ：第２の半導体エピタキシャル層における深さ方向
拡散速度と第１の半導体エピタキシャル層の深さ方向の
拡散速度の比 β ：第２の半導体エピタキシャル層での横方向拡散速
度と深さ方向拡散速度の比 Ｘj：拡散深さ（但し、ｄ2＜Ｘj） であるように構成する。
【００１７】本発明に係る発光素子アレイは、第１導電
型のエネルギバンドギャップの異なる少なくとも２層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい材料からなり選択拡散領域の
拡散フロントすなわち、基板主面に対して略平行のｐｎ
接合面が層内に存在する第１の半導体エピタキシャル層
と、エネルギバンドギャップの大きい材料からなる第２
の半導体エピタキシャル層とを積層した構造を備え、第
２の半導体エピタキシャル層上の少なくとも拡散マスク
開口部内に、ｐｎ接合が存在しない第２導電型の不純物
拡散をされた、電極とオーミックコンタクトを有するＧ
ａＡｓ層を設けている。
型のエネルギバンドギャップの異なる少なくとも２層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい材料からなり選択拡散領域の
拡散フロントすなわち、基板主面に対して略平行のｐｎ
接合面が層内に存在する第１の半導体エピタキシャル層
と、エネルギバンドギャップの大きい材料からなる第２
の半導体エピタキシャル層とを積層した構造を備え、第
２の半導体エピタキシャル層上の少なくとも拡散マスク
開口部内に、ｐｎ接合が存在しない第２導電型の不純物
拡散をされた、電極とオーミックコンタクトを有するＧ
ａＡｓ層を設けている。
【００１８】本発明に係る発光素子アレイは、電極とオ
ーミックコンタクトを形成するために第２の半導体エピ
タキシャル層上に設けたＧａＡｓ層に関しては、第２の
半導体エピタキシャル層上に設けたＧａＡｓ層内の、少
なくとも第２の半導体エピタキシャル層に形成されてい
る第２導電型不純物拡散領域と電気的に導通しているＧ
ａＡｓ層領域には、ｐｎ接合が存在しない構造を備えて
いる。
ーミックコンタクトを形成するために第２の半導体エピ
タキシャル層上に設けたＧａＡｓ層に関しては、第２の
半導体エピタキシャル層上に設けたＧａＡｓ層内の、少
なくとも第２の半導体エピタキシャル層に形成されてい
る第２導電型不純物拡散領域と電気的に導通しているＧ
ａＡｓ層領域には、ｐｎ接合が存在しない構造を備えて
いる。
【００１９】本発明に係る発光素子アレイは、第１導電
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい材料からなり拡散領域のフロ
ントすなわち、基板主面に対して略平行のｐｎ接合面が
層内に存在する第１の半導体エピタキシャル層と、エネ
ルギバンドギャップの大きい材料からなり電極とコンタ
クトを有する第２の半導体エピタキシャル層と、第１の
半導体エピタキシャル層に接し、エネルギバンドギャッ
プが第１の半導体エピタキシャル層のエネルギバンドギ
ャップより大きい第３の半導体エピタキシャル層とを積
層した構造を備えている。
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい材料からなり拡散領域のフロ
ントすなわち、基板主面に対して略平行のｐｎ接合面が
層内に存在する第１の半導体エピタキシャル層と、エネ
ルギバンドギャップの大きい材料からなり電極とコンタ
クトを有する第２の半導体エピタキシャル層と、第１の
半導体エピタキシャル層に接し、エネルギバンドギャッ
プが第１の半導体エピタキシャル層のエネルギバンドギ
ャップより大きい第３の半導体エピタキシャル層とを積
層した構造を備えている。
【００２０】本発明に係る発光素子アレイは、第１導電
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい材料からなり拡散領域のフロ
ントすなわち、基板主面に対して略平行のｐｎ接合面が
層内に存在する第１の半導体エピタキシャル層と、エネ
ルギバンドギャップの大きい材料からなる第２の半導体
エピタキシャル層と、第１の半導体エピタキシャル層に
接し、エネルギバンドギャップが第１の半導体エピタキ
シャル層のエネルギバンドギャップより大きい第３の半
導体エピタキシャル層とを積層した構造を備え、第２の
半導体エピタキシャル層上の少なくとも拡散マスク開口
部内に、ｐｎ接合が存在しない第２導電型の不純物拡散
をされた、電極とオーミックコンタクトを有するＧａＡ
ｓ層を設けている。
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、エネル
ギバンドギャップの小さい材料からなり拡散領域のフロ
ントすなわち、基板主面に対して略平行のｐｎ接合面が
層内に存在する第１の半導体エピタキシャル層と、エネ
ルギバンドギャップの大きい材料からなる第２の半導体
エピタキシャル層と、第１の半導体エピタキシャル層に
接し、エネルギバンドギャップが第１の半導体エピタキ
シャル層のエネルギバンドギャップより大きい第３の半
導体エピタキシャル層とを積層した構造を備え、第２の
半導体エピタキシャル層上の少なくとも拡散マスク開口
部内に、ｐｎ接合が存在しない第２導電型の不純物拡散
をされた、電極とオーミックコンタクトを有するＧａＡ
ｓ層を設けている。
【００２１】本発明に係る発光素子アレイは、第１導電
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、少なく
ともエネルギバンドギャップが相対的に小さい材料から
なり拡散領域のフロントが層内に存在する第１の半導体
エピタキシャル層と、エネルギバンドギャップが相対的
に大きい材料からなる第２の半導体エピタキシャル層
と、第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが第１の半導体エピタキシャル層のエネル
ギバンドギャップより大きい第３の半導体エピタキシャ
ル層とを積層した構造を備え、第２の半導体エピタキシ
ャル層上の第２導電型不純物拡散領域上の少なくとも一
部の領域に第２導電型の不純物が拡散されたＧａＡｓ層
領域を備え、第２導電型の不純物が拡散されたＧａＡｓ
層領域とオーミックコンタクトを有する電極を備え、第
２の半導体エピタキシャル層上に設けたＧａＡｓ層内に
は、第２の半導体エピタキシャル層内に形成された第２
導電型不純物拡散領域と、電気的に接触しているｐｎ接
合が存在しない構造を備えている。
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、少なく
ともエネルギバンドギャップが相対的に小さい材料から
なり拡散領域のフロントが層内に存在する第１の半導体
エピタキシャル層と、エネルギバンドギャップが相対的
に大きい材料からなる第２の半導体エピタキシャル層
と、第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが第１の半導体エピタキシャル層のエネル
ギバンドギャップより大きい第３の半導体エピタキシャ
ル層とを積層した構造を備え、第２の半導体エピタキシ
ャル層上の第２導電型不純物拡散領域上の少なくとも一
部の領域に第２導電型の不純物が拡散されたＧａＡｓ層
領域を備え、第２導電型の不純物が拡散されたＧａＡｓ
層領域とオーミックコンタクトを有する電極を備え、第
２の半導体エピタキシャル層上に設けたＧａＡｓ層内に
は、第２の半導体エピタキシャル層内に形成された第２
導電型不純物拡散領域と、電気的に接触しているｐｎ接
合が存在しない構造を備えている。
【００２２】本発明に係る発光素子アレイは、第１導電
型のエネルギバンドギャップの異なる少なくとも２層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、少なく
ともエネルギバンドギャップが相対的に小さい材料から
なり拡散領域のフロントが層内に存在する第１の半導体
エピタキシャル層と、エネルギバンドギャップが相対的
に大きい材料からなり第２の半導体エピタキシャル層と
を積層した構造を備え、第１の半導体エピタキシャル層
の下に、バンドギャップの異なる半導体エピタキシャル
層を積層した構造であってもよい。
型のエネルギバンドギャップの異なる少なくとも２層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、少なく
ともエネルギバンドギャップが相対的に小さい材料から
なり拡散領域のフロントが層内に存在する第１の半導体
エピタキシャル層と、エネルギバンドギャップが相対的
に大きい材料からなり第２の半導体エピタキシャル層と
を積層した構造を備え、第１の半導体エピタキシャル層
の下に、バンドギャップの異なる半導体エピタキシャル
層を積層した構造であってもよい。
【００２３】本発明に係る発光素子アレイは、第１導電
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、少なく
ともエネルギバンドギャップが相対的に小さい材料から
なり拡散領域のフロントが層内に存在する第１の半導体
エピタキシャル層と、エネルギバンドギャップが相対的
に大きい材料からなる第２の半導体エピタキシャル層
と、第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが第１の半導体エピタキシャル層のエネル
ギバンドギャップより大きい第３の半導体エピタキシャ
ル層とを積層した構造を備え、第３の半導体エピタキシ
ャル層の下に、バンドギャップの異なる半導体エピタキ
シャル層を積層した構造であってもよい。
型のエネルギバンドギャップの異なる少なくとも３層の
半導体エピタキシャル層へ第２導電型の不純物を選択的
に拡散させて作製した発光素子アレイであって、少なく
ともエネルギバンドギャップが相対的に小さい材料から
なり拡散領域のフロントが層内に存在する第１の半導体
エピタキシャル層と、エネルギバンドギャップが相対的
に大きい材料からなる第２の半導体エピタキシャル層
と、第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが第１の半導体エピタキシャル層のエネル
ギバンドギャップより大きい第３の半導体エピタキシャ
ル層とを積層した構造を備え、第３の半導体エピタキシ
ャル層の下に、バンドギャップの異なる半導体エピタキ
シャル層を積層した構造であってもよい。
【００２４】本発明に係る発光素子アレイは、第１の半
導体エピタキシャル層の下又は、第３の半導体エピタキ
シャル層の下に設けるバンドギャップの異なる半導体エ
ピタキシャル層を積層した構造が、 ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／… （ｑ，ｒ≧０） であってもよい。
導体エピタキシャル層の下又は、第３の半導体エピタキ
シャル層の下に設けるバンドギャップの異なる半導体エ
ピタキシャル層を積層した構造が、 ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／… （ｑ，ｒ≧０） であってもよい。
【００２５】本発明に係る発光素子アレイは、拡散開口
部内の第２導電型不純物を拡散した領域の一部領域又は
全部領域とオーミックコンタクトを有する第２導電型側
の電極で、拡散開口部を串刺し状に貫く形状の電極を備
えたものであってもよい。
部内の第２導電型不純物を拡散した領域の一部領域又は
全部領域とオーミックコンタクトを有する第２導電型側
の電極で、拡散開口部を串刺し状に貫く形状の電極を備
えたものであってもよい。
【００２６】本発明に係る発光素子アレイは、拡散領域
の少なくとも一部の表面が透明導電性膜で被覆されたも
のであってもよい。
の少なくとも一部の表面が透明導電性膜で被覆されたも
のであってもよい。
【００２７】本発明に係る発光素子アレイは、第２導電
型不純物が、Ｚｎであってもよい。
型不純物が、Ｚｎであってもよい。
【００２８】本発明に係る発光素子アレイは、半導体エ
ピタキシャル層が、エピタキシャル化合物半導体層であ
ってもよい。
ピタキシャル層が、エピタキシャル化合物半導体層であ
ってもよい。
【００２９】本発明に係る発光素子アレイは、半導体エ
ピタキシャル層が、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）
で、ｐ型不純物がＺｎであってもよい。
ピタキシャル層が、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）
で、ｐ型不純物がＺｎであってもよい。
【００３０】本発明に係る発光素子アレイは、半導体エ
ピタキシャル層に、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）を
含み、ｐ型不純物がＺｎであってもよい。
ピタキシャル層に、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）を
含み、ｐ型不純物がＺｎであってもよい。
【００３１】本発明に係る発光素子アレイは、第２の半
導体エピタキシャル層における横方向拡散距離が、少な
くとも ［（発光素子アレイのピッチ）−（開口部幅）］／２ よりも小さいものであってもよい。
導体エピタキシャル層における横方向拡散距離が、少な
くとも ［（発光素子アレイのピッチ）−（開口部幅）］／２ よりも小さいものであってもよい。
【００３２】本発明に係る発光素子アレイは、第１導電
型のＧａＡｓ基板を使用する場合に限定されることはな
い。基板は半絶縁性ＧａＡｓ基板、ｐ型ＧａＡｓ基板、
ノンドープＧａＡｓ基板又は高抵抗Ｓｉ上にノンドープ
の半導体バッファ層を設けその上にエピタキシャル半導
体層構造と選択拡散領域を設けた構造で、マトリクス配
線を備えたものであってもよい。
型のＧａＡｓ基板を使用する場合に限定されることはな
い。基板は半絶縁性ＧａＡｓ基板、ｐ型ＧａＡｓ基板、
ノンドープＧａＡｓ基板又は高抵抗Ｓｉ上にノンドープ
の半導体バッファ層を設けその上にエピタキシャル半導
体層構造と選択拡散領域を設けた構造で、マトリクス配
線を備えたものであってもよい。
【００３３】本発明に係る発光素子アレイは、請求項
１、２、３、４、５、６、７、８、９、１０、１１、１
２、１３、１４、１５、１６又は１７の何れかに記載の
構造を備え、拡散領域の少なくとも一部の表面が透明導
電性膜で被覆されているものであってもよい。
１、２、３、４、５、６、７、８、９、１０、１１、１
２、１３、１４、１５、１６又は１７の何れかに記載の
構造を備え、拡散領域の少なくとも一部の表面が透明導
電性膜で被覆されているものであってもよい。
【００３４】本発明に係る発光素子は、請求項１、２、
３、４、５、６、７、８、９、１０、１１、１２、１
３、１４、１５、１６、１７又は１８の何れかに記載の
構造を備えた単独の発光素子であってもよい。
３、４、５、６、７、８、９、１０、１１、１２、１
３、１４、１５、１６、１７又は１８の何れかに記載の
構造を備えた単独の発光素子であってもよい。
【００３５】
【発明の実施の形態】本発明に係る発光素子アレイ及び
発光素子は、単独のＬＥＤ又はＬＥＤアレイに適用する
ことができる。
発光素子は、単独のＬＥＤ又はＬＥＤアレイに適用する
ことができる。
【００３６】第１の実施形態 図１は本発明の第１の実施形態に係るＬＥＤの構造を示
す断面図、図２は、図１に示すＬＥＤを複数個配置した
ＬＥＤアレイの構造を示す断面図である。
す断面図、図２は、図１に示すＬＥＤを複数個配置した
ＬＥＤアレイの構造を示す断面図である。
【００３７】図１及び図２は、エピ層１とエピ層２での
拡散速度の差を強調して描かれた図で、拡散領域の断面
形状はエピ層１とエピ層２の境界で段差のついた形状に
描かれている。ところが実際には、エピ層１とエピ層２
のＡｌ組成の選び方（ｘとｙの値）によっては図３に描
かれているように、拡散断面形状において、エピ層１と
エピ層２の境界で顕著な段差が見えない場合もある。
拡散速度の差を強調して描かれた図で、拡散領域の断面
形状はエピ層１とエピ層２の境界で段差のついた形状に
描かれている。ところが実際には、エピ層１とエピ層２
のＡｌ組成の選び方（ｘとｙの値）によっては図３に描
かれているように、拡散断面形状において、エピ層１と
エピ層２の境界で顕著な段差が見えない場合もある。
【００３８】これらの図において、ＬＥＤ１００は、ｎ
型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上にＧ
ａＡｓバッファ層１１０を設け、その上にエピタキシャ
ル成長させた厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エ
ピ層１）１０２（ｘ＞０）及び厚さｄ2のｎ型のＡｌyＧ
ａ1-yＡｓ層（エピ層２）（ｙ＞０）１０３、亜鉛（Ｚ
ｎ）を拡散して形成されたｐ型拡散領域１０４、選択拡
散領域１０４の拡散フロント（基板主面と略平行なｐｎ
接合面）１０５、ｐ側電極１０６、Ｚｎ拡散のマスク材
となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０７、
例えばＡｕ合金電極からなる裏面電極１０８により構成
される。
型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上にＧ
ａＡｓバッファ層１１０を設け、その上にエピタキシャ
ル成長させた厚さｄ1のｎ型のＡｌxＧａ1-xＡｓ層（エ
ピ層１）１０２（ｘ＞０）及び厚さｄ2のｎ型のＡｌyＧ
ａ1-yＡｓ層（エピ層２）（ｙ＞０）１０３、亜鉛（Ｚ
ｎ）を拡散して形成されたｐ型拡散領域１０４、選択拡
散領域１０４の拡散フロント（基板主面と略平行なｐｎ
接合面）１０５、ｐ側電極１０６、Ｚｎ拡散のマスク材
となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０７、
例えばＡｕ合金電極からなる裏面電極１０８により構成
される。
【００３９】ここで、Ｚｎ選択拡散領域１０４は、エピ
層２内に形成されたＺｎ拡散領域１２１とそれと連続し
ているエピ層１内に形成されたＺｎ拡散領域１２２であ
る。
層２内に形成されたＺｎ拡散領域１２１とそれと連続し
ているエピ層１内に形成されたＺｎ拡散領域１２２であ
る。
【００４０】ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１
の上にｎ型ＧａＡｓバッファ層を設け、その上に厚さｄ
1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２と厚
さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３
を積層した構造である。ここで、ｎ型ＧａＡｓバッファ
層は、例えば約１０００Åとすることができる。また、
混晶比ｘ、ｙは、ｘ＜ｙの関係を満たす。すなわち、エ
ピ層１のエネルギバンドギャップＥg1はエピ層２のエネ
ルギバンドギャップＥg2よりも小さい構造である。
の上にｎ型ＧａＡｓバッファ層を設け、その上に厚さｄ
1のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２と厚
さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３
を積層した構造である。ここで、ｎ型ＧａＡｓバッファ
層は、例えば約１０００Åとすることができる。また、
混晶比ｘ、ｙは、ｘ＜ｙの関係を満たす。すなわち、エ
ピ層１のエネルギバンドギャップＥg1はエピ層２のエネ
ルギバンドギャップＥg2よりも小さい構造である。
【００４１】また、ＬＥＤ１００には、ｐ型不純物であ
るＺｎを選択的に拡散した拡散領域１０４が形成されて
いる。ここで、拡散深さＸjすなわちエピ層２の表面か
ら拡散フロントまでの距離は、エピ層２の厚さｄ2に対
して、ｄ2＜Ｘj＜（ｄ1＋ｄ2）の関係を満たす。すなわ
ち、拡散フロント１０５は、エピ層１に達している。
るＺｎを選択的に拡散した拡散領域１０４が形成されて
いる。ここで、拡散深さＸjすなわちエピ層２の表面か
ら拡散フロントまでの距離は、エピ層２の厚さｄ2に対
して、ｄ2＜Ｘj＜（ｄ1＋ｄ2）の関係を満たす。すなわ
ち、拡散フロント１０５は、エピ層１に達している。
【００４２】ＬＥＤ１００のＺｎ拡散領域側（ｐ型側）
の電極、及びＧａＡｓ基板裏面側（ｎ型側）の電極に関
しては、ｐ側電極１０６として例えばＡｌ系材料を、ｎ
側電極１０８として例えばΑｕ合金系材料を、それぞれ
使用してオーミック電極を設けてある。ｐ側電極１０６
とｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３は、層
間絶縁膜１０７によって絶縁されている。層間絶縁膜１
０７は、例えば、ＳｉＮ膜である。
の電極、及びＧａＡｓ基板裏面側（ｎ型側）の電極に関
しては、ｐ側電極１０６として例えばＡｌ系材料を、ｎ
側電極１０８として例えばΑｕ合金系材料を、それぞれ
使用してオーミック電極を設けてある。ｐ側電極１０６
とｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３は、層
間絶縁膜１０７によって絶縁されている。層間絶縁膜１
０７は、例えば、ＳｉＮ膜である。
【００４３】図２は上記ＬＥＤ１００を複数個配置した
例であり、図に示すように拡散領域１０４が等ピッチで
配列してある。
例であり、図に示すように拡散領域１０４が等ピッチで
配列してある。
【００４４】次に、積層構造へ選択的に不純物を拡散し
て作製するＬＥＤアレイの製造方法について説明する。
て作製するＬＥＤアレイの製造方法について説明する。
【００４５】ＡｌxＧａ1-xＡｓ（エピ層１）／ＡｌyＧ
ａ1-yＡｓ（エピ層２）積層構造（ｘ，ｙ＞０，ｙ＞
ｘ）へＺｎを拡散して作製する場合を例にとり説明す
る。
ａ1-yＡｓ（エピ層２）積層構造（ｘ，ｙ＞０，ｙ＞
ｘ）へＺｎを拡散して作製する場合を例にとり説明す
る。
【００４６】前記図１及び図２は、積層構造へＺｎを拡
散した場合の一般的な拡散領域の形状を模式的に示して
いる。ここで、Ｚｎ選択拡散領域は、ｎ型のエピ層１と
ｎ型のエピ層２にＺｎが拡散して形成された拡散領域で
ある。エピ層２の混晶比ｙはエピ層１の混晶比ｘよりも
大きい。ＡｌxＧａ1-xＡｓへＺｎを拡散する場合、混晶
比ｘが大きいほど拡散速度が早いことが知られている。
したがって、ｙ＞ｘとした場合には横方向の拡散距離は
エピ層２の方がエピ層１よりも大きくなる。
散した場合の一般的な拡散領域の形状を模式的に示して
いる。ここで、Ｚｎ選択拡散領域は、ｎ型のエピ層１と
ｎ型のエピ層２にＺｎが拡散して形成された拡散領域で
ある。エピ層２の混晶比ｙはエピ層１の混晶比ｘよりも
大きい。ＡｌxＧａ1-xＡｓへＺｎを拡散する場合、混晶
比ｘが大きいほど拡散速度が早いことが知られている。
したがって、ｙ＞ｘとした場合には横方向の拡散距離は
エピ層２の方がエピ層１よりも大きくなる。
【００４７】例として、ｘ＝０．１，ｙ＝０．３５とな
るように選ぶ場合について図２を参照しながら説明す
る。
るように選ぶ場合について図２を参照しながら説明す
る。
【００４８】例えばｘ＝０．１，ｙ＝０．３５とすると
拡散温度を約６４０℃としたとき、エピ層２での拡散速
度はエピ層１での拡散速度の約４倍となると見積もるこ
とができる。例えば、１２００ｄｐｉのドット密度でＬ
ＥＤを一列に配列する場合には、ＬＥＤのピッチは約２
１．２μｍであり、横方向拡散によって隣接ＬＥＤがシ
ョートしないようにするには、拡散開口部Ｗlを５μ
ｍ、隣接した拡散領域の最小間隔（ｄa）minを１０μｍ
とした場合には、横方向拡散距離Ｘlは約３μｍ以下で
なければならない。エピ層１、エピ層２のそれぞれの層
厚をｄ1、ｄ2、拡散深さをΧjとする。本発明者等の実
験によれば、単一の混晶比における横方向拡散と拡散深
さの比βを約１となるように拡散を実施できる。
拡散温度を約６４０℃としたとき、エピ層２での拡散速
度はエピ層１での拡散速度の約４倍となると見積もるこ
とができる。例えば、１２００ｄｐｉのドット密度でＬ
ＥＤを一列に配列する場合には、ＬＥＤのピッチは約２
１．２μｍであり、横方向拡散によって隣接ＬＥＤがシ
ョートしないようにするには、拡散開口部Ｗlを５μ
ｍ、隣接した拡散領域の最小間隔（ｄa）minを１０μｍ
とした場合には、横方向拡散距離Ｘlは約３μｍ以下で
なければならない。エピ層１、エピ層２のそれぞれの層
厚をｄ1、ｄ2、拡散深さをΧjとする。本発明者等の実
験によれば、単一の混晶比における横方向拡散と拡散深
さの比βを約１となるように拡散を実施できる。
【００４９】したがって、エピ層２の上端の横方向拡散
フロントまでの距離を横方向拡散距離Ｘlとし、エピ層
１とエピ層２でのエピ層に垂直方向（深さ方向）拡散速
度の比をαとすれば、 （Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］
×β〜ｄ2＋α×（Ｘj-ｄ2） とすればよい。Ｌpはドットピッチである。したがっ
て、例えば、Ｘlを３μｍ、Ｘjを１μｍ、αを４とした
とき、ｄ2は Ｘj＞ｄ2＝（α×Ｘj−Ｘl）／（α−１） ＝（４×１−３）／（４−１）〜０．３μｍ と設計できる。ｄ2＝０．３μｍ、Ｘj＝１μｍとすれ
ば、エピ層１の層厚ｄ1は０．７μｍ以上にすればよ
く、例えばｄ1＝１μｍとすればよい。
フロントまでの距離を横方向拡散距離Ｘlとし、エピ層
１とエピ層２でのエピ層に垂直方向（深さ方向）拡散速
度の比をαとすれば、 （Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］
×β〜ｄ2＋α×（Ｘj-ｄ2） とすればよい。Ｌpはドットピッチである。したがっ
て、例えば、Ｘlを３μｍ、Ｘjを１μｍ、αを４とした
とき、ｄ2は Ｘj＞ｄ2＝（α×Ｘj−Ｘl）／（α−１） ＝（４×１−３）／（４−１）〜０．３μｍ と設計できる。ｄ2＝０．３μｍ、Ｘj＝１μｍとすれ
ば、エピ層１の層厚ｄ1は０．７μｍ以上にすればよ
く、例えばｄ1＝１μｍとすればよい。
【００５０】ここで逆に例えば、ｄ2＝０．３μｍ、ｄ1
＝１μｍと設計した場合には、Ｘjは必ずしも１μｍで
ある必要はなく、０．３μｍ＜Ｘj＜１．３μｍ、すな
わち、エピ層厚ｄ2＜Ｘj＜（エピ層厚ｄ1＋エピ層厚ｄ
2）の範囲で、 （Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］
×β を満たすようにＸjを決めることができる。
＝１μｍと設計した場合には、Ｘjは必ずしも１μｍで
ある必要はなく、０．３μｍ＜Ｘj＜１．３μｍ、すな
わち、エピ層厚ｄ2＜Ｘj＜（エピ層厚ｄ1＋エピ層厚ｄ
2）の範囲で、 （Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］
×β を満たすようにＸjを決めることができる。
【００５１】このような薄い層厚のエピ層は、例えば、
ΜＯＣＶＤ（有機金属気相エピタキシャル成長法）やΜ
ＢＥ（分子線エピタキシー）法によって精度よく、ま
た、大口径の基板面内で均一に作製することが可能であ
る。
ΜＯＣＶＤ（有機金属気相エピタキシャル成長法）やΜ
ＢＥ（分子線エピタキシー）法によって精度よく、ま
た、大口径の基板面内で均一に作製することが可能であ
る。
【００５２】図４〜図６は上記ＬＥＤアレイの製造方法
を説明するための工程断面図である。
を説明するための工程断面図である。
【００５３】上述したような積層エピ構造に開口部を有
する絶縁膜３０１を形成した後、Ｚｎを含む酸化物膜
（拡散源膜）３０２とＺｎの飛散を防止するための絶縁
膜（キャップ膜）３０３を膜付けする（図４参照）。
する絶縁膜３０１を形成した後、Ｚｎを含む酸化物膜
（拡散源膜）３０２とＺｎの飛散を防止するための絶縁
膜（キャップ膜）３０３を膜付けする（図４参照）。
【００５４】次いで、図５に示すように窒素雰囲気の開
管アニール炉内にウエハを設置して拡散を実施する。本
発明者等の実験によれば、拡散温度は、例えば５００℃
〜６５０℃とするのがよい。この温度で拡散をすること
によって、所望の拡散深さ制御を精密に実施することが
できる。拡散時間は所望のＸjに応じて適宜設定するこ
とができる。
管アニール炉内にウエハを設置して拡散を実施する。本
発明者等の実験によれば、拡散温度は、例えば５００℃
〜６５０℃とするのがよい。この温度で拡散をすること
によって、所望の拡散深さ制御を精密に実施することが
できる。拡散時間は所望のＸjに応じて適宜設定するこ
とができる。
【００５５】次いで、図６に示すように拡散後に拡散源
膜３０２とキャップ膜３０３を除去した後、拡散領域表
面の一部にオーミックコンタクトを有する電極（ｐ側電
極）３０４を形成する。電極材料はＡｌ系の金属をＥＢ
蒸着によって膜付けした後、標準的なフォトリソグラフ
ィー、エッチング技術によって電極パターンを形成でき
る。電極パターン形成後に良好なオーミックコンタクト
を得るためにウエハをシンタする。基板裏面にはｎ側電
極としてＡｕ系の金属をＥＢ蒸着で膜付けし、良好なオ
ーミックコンタクトを得るためにウエハをシンタする。
膜３０２とキャップ膜３０３を除去した後、拡散領域表
面の一部にオーミックコンタクトを有する電極（ｐ側電
極）３０４を形成する。電極材料はＡｌ系の金属をＥＢ
蒸着によって膜付けした後、標準的なフォトリソグラフ
ィー、エッチング技術によって電極パターンを形成でき
る。電極パターン形成後に良好なオーミックコンタクト
を得るためにウエハをシンタする。基板裏面にはｎ側電
極としてＡｕ系の金属をＥＢ蒸着で膜付けし、良好なオ
ーミックコンタクトを得るためにウエハをシンタする。
【００５６】以上でＬＥＤアレイが完成する。
【００５７】以下、上述のように構成されたＬＥＤアレ
イの動作を説明する。
イの動作を説明する。
【００５８】図７はＬＥＤに順方向に電圧を印加した時
のエネルギバンド図を模式的に示した図である。図７は
あくまで動作原理を概念的に示すための模式図であり、
エピ層１とエピ層２の界面におけるエネルギバンド不連
続などの細かい構造を厳密に示す図ではない。
のエネルギバンド図を模式的に示した図である。図７は
あくまで動作原理を概念的に示すための模式図であり、
エピ層１とエピ層２の界面におけるエネルギバンド不連
続などの細かい構造を厳密に示す図ではない。
【００５９】図７において、領域２（エピ層２の領域）
のエネルギバンドギャップは領域１（エピ層１の領域）
のエネルギバンドギャップよりも大きい。ｐｎ接合はエ
ピ層１内、すなわち領域１内に形成されている。
のエネルギバンドギャップは領域１（エピ層１の領域）
のエネルギバンドギャップよりも大きい。ｐｎ接合はエ
ピ層１内、すなわち領域１内に形成されている。
【００６０】領域２のエネルギバンドギャップは領域１
のエネルギバンドギャップよりも大きいために領域１と
領域２の境界にエネルギ障壁が存在する。したがって、
半導体エピタキシャル層の積層面に垂直方向に関して
は、Ｚｎ拡散領域へ注入された電子はエネルギ的に領域
２への拡散が阻止される。このため、基板の主面に垂直
な方向（エピ層１とエピ層２の積層方向）では注入キャ
リアを閉じ込めることができ、領域２が存在しない場合
と比較して、領域１へ注入された電子の密度が非常に高
くなる。このことにより正孔と再結合する電子の数が増
加し、電子−正孔の再結合によって発生する光の強度が
増加する。すなわち、ＬＥＤの発光効率が増加する。
のエネルギバンドギャップよりも大きいために領域１と
領域２の境界にエネルギ障壁が存在する。したがって、
半導体エピタキシャル層の積層面に垂直方向に関して
は、Ｚｎ拡散領域へ注入された電子はエネルギ的に領域
２への拡散が阻止される。このため、基板の主面に垂直
な方向（エピ層１とエピ層２の積層方向）では注入キャ
リアを閉じ込めることができ、領域２が存在しない場合
と比較して、領域１へ注入された電子の密度が非常に高
くなる。このことにより正孔と再結合する電子の数が増
加し、電子−正孔の再結合によって発生する光の強度が
増加する。すなわち、ＬＥＤの発光効率が増加する。
【００６１】ｐｎ接合は拡散領域１０４の拡散フロント
１０５に位置するので、ｐｎ接合は領域１だけではな
く、横方向拡散フロントとして領域２にも形成されてい
る。ｐｎ接合に順方向の電圧を印加した時の電子電流密
度Ｊeは、 Ｊe＝−ｑＫｅｘｐ［−ｑＶD／ｋＴ］（ｅｘｐ［ｑＶ／
ｋＴ］−１） である。ここで、ｑは電荷、ＶDは拡散電位、Ｖは印加
電圧、ｋはボルツマン定数、Ｔは温度、Ｋは比例定数で
ある。いま、Ｖを一定にすれば、拡散電位ＶDが小さい
ほどＪeが大きい。正孔についても同様に考えられる。
１０５に位置するので、ｐｎ接合は領域１だけではな
く、横方向拡散フロントとして領域２にも形成されてい
る。ｐｎ接合に順方向の電圧を印加した時の電子電流密
度Ｊeは、 Ｊe＝−ｑＫｅｘｐ［−ｑＶD／ｋＴ］（ｅｘｐ［ｑＶ／
ｋＴ］−１） である。ここで、ｑは電荷、ＶDは拡散電位、Ｖは印加
電圧、ｋはボルツマン定数、Ｔは温度、Ｋは比例定数で
ある。いま、Ｖを一定にすれば、拡散電位ＶDが小さい
ほどＪeが大きい。正孔についても同様に考えられる。
【００６２】ここで、エピ層１に形成されているｐｎ接
合の拡散電位ＶD1とエピ層２に形成されているｐｎ接合
の拡散電位ＶD2とを比較する。ｎ型領域、ｐ型領域では
それぞれフェルミ準位が伝導帯の底、価電子帯の頂上の
エネルギレベルとほぼ同等とすれば、ＶD1〜Ｅg1，ＶD2
〜Ｅg2である。したがって、本実施形態の構造ではＶD1
＜ＶD2である。つまり、エピ層１内に形成されているｐ
ｎ接合を通って流れる電流密度は、エピ層２内に形成さ
れているｐｎ接合を通って流れる電流密度よりも圧倒的
に大きい。このことを次に具体的な数値を使って説明す
る。
合の拡散電位ＶD1とエピ層２に形成されているｐｎ接合
の拡散電位ＶD2とを比較する。ｎ型領域、ｐ型領域では
それぞれフェルミ準位が伝導帯の底、価電子帯の頂上の
エネルギレベルとほぼ同等とすれば、ＶD1〜Ｅg1，ＶD2
〜Ｅg2である。したがって、本実施形態の構造ではＶD1
＜ＶD2である。つまり、エピ層１内に形成されているｐ
ｎ接合を通って流れる電流密度は、エピ層２内に形成さ
れているｐｎ接合を通って流れる電流密度よりも圧倒的
に大きい。このことを次に具体的な数値を使って説明す
る。
【００６３】例えば、ｘ＝０．１，ｙ＝０．３５とする
とＥg2-Ｅg1〜０．３ｅＶであるので、ＶD2-ＶD1〜０．
３ｅｖとして、エピ層１の接合を流れる電子電流密度Ｊ
1とエピ層２の接合を流れる電子電流密度Ｊ2の比を求め
ると、 Ｊ2／Ｊ1∝ｅｘｐ［−ｑＶ2／ｋＴ］／ｅｘｐ［−ｑＶ1
／ｋＴ］＝ｅｘｐ［−ｑ（Ｖ2−Ｖ1）／ｋＴ］〜１０-5
≪１ と見積もることができる。つまり、実質的にほぼ全電子
電流がエピ層１内に形成されたｐｎ接合を通して注入さ
れる。したがって、キャリアの注入はほぼ完全にエピ層
１内に形成されたｐｎ接合を通して起こり、電子−正孔
の再結合は主としてエピ層１における再結合が支配的と
なるようにすることができる。したがって、発光波長が
ほぼエピ層１のエネルギバンドギャップＥgに等しい光
のスペクトルが得られる。エピ層２のエネルギバンドギ
ャップＥg2は、エピ層１内で発生する光のエネルギより
も大きいので、エピ層１で発生した光は窓となるエピ層
２では吸収されない。つまり、発光効率が減少しない。
とＥg2-Ｅg1〜０．３ｅＶであるので、ＶD2-ＶD1〜０．
３ｅｖとして、エピ層１の接合を流れる電子電流密度Ｊ
1とエピ層２の接合を流れる電子電流密度Ｊ2の比を求め
ると、 Ｊ2／Ｊ1∝ｅｘｐ［−ｑＶ2／ｋＴ］／ｅｘｐ［−ｑＶ1
／ｋＴ］＝ｅｘｐ［−ｑ（Ｖ2−Ｖ1）／ｋＴ］〜１０-5
≪１ と見積もることができる。つまり、実質的にほぼ全電子
電流がエピ層１内に形成されたｐｎ接合を通して注入さ
れる。したがって、キャリアの注入はほぼ完全にエピ層
１内に形成されたｐｎ接合を通して起こり、電子−正孔
の再結合は主としてエピ層１における再結合が支配的と
なるようにすることができる。したがって、発光波長が
ほぼエピ層１のエネルギバンドギャップＥgに等しい光
のスペクトルが得られる。エピ層２のエネルギバンドギ
ャップＥg2は、エピ層１内で発生する光のエネルギより
も大きいので、エピ層１で発生した光は窓となるエピ層
２では吸収されない。つまり、発光効率が減少しない。
【００６４】このような構造にすれば、選択拡散におけ
るエピ層２でのｐ型領域の広がりを制限することがで
き、各ＬＥＤの絶縁が確保でき、高密度ＬＥＤアレイが
実現できる。
るエピ層２でのｐ型領域の広がりを制限することがで
き、各ＬＥＤの絶縁が確保でき、高密度ＬＥＤアレイが
実現できる。
【００６５】また、エピ層１を電子の平均自由工程以下
となるような薄い厚さとしても電子をエピ層１とエピ層
２の界面のエネルギ障壁によって拡散を防止できるの
で、エピ層２が存在しない時のような発光効率の減少は
なく、拡散深さ制御の精度に応じてエピ層１の厚さを薄
くすることもできる。エピ層１の厚さを薄くすれば、そ
れに応じて注入電子の密度を高くすることができ、発光
効率を上昇させることもできる。
となるような薄い厚さとしても電子をエピ層１とエピ層
２の界面のエネルギ障壁によって拡散を防止できるの
で、エピ層２が存在しない時のような発光効率の減少は
なく、拡散深さ制御の精度に応じてエピ層１の厚さを薄
くすることもできる。エピ層１の厚さを薄くすれば、そ
れに応じて注入電子の密度を高くすることができ、発光
効率を上昇させることもできる。
【００６６】以上説明したように、第１の実施形態に係
るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１、ｎ型Ｇａ
Ａｓ基板１０１上にエピタキシャル成長させた厚さｄ1
のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）（ｘ＞０）１
０２、厚さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層
２）（ｙ＞ｘ）１０３、Ｚｎを拡散して形成されたｐ型
拡散領域１０４、エピ層１内に存在する拡散領域１０４
の拡散フロント１０５、ｐ側電極１０６、層間絶縁膜１
０７及びｎ側電極１０８を備え、エピ層１のエネルギバ
ンドギャップＥg1はエピ層２のエネルギバンドギャップ
Ｅg2よりも小さく（Ｅg1＜Ｅg2）、かつ、（Ｌp-Ｗl-ｄ
a）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×β及びｄ2
＜Ｘj＜（ｄ1＋ｄ2）なるエピ層１及びエピ層２の層厚
の関係を満たすように層厚の薄いｎ型のエピ層１、エピ
層２を積層した構造にエピ層２の層厚よりも深いｐ型の
拡散領域を選択的に形成するように構成したので、注入
電子密度を高くすることができ、発光効率を向上させる
ことができる。また、注入電子をエピ層１とエピ層２の
界曲のエネルギ障壁によって閉じこめることができるの
で、エピ層１を電子の平均自由工程よりも薄くすること
もできる。したがって、全体のエピ層を薄くすることが
可能となる。
るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１、ｎ型Ｇａ
Ａｓ基板１０１上にエピタキシャル成長させた厚さｄ1
のｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）（ｘ＞０）１
０２、厚さｄ2のｎ型のＡｌyＧａ1-yＡｓ層（エピ層
２）（ｙ＞ｘ）１０３、Ｚｎを拡散して形成されたｐ型
拡散領域１０４、エピ層１内に存在する拡散領域１０４
の拡散フロント１０５、ｐ側電極１０６、層間絶縁膜１
０７及びｎ側電極１０８を備え、エピ層１のエネルギバ
ンドギャップＥg1はエピ層２のエネルギバンドギャップ
Ｅg2よりも小さく（Ｅg1＜Ｅg2）、かつ、（Ｌp-Ｗl-ｄ
a）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×β及びｄ2
＜Ｘj＜（ｄ1＋ｄ2）なるエピ層１及びエピ層２の層厚
の関係を満たすように層厚の薄いｎ型のエピ層１、エピ
層２を積層した構造にエピ層２の層厚よりも深いｐ型の
拡散領域を選択的に形成するように構成したので、注入
電子密度を高くすることができ、発光効率を向上させる
ことができる。また、注入電子をエピ層１とエピ層２の
界曲のエネルギ障壁によって閉じこめることができるの
で、エピ層１を電子の平均自由工程よりも薄くすること
もできる。したがって、全体のエピ層を薄くすることが
可能となる。
【００６７】このように、選択拡散深さを浅くすること
ができるのでエピ層２での大きい横方向のＺｎ拡散距離
が制限でき、１２００ｄｐｉのような超高密度ＬＥＤア
レイでも一列に配列した各ＬＥＤがショートすることな
くＬＥＤアレイが製造できる。
ができるのでエピ層２での大きい横方向のＺｎ拡散距離
が制限でき、１２００ｄｐｉのような超高密度ＬＥＤア
レイでも一列に配列した各ＬＥＤがショートすることな
くＬＥＤアレイが製造できる。
【００６８】また、Ｚｎ固相拡散によって拡散を行うの
で拡散深さが浅い場合でも精度よく拡散制御が実施でき
る。
で拡散深さが浅い場合でも精度よく拡散制御が実施でき
る。
【００６９】第２の実施形態 図８は本発明の第２の実施形態に係るＬＥＤアレイの１
素子について構造を模式的に示す図である。本実施形態
に係るＬＥＤの構造の説明にあたり前記図１と同一構成
部分には同一符号を付している。また、前記図１同様、
各層におけるＺｎ拡散スピードの差を強調して拡散断面
形状を模式的に描いている。
素子について構造を模式的に示す図である。本実施形態
に係るＬＥＤの構造の説明にあたり前記図１と同一構成
部分には同一符号を付している。また、前記図１同様、
各層におけるＺｎ拡散スピードの差を強調して拡散断面
形状を模式的に描いている。
【００７０】図８において、５０２は層間絶縁膜、５０
３はｐ側電極（例えば、Ａｌ系電極）、５１１はｎ型Ｇ
ａＡｓ層、５１２はｎ型ＧａＡｓ層にＺｎを選択的に拡
散することによって形成されたＧａＡｓ層のＺｎ拡散領
域、５１３はｎ型エピ層２にＺｎが拡散することによっ
て形成されたエピ層２のＺｎ拡散領域、５１４はｎ型エ
ピ層１にＺｎが拡散することによって形成されたエピ層
１のＺｎ拡散領域である。少なくとも、エピ層２のＺｎ
拡散領域と電気的に接続している、Ｚｎが拡散されたＧ
ａＡｓ層にはｐｎ接合が存在しない。もしも、エピ層２
のＺｎ拡教領域と電気的に接続している、Ｚｎが拡散さ
れたＧａＡｓ層内にｐｎ接合が存在する場合には、ＬＥ
Ｄに順方向電流を印加した時に、ＧａＡｓ層内に存在す
るｐｎ接合を通して電流が流れるので、ＧａＡｓ層から
の発光が主となり、エピ層１の半導体のエネルギバンド
ギャップに対応した所望の発光波長の高発光効率のＬＥ
Ｄとして動作しない。
３はｐ側電極（例えば、Ａｌ系電極）、５１１はｎ型Ｇ
ａＡｓ層、５１２はｎ型ＧａＡｓ層にＺｎを選択的に拡
散することによって形成されたＧａＡｓ層のＺｎ拡散領
域、５１３はｎ型エピ層２にＺｎが拡散することによっ
て形成されたエピ層２のＺｎ拡散領域、５１４はｎ型エ
ピ層１にＺｎが拡散することによって形成されたエピ層
１のＺｎ拡散領域である。少なくとも、エピ層２のＺｎ
拡散領域と電気的に接続している、Ｚｎが拡散されたＧ
ａＡｓ層にはｐｎ接合が存在しない。もしも、エピ層２
のＺｎ拡教領域と電気的に接続している、Ｚｎが拡散さ
れたＧａＡｓ層内にｐｎ接合が存在する場合には、ＬＥ
Ｄに順方向電流を印加した時に、ＧａＡｓ層内に存在す
るｐｎ接合を通して電流が流れるので、ＧａＡｓ層から
の発光が主となり、エピ層１の半導体のエネルギバンド
ギャップに対応した所望の発光波長の高発光効率のＬＥ
Ｄとして動作しない。
【００７１】図８に図示した実施形態では、エピ層２の
Ｚｎ拡散領域と電気的に接続している、Ｚｎが拡散され
たＧａＡｓ層領域は、島状に形成されており、ｎ型Ｇａ
Ａｓ層と完全に分離されている。すなわち、本実施形態
では、エピ層２の上にあるＧａＡｓ層内にはｐｎ接合が
存在しない構造である。層間絶縁膜開口部領域内の島状
のＺｎ拡散領域されているＧａＡｓ層の一部の領域又は
全領域は、ｐ側電極とオーミックコンタクトを形成して
いる。ｐ側電極としては例えば、Ａｌ系電極を使用する
ことができる。
Ｚｎ拡散領域と電気的に接続している、Ｚｎが拡散され
たＧａＡｓ層領域は、島状に形成されており、ｎ型Ｇａ
Ａｓ層と完全に分離されている。すなわち、本実施形態
では、エピ層２の上にあるＧａＡｓ層内にはｐｎ接合が
存在しない構造である。層間絶縁膜開口部領域内の島状
のＺｎ拡散領域されているＧａＡｓ層の一部の領域又は
全領域は、ｐ側電極とオーミックコンタクトを形成して
いる。ｐ側電極としては例えば、Ａｌ系電極を使用する
ことができる。
【００７２】ＧａＡｓ層５１１及び５１２は、例えば、
約５００Åと薄く形成することができる。Ｚｎ拡散され
たＧａＡｓ層領域はＺｎ拡散されていないｎ型のＧａＡ
ｓ層とは接触する領域がなく島状に分離されている。す
なわち、Ａｌ電極とオーミックコンタクトを形成してい
るＧａＡｓ層には順方向に電圧が印加されるｐｎ接合が
存在しない構造である。また、ＧａＡｓ層５１１内には
ｐｎ接合が存在しない構造である。ＧａＡｓ層５１１及
び５１２より下の積層構造は前記第１の実施形態と同
様、エピ層２のエネルギバンドギャップがエピ層１のエ
ネルギバンドギャップよりも大きく、拡散領域１０４の
拡散フロントすなわち、基板主面と略平行のｐｎ接合面
はエピ層１内にある。
約５００Åと薄く形成することができる。Ｚｎ拡散され
たＧａＡｓ層領域はＺｎ拡散されていないｎ型のＧａＡ
ｓ層とは接触する領域がなく島状に分離されている。す
なわち、Ａｌ電極とオーミックコンタクトを形成してい
るＧａＡｓ層には順方向に電圧が印加されるｐｎ接合が
存在しない構造である。また、ＧａＡｓ層５１１内には
ｐｎ接合が存在しない構造である。ＧａＡｓ層５１１及
び５１２より下の積層構造は前記第１の実施形態と同
様、エピ層２のエネルギバンドギャップがエピ層１のエ
ネルギバンドギャップよりも大きく、拡散領域１０４の
拡散フロントすなわち、基板主面と略平行のｐｎ接合面
はエピ層１内にある。
【００７３】次に、上記ＬＥＤアレイの製造方法につい
て説明する。
て説明する。
【００７４】図９〜図１２は上記ＬＥＤアレイの製造方
法を説明するための工程断面図である。
法を説明するための工程断面図である。
【００７５】まず、前記第１の実施形態と同様の製造工
程によりＺｎを選択的に基板に拡散する（図９参照）。
図９において、６０１は拡散マスク、５１１はｎ型Ｇａ
Ａｓ層である。５１２はＺｎが拡散されたＧａＡｓ層領
域である。
程によりＺｎを選択的に基板に拡散する（図９参照）。
図９において、６０１は拡散マスク、５１１はｎ型Ｇａ
Ａｓ層である。５１２はＺｎが拡散されたＧａＡｓ層領
域である。
【００７６】次いで、エピ層２の上にΖｎが拡散された
ＧａＡｓ層領域が島状に残るように、ＧａＡｓ層内に形
成されたｐｎ接合を除去し、ＧａＡｓ層には順方向に電
圧が印加されるｐｎ接合が存在しないようにする。この
工程では、 １）拡散領域表面が完全に露出するように、拡散開口部
よりも広くＧａＡｓ層表面が露出するようにＧａＡｓ表
面を被覆している絶縁膜を加工する。
ＧａＡｓ層領域が島状に残るように、ＧａＡｓ層内に形
成されたｐｎ接合を除去し、ＧａＡｓ層には順方向に電
圧が印加されるｐｎ接合が存在しないようにする。この
工程では、 １）拡散領域表面が完全に露出するように、拡散開口部
よりも広くＧａＡｓ層表面が露出するようにＧａＡｓ表
面を被覆している絶縁膜を加工する。
【００７７】２）次に、ＧａＡｓ層内ｐｎ接合領域及
び、ＧａＡｓ層内ｐｎ接合領域周辺のｎ型ＧａＡｓ層領
域５１１の一部の領域とＧａＡｓ層内ｐｎ接合領域周辺
のＺｎが拡散されているＧａＡＳ層領域５１２の一部の
領域をエッチング除去し、エピ層２の上にΖｎが拡散さ
れた島状のＧａＡｓ層領域９０１を形成する。島状のＧ
ａＡｓ領域９０１は、少なくとも一部の領域が拡散開口
部内又は層間絶縁膜開口部内に存在するように形成され
ている。島状のＧａＡｓ領域９０１の少なくとも一部の
領域はｐ側電極とオーミックコンタクトを形成してい
る。ＧａＡｓ層内に形成されたｐｎ接合をエッチング除
去する工程では、例えば、ウエットエッチングによって
加工する場合には、エッチャントとしてリン酸過水を用
いることができる。
び、ＧａＡｓ層内ｐｎ接合領域周辺のｎ型ＧａＡｓ層領
域５１１の一部の領域とＧａＡｓ層内ｐｎ接合領域周辺
のＺｎが拡散されているＧａＡＳ層領域５１２の一部の
領域をエッチング除去し、エピ層２の上にΖｎが拡散さ
れた島状のＧａＡｓ層領域９０１を形成する。島状のＧ
ａＡｓ領域９０１は、少なくとも一部の領域が拡散開口
部内又は層間絶縁膜開口部内に存在するように形成され
ている。島状のＧａＡｓ領域９０１の少なくとも一部の
領域はｐ側電極とオーミックコンタクトを形成してい
る。ＧａＡｓ層内に形成されたｐｎ接合をエッチング除
去する工程では、例えば、ウエットエッチングによって
加工する場合には、エッチャントとしてリン酸過水を用
いることができる。
【００７８】拡散開口部内又は層間絶縁膜開口部内の少
なくともオーミックコンタクトを形成する箇所に島状に
ＧａＡｓ層９０１が残り、島状のＺｎ拡散ＧａＡｓ層領
域がＧａＡｓ層内に形成されたｐｎ接合領域と電気的に
分離されるように、ｐｎ接合領域を含む一部のＧａＡｓ
層が除去されている（エッチング除去した領域が図１０
の９０２である）構造であれば製造方法は問わない。こ
の工程では標準的なフォトリソグラフィの手法を用い
る。
なくともオーミックコンタクトを形成する箇所に島状に
ＧａＡｓ層９０１が残り、島状のＺｎ拡散ＧａＡｓ層領
域がＧａＡｓ層内に形成されたｐｎ接合領域と電気的に
分離されるように、ｐｎ接合領域を含む一部のＧａＡｓ
層が除去されている（エッチング除去した領域が図１０
の９０２である）構造であれば製造方法は問わない。こ
の工程では標準的なフォトリソグラフィの手法を用い
る。
【００７９】次いで、図１１に示すように電極とｎ型領
域がショートしないように層間絶縁膜５０２を形成す
る。
域がショートしないように層間絶縁膜５０２を形成す
る。
【００８０】次いで、図１２に示すようにｐ側の電極と
してＡｌ系の電極パターンを形成し、ｎ側電極６０５を
形成する。
してＡｌ系の電極パターンを形成し、ｎ側電極６０５を
形成する。
【００８１】以上でＬＥＤアレイが完成する。
【００８２】以下、上述のように構成されたＬＥＤアレ
イの動作を説明する。
イの動作を説明する。
【００８３】エピ層２がいかなるＡｌ組成であっても表
面にＧａＡｓ層があるために例えばＡｌ電極によって簡
単に良好なオーミックコンタクトが得られている。
面にＧａＡｓ層があるために例えばＡｌ電極によって簡
単に良好なオーミックコンタクトが得られている。
【００８４】ｐ側電極へプラスの電位を印加することに
よってｐｎ接合に順方向電圧が印加される。ｐ側電極５
０３とオーミックコンタクトを有するｐ型ＧａＡｓ層５
１２及びｎ型ＧａＡｓ層５１１にはｐｎ接合は存在せず
ＧａＡｓのｎ型領域からの電子の注入はない。したがっ
て、第１の実施形態で説明したように、電子の注入は主
としてエピ層１内に形成されたｐｎ接合を介してｐ型領
域に注入されエピ層１とエピ層２の界面に形成されたエ
ネルギ障壁で、注入された電子がエピ層の積層方向につ
いてエピ層１の領域に閉じこめられることに特徴があ
る。このＬＥＤ素子のＩ−Ｖ特性は、エピ層１のｐｎ接
合のＩ−Ｖ特性が反映され、表面のＧａＡｓ層は影響を
与えない。したがって、本素子へ順方向電流を印加した
場合には、光はエピ層１内で発生し、光の波長はエピ層
１の半導体のエネルギバンドギャップに対応している。
よってｐｎ接合に順方向電圧が印加される。ｐ側電極５
０３とオーミックコンタクトを有するｐ型ＧａＡｓ層５
１２及びｎ型ＧａＡｓ層５１１にはｐｎ接合は存在せず
ＧａＡｓのｎ型領域からの電子の注入はない。したがっ
て、第１の実施形態で説明したように、電子の注入は主
としてエピ層１内に形成されたｐｎ接合を介してｐ型領
域に注入されエピ層１とエピ層２の界面に形成されたエ
ネルギ障壁で、注入された電子がエピ層の積層方向につ
いてエピ層１の領域に閉じこめられることに特徴があ
る。このＬＥＤ素子のＩ−Ｖ特性は、エピ層１のｐｎ接
合のＩ−Ｖ特性が反映され、表面のＧａＡｓ層は影響を
与えない。したがって、本素子へ順方向電流を印加した
場合には、光はエピ層１内で発生し、光の波長はエピ層
１の半導体のエネルギバンドギャップに対応している。
【００８５】以上説明したように、第２の実施形態に係
るＬＥＤアレイは、エピ層２の上にオーミックコンタク
トを形成する電極と接するＧａＡｓ層を設け、このＧａ
Ａｓ領域にばｐｎ接合が存在しない構造としたので、接
合の電気特性、発光特性に影響を与えない。また、エピ
層２の組成に影響されることなく常に良好なオーミック
コンタクトが容易に得られる。
るＬＥＤアレイは、エピ層２の上にオーミックコンタク
トを形成する電極と接するＧａＡｓ層を設け、このＧａ
Ａｓ領域にばｐｎ接合が存在しない構造としたので、接
合の電気特性、発光特性に影響を与えない。また、エピ
層２の組成に影響されることなく常に良好なオーミック
コンタクトが容易に得られる。
【００８６】なお、上記第２の実施形態では、ＧａＡｓ
層を設けるようにしているが、Ａｌ混晶比の小さいＡｌ
xＧａ1-xＡｓ層（ｘ＞０）でも容易にオーミックコンタ
クトをとることが可能になるためＡｌ混晶比の小さいＡ
ｌxＧａ1-xＡｓ層を使用することもできる。
層を設けるようにしているが、Ａｌ混晶比の小さいＡｌ
xＧａ1-xＡｓ層（ｘ＞０）でも容易にオーミックコンタ
クトをとることが可能になるためＡｌ混晶比の小さいＡ
ｌxＧａ1-xＡｓ層を使用することもできる。
【００８７】ここで、ＬＥＤアレイの層間絶縁膜開口部
領域の構造は以下のように構成することができる。
領域の構造は以下のように構成することができる。
【００８８】図１３及び図１４は上記ＬＥＤアレイの層
間絶縁膜開口部領域の構造を模式的に示す図である。ま
た、図１４（ｂ）は図１４（ａ）のＡ−Ａ′矢視断面図
である。
間絶縁膜開口部領域の構造を模式的に示す図である。ま
た、図１４（ｂ）は図１４（ａ）のＡ−Ａ′矢視断面図
である。
【００８９】これらの図において、７０１ａ及び７０１
ｂはＧａＡｓコンタクト領域、７０２はｐ側電極で、７
０３は発光領域である。ｐ側電極としては、例えばＡｌ
系電極を用いることができる。
ｂはＧａＡｓコンタクト領域、７０２はｐ側電極で、７
０３は発光領域である。ｐ側電極としては、例えばＡｌ
系電極を用いることができる。
【００９０】上記第２の実施形態では、図１３に示すよ
うに層間絶縁膜開口部７０４領域のＧａＡｓ層をｐ側電
極７０２直下の領域のみ残すようにしたが、図１４
（ａ）に示すようにＧａＡｓ層が、層間絶縁膜開口部７
０４領域の他の領域に残存していてもＧａＡｓ層を薄く
する限りは光の吸収による光量減少は少ない。
うに層間絶縁膜開口部７０４領域のＧａＡｓ層をｐ側電
極７０２直下の領域のみ残すようにしたが、図１４
（ａ）に示すようにＧａＡｓ層が、層間絶縁膜開口部７
０４領域の他の領域に残存していてもＧａＡｓ層を薄く
する限りは光の吸収による光量減少は少ない。
【００９１】また、拡散領域内に島状に形成したＧａＡ
ｓ層領域と層間絶縁膜開口部７０４の位置関係に関して
は、ｐ側電極７０２とｎ型のエピ層がショートすること
がないような層間絶縁膜の構造であれば、図１３又は、
図１４（ａ）に示したような、島状ＧａＡｓ領域と層間
絶縁膜開口部の位置関係には限定されないことは明白で
ある。例えば、図１４（ｂ）に示すように、ＧａＡｓ層
内のｐｎ接合を除去した後に新たに設けた層間絶縁膜の
一部が島状のＧａΑｓ領域の一部にあってもよい。
ｓ層領域と層間絶縁膜開口部７０４の位置関係に関して
は、ｐ側電極７０２とｎ型のエピ層がショートすること
がないような層間絶縁膜の構造であれば、図１３又は、
図１４（ａ）に示したような、島状ＧａＡｓ領域と層間
絶縁膜開口部の位置関係には限定されないことは明白で
ある。例えば、図１４（ｂ）に示すように、ＧａＡｓ層
内のｐｎ接合を除去した後に新たに設けた層間絶縁膜の
一部が島状のＧａΑｓ領域の一部にあってもよい。
【００９２】また、上記第２の実施形態では、層間絶縁
膜開口部７０４領域のＧａＡｓ層のみ周囲のＧａＡｓ層
と分離するようにしたが、図１５に示すように分離領域
がエピ層２に達していてもよい。
膜開口部７０４領域のＧａＡｓ層のみ周囲のＧａＡｓ層
と分離するようにしたが、図１５に示すように分離領域
がエピ層２に達していてもよい。
【００９３】第３の実施形態 図１６は本発明の第３の実施形態に係るＬＥＤアレイの
１素子について構造を模式的に示す図である。本実施形
態に係るＬＥＤの構造の説明にあたり前記図１及び図８
と同一構成部分には同一符号を付している。
１素子について構造を模式的に示す図である。本実施形
態に係るＬＥＤの構造の説明にあたり前記図１及び図８
と同一構成部分には同一符号を付している。
【００９４】図１６において、８０１はｎ型のＡｌzＧ
ａ1-zＡｓ層（エピ層３）（ｚ＞０）である。ｎ型Ｇａ
Ａｓ基板１０１上にｎ型のＧａＡｓバッファ層を形成
し、その上にｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）
（ｚ＞０）８０１が形成されている。このＡｌzＧａ1-z
Ａｓ層（エピ層３）８０１上にエピタキシャル成長させ
たｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２及びｎ
型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３が形成され
て、ｎ型のエピ構造が３層構造となっている。ここで、
ｘ，ｙ，ｚの大きさの関係は、ｙ＞ｘ，ｚ＞ｘである。
ａ1-zＡｓ層（エピ層３）（ｚ＞０）である。ｎ型Ｇａ
Ａｓ基板１０１上にｎ型のＧａＡｓバッファ層を形成
し、その上にｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）
（ｚ＞０）８０１が形成されている。このＡｌzＧａ1-z
Ａｓ層（エピ層３）８０１上にエピタキシャル成長させ
たｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）１０２及びｎ
型のＡｌyＧａ1-yＡｓ層（エピ層２）１０３が形成され
て、ｎ型のエピ構造が３層構造となっている。ここで、
ｘ，ｙ，ｚの大きさの関係は、ｙ＞ｘ，ｚ＞ｘである。
【００９５】前記第１の実施形態と同様に選択拡散によ
って形成された拡散領域は、エピ層１内に拡散フロント
がある。
って形成された拡散領域は、エピ層１内に拡散フロント
がある。
【００９６】エピ層３は、ＡｌzＧａ1-zＡｓ層で混晶比
ｚはｚ＞ｘである。例えば、エピ層１及びエピ層２を第
１の実施形態と同様に、ｘ＝０．１，ｙ＝０．３５と
し、エピ層３をｚ＝０．３５とすることができる。エピ
層３には拡散によるｐｎ接合はないので、第１の実施形
態の場合と同様、光はエピ層１内だけで発生する。ま
た、電気特性はエピ層１に形成された接合の特性が支配
的である。
ｚはｚ＞ｘである。例えば、エピ層１及びエピ層２を第
１の実施形態と同様に、ｘ＝０．１，ｙ＝０．３５と
し、エピ層３をｚ＝０．３５とすることができる。エピ
層３には拡散によるｐｎ接合はないので、第１の実施形
態の場合と同様、光はエピ層１内だけで発生する。ま
た、電気特性はエピ層１に形成された接合の特性が支配
的である。
【００９７】また、拡散領域にコンタクトを有するｐ側
電極（Ａｌ電極）５０３と基板裏面にコンタクトを有す
るｎ側電極（裏面電極）６０５が設けられている。
電極（Ａｌ電極）５０３と基板裏面にコンタクトを有す
るｎ側電極（裏面電極）６０５が設けられている。
【００９８】本実施形態に係るＬＥＤアレイは、前記第
１の実施形態で説明した製造方法と同様の方法によって
作製することができる。
１の実施形態で説明した製造方法と同様の方法によって
作製することができる。
【００９９】以下、上述のように構成されたＬＥＤアレ
イの動作を説明する。
イの動作を説明する。
【０１００】図１７はＬＥＤに順方向に電圧を印加した
時のエネルギバンド図を模式的に示した図である。図１
７はあくまで動作原理を概念的に示すための模式図であ
り、エピ層１とエピ層２の界面におけるエネルギバンド
不連続などの細かい構造は厳密には示していない。
時のエネルギバンド図を模式的に示した図である。図１
７はあくまで動作原理を概念的に示すための模式図であ
り、エピ層１とエピ層２の界面におけるエネルギバンド
不連続などの細かい構造は厳密には示していない。
【０１０１】接合に順方向の電圧を印加すると、電子の
注入は拡散電位の低いエピ層１に形成されたｐｎ接合を
介してｐ型領域に注入される。正孔も拡散電位の低いエ
ピ層１に形成されたｐｎ接合を介してｎ型領域に注入さ
れる。ｐ型領域に注入された電子は、第１の実施形態の
素子同様、基板の主面に垂直な方向、すなわち、エピ層
１とエピ層２の積層面に対して垂直な方向には、エピ層
１とエピ層２界面に存在するエネルギ障壁によってエピ
層２への拡散が阻止される。
注入は拡散電位の低いエピ層１に形成されたｐｎ接合を
介してｐ型領域に注入される。正孔も拡散電位の低いエ
ピ層１に形成されたｐｎ接合を介してｎ型領域に注入さ
れる。ｐ型領域に注入された電子は、第１の実施形態の
素子同様、基板の主面に垂直な方向、すなわち、エピ層
１とエピ層２の積層面に対して垂直な方向には、エピ層
１とエピ層２界面に存在するエネルギ障壁によってエピ
層２への拡散が阻止される。
【０１０２】一方、ｎ型領域へ注入された正孔は、基板
の主面に垂直な方向、すなわち、エピ層１とエピ層２の
積層面に対して垂直な方向には、エピ層１とエピ層３の
界面に存在するエネルギ障壁によって拡散が阻止され
る。したがって、注入された電子及び正孔の密度はエピ
層１内で非常に高くなる。したがって、注入された電子
が、多数キャリアである正孔と再結合して光が発生する
確率が高くなる。同様に、注入された正孔が、多数キャ
リアである電子と再結合して光が発生する確率が高くな
る。横方向に形成されている接合に関しては、この領域
から注入された少数キャリアは、横方向に関しては、障
壁はないが、注入された領域は通常平均自由工程に対し
て同等か数倍の領域が広がっており、平均自由工程内で
ほぼ全てのキャリアが再結合する。
の主面に垂直な方向、すなわち、エピ層１とエピ層２の
積層面に対して垂直な方向には、エピ層１とエピ層３の
界面に存在するエネルギ障壁によって拡散が阻止され
る。したがって、注入された電子及び正孔の密度はエピ
層１内で非常に高くなる。したがって、注入された電子
が、多数キャリアである正孔と再結合して光が発生する
確率が高くなる。同様に、注入された正孔が、多数キャ
リアである電子と再結合して光が発生する確率が高くな
る。横方向に形成されている接合に関しては、この領域
から注入された少数キャリアは、横方向に関しては、障
壁はないが、注入された領域は通常平均自由工程に対し
て同等か数倍の領域が広がっており、平均自由工程内で
ほぼ全てのキャリアが再結合する。
【０１０３】以上説明したように、第３の実施形態に係
るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１上にｎ型Ｇ
ａＡｓバッファ層を形成し、その上にエピタキシャル成
長させたｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）８０
１、このＡｌzＧａ1-zＡｓ層（エピ層３）８０１上にエ
ピタキシャル成長させたｎ型のＡｌxＧａ1-xＡｓ層（エ
ピ層１）１０２、及びｎ型のＡｌyＧａ1-yＡｓ層（エピ
層２）１０３の層構造とし、エピ層を３層としてエネル
ギバンドギャップの大きいエピ層２とエピ層３でエネル
ギバンドギャップの小さいエピ層１を挟んだ構造で、拡
散フロントすなわち、基板の主面と略平行なｐｎ接合面
をエネルギバンドギャップの小さいエピ層１内にあるよ
うにしたので、注入された電子と正孔はエピ層１とエピ
層２及びエピ層１とエピ層３との間のエネルギ障壁で拡
散が阻止されてエピ層１内でのキャリア密度が高くな
り、エピ層１で高発光効率を実現できる。発光波長はエ
ピ層１の半導体のバンドギャップエネルギで決まる発光
波長が得られ、電気特性はエピ層１内に形成されたｐｎ
接合で決まる特性が得られる。
るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１上にｎ型Ｇ
ａＡｓバッファ層を形成し、その上にエピタキシャル成
長させたｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）８０
１、このＡｌzＧａ1-zＡｓ層（エピ層３）８０１上にエ
ピタキシャル成長させたｎ型のＡｌxＧａ1-xＡｓ層（エ
ピ層１）１０２、及びｎ型のＡｌyＧａ1-yＡｓ層（エピ
層２）１０３の層構造とし、エピ層を３層としてエネル
ギバンドギャップの大きいエピ層２とエピ層３でエネル
ギバンドギャップの小さいエピ層１を挟んだ構造で、拡
散フロントすなわち、基板の主面と略平行なｐｎ接合面
をエネルギバンドギャップの小さいエピ層１内にあるよ
うにしたので、注入された電子と正孔はエピ層１とエピ
層２及びエピ層１とエピ層３との間のエネルギ障壁で拡
散が阻止されてエピ層１内でのキャリア密度が高くな
り、エピ層１で高発光効率を実現できる。発光波長はエ
ピ層１の半導体のバンドギャップエネルギで決まる発光
波長が得られ、電気特性はエピ層１内に形成されたｐｎ
接合で決まる特性が得られる。
【０１０４】また、前記第１の実施形態と同様に、ｎ型
のエピ積層構造に選択拡散領域により形成したｐｎ接合
を有するのでメサエッチングなどの素子分離をする必要
がなく、完全なモノリシック構造のＬＥＤアレイを形成
できる。したがって、１２００ｄｐｉのような超高密度
ＬＥＤアレイも容易に形成することができる。
のエピ積層構造に選択拡散領域により形成したｐｎ接合
を有するのでメサエッチングなどの素子分離をする必要
がなく、完全なモノリシック構造のＬＥＤアレイを形成
できる。したがって、１２００ｄｐｉのような超高密度
ＬＥＤアレイも容易に形成することができる。
【０１０５】ここで、上記実施形態では、エピ層３は単
層として説明したが、必ずしも単層でなくてもよく，エ
ピ層１に接するエピ層をＡｌzＧａ1-zＡｓ層として以
下、ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…のｎ型多
層構造としてもよい。
層として説明したが、必ずしも単層でなくてもよく，エ
ピ層１に接するエピ層をＡｌzＧａ1-zＡｓ層として以
下、ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…のｎ型多
層構造としてもよい。
【０１０６】図１８は本実施形態の変形例を示す図であ
る。図１８において、前記第２の実施形態で示したよう
に、エピ層２のＡｌyＧａ1-yＡｓ層１０３上にｎ型のＧ
ａＡｓ層８０２を設け、ｎ型ＧａＡｓ（エピ層４）／ｎ
型ＡｌyＧａ1-yＡｓ層（エピ層２）／ｎ型ＡｌxＧａ1-x
Ａｓ層（エピ層１）／ｎ型ＡｌzＧａ1-zＡｓ層（エピ層
３）の積層構造へ拡散フロントがエピ層１内にあるよう
にＺｎを選択拡散して作製したｐｎ接合で、少なくとも
ＧａＡｓ層（エピ層４）８０２に形成されたＧａＡｓ層
内のｐｎ接合領域をエッチング除去して拡散開口部内に
島状のＺｎが拡散されているＧａＡｓ層８０３を形成
し、この島状のＧａＡｓ層領域８０３の一部又は全部の
領域に電極コンタクト（オーミックコンタクト）を形成
した構造である。層間絶縁膜開口部と島状のＺｎ拡散Ｇ
ａＡｓ層領域の位置関係は、前記第２の実施形態で図１
３及び図１４を用いて変形例を説明したように、同様の
変形例が可能である。
る。図１８において、前記第２の実施形態で示したよう
に、エピ層２のＡｌyＧａ1-yＡｓ層１０３上にｎ型のＧ
ａＡｓ層８０２を設け、ｎ型ＧａＡｓ（エピ層４）／ｎ
型ＡｌyＧａ1-yＡｓ層（エピ層２）／ｎ型ＡｌxＧａ1-x
Ａｓ層（エピ層１）／ｎ型ＡｌzＧａ1-zＡｓ層（エピ層
３）の積層構造へ拡散フロントがエピ層１内にあるよう
にＺｎを選択拡散して作製したｐｎ接合で、少なくとも
ＧａＡｓ層（エピ層４）８０２に形成されたＧａＡｓ層
内のｐｎ接合領域をエッチング除去して拡散開口部内に
島状のＺｎが拡散されているＧａＡｓ層８０３を形成
し、この島状のＧａＡｓ層領域８０３の一部又は全部の
領域に電極コンタクト（オーミックコンタクト）を形成
した構造である。層間絶縁膜開口部と島状のＺｎ拡散Ｇ
ａＡｓ層領域の位置関係は、前記第２の実施形態で図１
３及び図１４を用いて変形例を説明したように、同様の
変形例が可能である。
【０１０７】このような構造にすることにより、Ａｌy
Ｇａ1-yＡｓ層（エピ層２）１０３のＡｌ組成がいかな
る場合でもｐ側での良好な電極コンタクトを形成でき
る、という効果が得られる。
Ｇａ1-yＡｓ層（エピ層２）１０３のＡｌ組成がいかな
る場合でもｐ側での良好な電極コンタクトを形成でき
る、という効果が得られる。
【０１０８】第２の実施形態でも述べた通り、Αｌ組成
ｓが小さい場合にはΖｎ拡散したＡｌsＧａ1-sＡｓ層
（ｓ＞０）とｐ側電極は、ＬＥＤアレイとして使用する
上で問題のない程度の低コンタクト抵抗のコンタクトを
形成することができるので、Ｚｎを拡散したＡｌyＧａ
1-yＡｓ層上にはＧａＡｓ層８０２の代わりにＡｌsＧａ
1-sＡｓ層（ｓ＞０）を設けることもできる。
ｓが小さい場合にはΖｎ拡散したＡｌsＧａ1-sＡｓ層
（ｓ＞０）とｐ側電極は、ＬＥＤアレイとして使用する
上で問題のない程度の低コンタクト抵抗のコンタクトを
形成することができるので、Ｚｎを拡散したＡｌyＧａ
1-yＡｓ層上にはＧａＡｓ層８０２の代わりにＡｌsＧａ
1-sＡｓ層（ｓ＞０）を設けることもできる。
【０１０９】また、上記各実施形態では、共通電極を基
板の裏面に設けているが、共通電極として、ｐ側電極と
同一側の面にｎ型ＧａＡｓ層の表面にコンタクトを有す
る電極を設けることもできる。
板の裏面に設けているが、共通電極として、ｐ側電極と
同一側の面にｎ型ＧａＡｓ層の表面にコンタクトを有す
る電極を設けることもできる。
【０１１０】また、上記各実施形態では、ｐ側電極材料
としてＡｌ系材料を使用する例を述べたが、オーミック
コンタクトを形成できれば、他の材料、例えば、Ａｕ系
の材料を使用することもできる。
としてＡｌ系材料を使用する例を述べたが、オーミック
コンタクトを形成できれば、他の材料、例えば、Ａｕ系
の材料を使用することもできる。
【０１１１】第４の実施形態 図１９は本発明の第４の実施形態に係るＬＥＤアレイの
構造を模式的に示す図、図２０は図１９のＡ−Ａ′矢視
断面図である。本実施形態に係るＬＥＤの構造の説明に
あたり前記図１６と同一構成部分には同一符号を付して
いる。
構造を模式的に示す図、図２０は図１９のＡ−Ａ′矢視
断面図である。本実施形態に係るＬＥＤの構造の説明に
あたり前記図１６と同一構成部分には同一符号を付して
いる。
【０１１２】図１９及び図２０において、９０１は半絶
縁性ＧａＡｓ基板、９１１は半絶縁性ＧａＡｓバッファ
層、９０２は半絶縁性ＧａＡｓバッファ層９１１上にエ
ピタキシャル成長させたｎ型ＡｌzＧａ1-zＡｓ層（エピ
層３）、９０３はｎ型のＡｌyＧａ1-yＡｓ層（エピ層
２）、９０４はｎ型のＡｌxＧａ1-xＡｓ層（エピ層
１）、９１０は電極とオーミックコンタクトを形成する
ために設けたｎ型ＧａＡｓ層、９１２は、Ζｎ拡散によ
ってｐ型になっているＧａＡｓ層領域である。このＺｎ
拡散ＧａＡｓ領域９１２は、ＧａＡｓ層９１０内に形成
されたｐｎ接合領域をエッチング除去することによっ
て、ｎ型ＧａＡｓ層９１０と電気的に孤立している島状
の領域である。ｐ側の電極コンタクトはこのＧａＡｓ層
領域９１２の一部の領域又は全部の領域に形成されてい
る。
縁性ＧａＡｓ基板、９１１は半絶縁性ＧａＡｓバッファ
層、９０２は半絶縁性ＧａＡｓバッファ層９１１上にエ
ピタキシャル成長させたｎ型ＡｌzＧａ1-zＡｓ層（エピ
層３）、９０３はｎ型のＡｌyＧａ1-yＡｓ層（エピ層
２）、９０４はｎ型のＡｌxＧａ1-xＡｓ層（エピ層
１）、９１０は電極とオーミックコンタクトを形成する
ために設けたｎ型ＧａＡｓ層、９１２は、Ζｎ拡散によ
ってｐ型になっているＧａＡｓ層領域である。このＺｎ
拡散ＧａＡｓ領域９１２は、ＧａＡｓ層９１０内に形成
されたｐｎ接合領域をエッチング除去することによっ
て、ｎ型ＧａＡｓ層９１０と電気的に孤立している島状
の領域である。ｐ側の電極コンタクトはこのＧａＡｓ層
領域９１２の一部の領域又は全部の領域に形成されてい
る。
【０１１３】また、９０５は層間絶縁膜、９０６はｐ側
電極で例えばＡｌ系電極である。９０７は層間絶縁膜、
９０８はｎ側電極で例えばＡｕ合金電極である。９０９
は拡散領域である。また、１００１，１００２は、ｐ側
電極９０６，ｎ側電極９０８に接続された電極パッドで
ある。
電極で例えばＡｌ系電極である。９０７は層間絶縁膜、
９０８はｎ側電極で例えばＡｕ合金電極である。９０９
は拡散領域である。また、１００１，１００２は、ｐ側
電極９０６，ｎ側電極９０８に接続された電極パッドで
ある。
【０１１４】本実施形態におけるＡｌxＧａ1-xＡｓ層
（エピ層１）、ＡｌyＧａ1-yＡｓ層（エピ層２）、Ａｌ
zＧａ1-zＡｓ層（エピ層３）、及びＧａＡｓ層（エピ層
４）を有する構造を形成するための基板としては、前
記、半絶縁性基板ＧａＡｓ基板９０１の他にｐ型ＧａＡ
ｓ基板、ノンドープＧａＡｓ基板又は高抵抗Ｓｉ基板を
使用することも可能である。高抵抗Ｓｉ基板としては、
例えば、１５００Ωｃｍ程度の比抵抗の高抵抗Ｓｉ基板
を使用することが可能である。高抵抗Ｓｉ基板を使用す
る場合には、図２１に示したようにノンドープのＧａＡ
ｓ層とノンドープのＡｌtＧａ1-tＡｓ層（ｔ＞０、ｔ＞
ｘ）の積層構造をバッファ層として設けることによっ
て、Ｓｉ基板とｎ型のエピ層（エピ層３／エピ層１／エ
ピ層２／エピ層４）との間の絶縁を確保できる。
（エピ層１）、ＡｌyＧａ1-yＡｓ層（エピ層２）、Ａｌ
zＧａ1-zＡｓ層（エピ層３）、及びＧａＡｓ層（エピ層
４）を有する構造を形成するための基板としては、前
記、半絶縁性基板ＧａＡｓ基板９０１の他にｐ型ＧａＡ
ｓ基板、ノンドープＧａＡｓ基板又は高抵抗Ｓｉ基板を
使用することも可能である。高抵抗Ｓｉ基板としては、
例えば、１５００Ωｃｍ程度の比抵抗の高抵抗Ｓｉ基板
を使用することが可能である。高抵抗Ｓｉ基板を使用す
る場合には、図２１に示したようにノンドープのＧａＡ
ｓ層とノンドープのＡｌtＧａ1-tＡｓ層（ｔ＞０、ｔ＞
ｘ）の積層構造をバッファ層として設けることによっ
て、Ｓｉ基板とｎ型のエピ層（エピ層３／エピ層１／エ
ピ層２／エピ層４）との間の絶縁を確保できる。
【０１１５】ｎ型エピ層は、前記第３の実施形態の変形
例と同様に４層の積層構造：ＧａＡｓ／ＡｌyＧａ1-yＡ
ｓ／ＡｌxＧａ1-xＡｓ／ＡｌzＧａ1-zＡｓから構成さ
れ、ｘ＜ｙ，ｚである。本実施形態では、前記実施形態
３の変形例で説明したようにｎ型のエピタキシャル積層
構造へ選択的にＺｎを拡散して形成したｐｎ接合を有
し、拡散領域の拡散フロントすなわち、基板主面と略平
行のｐｎ接合面はエピ層１、すなわち２層のエピ層２と
エピ層３に挟まれた、エピ層２とエピ層３のエネルギバ
ンドギャップよりも少なくとも小さいエネルギバンドギ
ャップのエピ層１内にある。
例と同様に４層の積層構造：ＧａＡｓ／ＡｌyＧａ1-yＡ
ｓ／ＡｌxＧａ1-xＡｓ／ＡｌzＧａ1-zＡｓから構成さ
れ、ｘ＜ｙ，ｚである。本実施形態では、前記実施形態
３の変形例で説明したようにｎ型のエピタキシャル積層
構造へ選択的にＺｎを拡散して形成したｐｎ接合を有
し、拡散領域の拡散フロントすなわち、基板主面と略平
行のｐｎ接合面はエピ層１、すなわち２層のエピ層２と
エピ層３に挟まれた、エピ層２とエピ層３のエネルギバ
ンドギャップよりも少なくとも小さいエネルギバンドギ
ャップのエピ層１内にある。
【０１１６】電極はｐ型領域に個別電極が、ｎ型領域に
共通電極が設けられている。ｋ個のＬＥＤを含むｎ型領
域は、例えば図１９に示すように半絶縁性基板に達する
分離溝１００３で複数のブロックに分割されている。個
別配線は、各ｎ型ブロック内の同一順位の配線が共通配
線９０９で結線されている。ここで、ｐ側の電極は必ず
しもＡｌ系の材料に限定されることはなくＡｕ系の材料
で形成されていてもよい。
共通電極が設けられている。ｋ個のＬＥＤを含むｎ型領
域は、例えば図１９に示すように半絶縁性基板に達する
分離溝１００３で複数のブロックに分割されている。個
別配線は、各ｎ型ブロック内の同一順位の配線が共通配
線９０９で結線されている。ここで、ｐ側の電極は必ず
しもＡｌ系の材料に限定されることはなくＡｕ系の材料
で形成されていてもよい。
【０１１７】また、ｎ側電極９０８及びｎ側電極パッド
１００２よりｎ側電極９０８に延びる配線を省略し、ｎ
側電極パッド１００２をｎ側ＧａＡｓ層９１０とオーミ
ックコンタクトを形成するようにして、ｎ側電極パッド
１００２をｎ側電極と兼ねるようにしてもよい。
１００２よりｎ側電極９０８に延びる配線を省略し、ｎ
側電極パッド１００２をｎ側ＧａＡｓ層９１０とオーミ
ックコンタクトを形成するようにして、ｎ側電極パッド
１００２をｎ側電極と兼ねるようにしてもよい。
【０１１８】以下、上述のように構成されたＬＥＤアレ
イの動作を説明する。
イの動作を説明する。
【０１１９】点灯させるＬＥＤの選択は、点灯させるＬ
ＥＤが含まれるｎ型ブロック内の共通電極と点灯させる
ＬＥＤの順位の配線を選択して順方向の電圧を印加す
る。点灯するＬＥＤでは第３の実施形態と同様に、基板
の主面に垂直な方向ではエピ層２とエピ層１の界面及
び、エピ層３とエピ層１の界面に存在するエネルギ障壁
によって、注入されたキャリアがエピ層１内に閉じこめ
られるので、キャリアの再結合確率が大きくなり高発光
効率で発光する。
ＥＤが含まれるｎ型ブロック内の共通電極と点灯させる
ＬＥＤの順位の配線を選択して順方向の電圧を印加す
る。点灯するＬＥＤでは第３の実施形態と同様に、基板
の主面に垂直な方向ではエピ層２とエピ層１の界面及
び、エピ層３とエピ層１の界面に存在するエネルギ障壁
によって、注入されたキャリアがエピ層１内に閉じこめ
られるので、キャリアの再結合確率が大きくなり高発光
効率で発光する。
【０１２０】上記各実施形態で説明した通り、本実施形
態の素子でも、発光波長はエピ層１の半導体のエネルギ
バンドギャップで決まり、電流−電圧特性はエピ層１内
に形成されたｐｎ接合の特性と同等である。
態の素子でも、発光波長はエピ層１の半導体のエネルギ
バンドギャップで決まり、電流−電圧特性はエピ層１内
に形成されたｐｎ接合の特性と同等である。
【０１２１】以上説明したように、第４の実施形態に係
るＬＥＤアレイは、エネルギバンドギャップが相対的に
大きい２層のエピ層に挟まれた相対的にエネルギバンド
ギャップが小さいエピ層を有する積層エピ構造へ、拡散
フロントがエネルギバンドギャップの相対的に小さいエ
ピ層内に存在するように選択的にＺｎを拡散して形成し
たＬＥＤアレイであり、ｎ型の積層エピ構造を適当な数
の複数のｐｎ接合を含む互いに電気的に絶縁された単位
ブロックに分離できるようにｎ型積層エピ構造を半絶縁
性ＧａＡｓ基板上に形成した構造としたので、マトリク
ス駆動が可能でかつ高発光効率の発光が得られる。
るＬＥＤアレイは、エネルギバンドギャップが相対的に
大きい２層のエピ層に挟まれた相対的にエネルギバンド
ギャップが小さいエピ層を有する積層エピ構造へ、拡散
フロントがエネルギバンドギャップの相対的に小さいエ
ピ層内に存在するように選択的にＺｎを拡散して形成し
たＬＥＤアレイであり、ｎ型の積層エピ構造を適当な数
の複数のｐｎ接合を含む互いに電気的に絶縁された単位
ブロックに分離できるようにｎ型積層エピ構造を半絶縁
性ＧａＡｓ基板上に形成した構造としたので、マトリク
ス駆動が可能でかつ高発光効率の発光が得られる。
【０１２２】また、選択拡散によって接合を形成するの
で、メサエッチングなどの素子分離が不要であるため、
１２００ｄｐｉのような超高密度ＬＥＤアレイも容易に
作製することができる。ｎ型積層エピ構造を互いに電気
的に絶縁された複数のブロックに分離する素子分離構造
は、ｎ型の積層エピ構造を分離するきわめて単純な構造
であり、素子分離構造はきわめて容易に作製することが
できる。１２００ｄｐｉのような超高密度にＬＥＤを集
積した場合でも、本実施形態では電極配線をマトリクス
配線構造とすることが可能なので、電極パッドの密度、
すなわち電極パッドのピッチを低減することができる。
したがって、ＬＥＤアレイを駆動する駆動ＩＣとの接続
密度が低減できるので、接続が容易になる。以上の理由
から、ＬＥＤアレイチップの低価格化も図れる。
で、メサエッチングなどの素子分離が不要であるため、
１２００ｄｐｉのような超高密度ＬＥＤアレイも容易に
作製することができる。ｎ型積層エピ構造を互いに電気
的に絶縁された複数のブロックに分離する素子分離構造
は、ｎ型の積層エピ構造を分離するきわめて単純な構造
であり、素子分離構造はきわめて容易に作製することが
できる。１２００ｄｐｉのような超高密度にＬＥＤを集
積した場合でも、本実施形態では電極配線をマトリクス
配線構造とすることが可能なので、電極パッドの密度、
すなわち電極パッドのピッチを低減することができる。
したがって、ＬＥＤアレイを駆動する駆動ＩＣとの接続
密度が低減できるので、接続が容易になる。以上の理由
から、ＬＥＤアレイチップの低価格化も図れる。
【０１２３】なお、第３の実施形態の変形例と同様に、
低コンタクト抵抗でｐ側の電極コンタクトを形成できる
Αｌ組成のＡｌyＧａ1-yＡｓ層（エピ層２）とした場合
には、必ずしもコンタクト層としてＧａＡｓ層を設ける
必要はない。また、半絶縁性基板あるいは高抵抗Ｓｉ基
板上に形成するｎ型積層エピ構造は、コンタクト層を形
成するためのエピ層４とバッファ層以外の構造につい
て、本実施形態のようなエピ層２／エピ層１／エピ層３
の３層ではなく、エピ層２／エピ層１の２層とすること
も可能である。
低コンタクト抵抗でｐ側の電極コンタクトを形成できる
Αｌ組成のＡｌyＧａ1-yＡｓ層（エピ層２）とした場合
には、必ずしもコンタクト層としてＧａＡｓ層を設ける
必要はない。また、半絶縁性基板あるいは高抵抗Ｓｉ基
板上に形成するｎ型積層エピ構造は、コンタクト層を形
成するためのエピ層４とバッファ層以外の構造につい
て、本実施形態のようなエピ層２／エピ層１／エピ層３
の３層ではなく、エピ層２／エピ層１の２層とすること
も可能である。
【０１２４】また、エピ層１の下又は、エピ層３の下に
ノンドープのＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…
の積層構造を設けてもよい。
ノンドープのＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／…
の積層構造を設けてもよい。
【０１２５】第５の実施形態 図２２及び図２３は本発明の第５の実施形態を説明する
ための図であり、図２３は図２２のＸ−Ｘ′矢視断面図
である。
ための図であり、図２３は図２２のＸ−Ｘ′矢視断面図
である。
【０１２６】図２３において、ｎ型ＧａＡｓ基板１２０
１上にｎ型ＧａＡｓバッファ層１２０２を設け、その上
にｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）１２０３、ｎ型
ＡｌxＧａ1-xＡｓ層（エピ層１）１２０４、ｎ型Ａｌy
Ｇａ1-yＡｓ層（エピ層３）１２０５及びｎ型ＧａＡｓ
層（エピ層４）１２０６をエピタキシャル成長した積層
構造を有する。ここで、ｙ，ｚ＞ｘ＞０である。この積
層エピタキシャル構造に選択的にＺｎを拡散して形成し
た拡散領域１２０６を有し、拡散領域の拡散フロントが
エピ層１内にある。
１上にｎ型ＧａＡｓバッファ層１２０２を設け、その上
にｎ型ＡｌzＧａ1-zＡｓ層（エピ層３）１２０３、ｎ型
ＡｌxＧａ1-xＡｓ層（エピ層１）１２０４、ｎ型Ａｌy
Ｇａ1-yＡｓ層（エピ層３）１２０５及びｎ型ＧａＡｓ
層（エピ層４）１２０６をエピタキシャル成長した積層
構造を有する。ここで、ｙ，ｚ＞ｘ＞０である。この積
層エピタキシャル構造に選択的にＺｎを拡散して形成し
た拡散領域１２０６を有し、拡散領域の拡散フロントが
エピ層１内にある。
【０１２７】図２３に示すように、ｐ側電極は層間絶縁
膜開口部に対して、その層間絶縁膜開口部内を貫く電極
構造をしている。ｐ側電極は層間絶縁膜開口部内に島状
に形成されたＺｎ拡散領域のＧａＡｓ層領域の一部とオ
ーミックコンタクトを有している。ｐ側電極とオーミッ
クコンタクトを形成するために設けた、Ｚｎを拡散した
ＧａＡｓ層領域は、周辺のｎ型ＧａＡｓ層と分離されて
おり、ＧａＡｓ層内にはｐｎ接合がない構造である。
膜開口部に対して、その層間絶縁膜開口部内を貫く電極
構造をしている。ｐ側電極は層間絶縁膜開口部内に島状
に形成されたＺｎ拡散領域のＧａＡｓ層領域の一部とオ
ーミックコンタクトを有している。ｐ側電極とオーミッ
クコンタクトを形成するために設けた、Ｚｎを拡散した
ＧａＡｓ層領域は、周辺のｎ型ＧａＡｓ層と分離されて
おり、ＧａＡｓ層内にはｐｎ接合がない構造である。
【０１２８】一例として、拡散深さが極端に浅い例をと
って説明する。例えば、エピ層４を０．０５μｍ、エピ
層２を０．２μｍ、エピ層１を０．５μｍ、エピ層３を
０．２μｍ、ＧａＡｓバッファ層を０．１μｍとして拡
散フロントがエピ層内にくるような拡散深さ、例えば、
Χj＝０．３５μｍとする。この場合には、全エピタキ
シャル層は約１μｍと薄くでき、基板コストを低減でき
る。
って説明する。例えば、エピ層４を０．０５μｍ、エピ
層２を０．２μｍ、エピ層１を０．５μｍ、エピ層３を
０．２μｍ、ＧａＡｓバッファ層を０．１μｍとして拡
散フロントがエピ層内にくるような拡散深さ、例えば、
Χj＝０．３５μｍとする。この場合には、全エピタキ
シャル層は約１μｍと薄くでき、基板コストを低減でき
る。
【０１２９】拡散したＺｎの濃度をほぼ可能な拡散最高
濃度の約１×１０20ｃｍ-3として、拡散領域の比抵抗ρ
を見積もるとρ＝１／ｑＮμp（ｑは電子の電荷でｑ＝
１．６×１０-19Ｃ、Νはｐ型キャリア濃度（Ｚｎ拡散
濃度）、μpはキャリアの易動度でμp＝２５ｃｍ2／Ｖ
Ｓ）から、ρ＝２．５×１０-3Ωｃｍである。この時、
拡散領域のシート抵抗ρs＝ρ／Ｘjは、約７０Ωであ
る。この場合に３ｍΑの電流では、電圧降下は約２１０
ｍＶである。拡散深さが例えば、１μｍである場合には
３ｍＡの電流の時の電圧降下は約７０ｍＶで影響が小さ
かったが、例えば０．３５μｍでは電圧降下の影響が大
きい。このために、例えば、拡散深さが１μｍの場合と
比較して、拡散深さが０．３５μｍでは電極から離れた
領域での発光効率の減少が大きくなる。一般的な拡散条
件では、Ｚｎ拡散濃度は１０20ｃｍ-3よりも低くなるの
で、電圧降下の影響は前記見積もりより大きくなる。
濃度の約１×１０20ｃｍ-3として、拡散領域の比抵抗ρ
を見積もるとρ＝１／ｑＮμp（ｑは電子の電荷でｑ＝
１．６×１０-19Ｃ、Νはｐ型キャリア濃度（Ｚｎ拡散
濃度）、μpはキャリアの易動度でμp＝２５ｃｍ2／Ｖ
Ｓ）から、ρ＝２．５×１０-3Ωｃｍである。この時、
拡散領域のシート抵抗ρs＝ρ／Ｘjは、約７０Ωであ
る。この場合に３ｍΑの電流では、電圧降下は約２１０
ｍＶである。拡散深さが例えば、１μｍである場合には
３ｍＡの電流の時の電圧降下は約７０ｍＶで影響が小さ
かったが、例えば０．３５μｍでは電圧降下の影響が大
きい。このために、例えば、拡散深さが１μｍの場合と
比較して、拡散深さが０．３５μｍでは電極から離れた
領域での発光効率の減少が大きくなる。一般的な拡散条
件では、Ｚｎ拡散濃度は１０20ｃｍ-3よりも低くなるの
で、電圧降下の影響は前記見積もりより大きくなる。
【０１３０】そこで、本実施形態のように電極を拡散開
口部を貫くような構造とすれば、接合から電極までの距
離を小さくでき拡散開口部内で接合と電極間の距離をほ
ぼ均一にできるので発光面内で均一の高発光強度分布を
実現できる。
口部を貫くような構造とすれば、接合から電極までの距
離を小さくでき拡散開口部内で接合と電極間の距離をほ
ぼ均一にできるので発光面内で均一の高発光強度分布を
実現できる。
【０１３１】以上説明したように、第５の実施形態で
は、ｎ型ＧａＡｓ基板１２０１上にｎ型ＧａＡｓバッフ
ァ層１２０２を設け、その上にｎ型ＡｌzＧａ1-zＡｓ層
（エピ層３）１２０３、ｎ型ＡｌxＧａ1-xＡｓ層（エピ
層１）１２０４、ｎ型ＡｌyＧａ1-yＡｓ層（エピ層３）
１２０５及びｎ型ＧａＡｓ層（エピ層４）１２０６をエ
ピタキシャル成長した積層構造（ｙ，ｚ＞Ｘ＞０）に選
択的にＺｎを拡散して形成した拡散領域１２０６を有
し、拡散領域の拡散フロントがエピ層１内にある接合又
は接合アレイで、ｐ側の電極を拡散開口部を貫くような
構造としたので、発光面内で均一の高発光強度分布を実
現するための発光素子の全エピタキシャル層を薄くし
て、拡散深さを浅くすることができる。したがって、高
発光効率の低コストな発光素子又は、発光素子アレイの
チップを製造することができる。
は、ｎ型ＧａＡｓ基板１２０１上にｎ型ＧａＡｓバッフ
ァ層１２０２を設け、その上にｎ型ＡｌzＧａ1-zＡｓ層
（エピ層３）１２０３、ｎ型ＡｌxＧａ1-xＡｓ層（エピ
層１）１２０４、ｎ型ＡｌyＧａ1-yＡｓ層（エピ層３）
１２０５及びｎ型ＧａＡｓ層（エピ層４）１２０６をエ
ピタキシャル成長した積層構造（ｙ，ｚ＞Ｘ＞０）に選
択的にＺｎを拡散して形成した拡散領域１２０６を有
し、拡散領域の拡散フロントがエピ層１内にある接合又
は接合アレイで、ｐ側の電極を拡散開口部を貫くような
構造としたので、発光面内で均一の高発光強度分布を実
現するための発光素子の全エピタキシャル層を薄くし
て、拡散深さを浅くすることができる。したがって、高
発光効率の低コストな発光素子又は、発光素子アレイの
チップを製造することができる。
【０１３２】上記実施形態の変形例として拡散開口部内
のＧａＡｓ領域とオーミックコンタクトを有する透明導
電性膜を形成して電極コンタクトを形成することも可能
である。
のＧａＡｓ領域とオーミックコンタクトを有する透明導
電性膜を形成して電極コンタクトを形成することも可能
である。
【０１３３】なお、上記各実施形態同様、基板やエピタ
キシャル層の構成についての変形形態が可能であること
は明白である。
キシャル層の構成についての変形形態が可能であること
は明白である。
【０１３４】また、上記各実施形態では、発光層として
ｎ型のＡｌxＧａ1-xＡｓ層を用いたＬＥＤアレイの例で
あるが、第１導電型のエネルギバンドギャップの異なる
少なくとも２層の半導体エピタキシャル層へ相対的にエ
ネルギバンドギャップが大きい半導体層側から、第２導
電型の不純物が選択的に拡散され、拡散の深さ方向の拡
散フロントが少なくとも相対的にエネルギバンドギャッ
プが小さい半導体エピタキシャル層内に存在する構造の
発光素子アレイであれば、原理的にどのような半導体材
料を使用する場合にも適用できることは言うまでもな
い。
ｎ型のＡｌxＧａ1-xＡｓ層を用いたＬＥＤアレイの例で
あるが、第１導電型のエネルギバンドギャップの異なる
少なくとも２層の半導体エピタキシャル層へ相対的にエ
ネルギバンドギャップが大きい半導体層側から、第２導
電型の不純物が選択的に拡散され、拡散の深さ方向の拡
散フロントが少なくとも相対的にエネルギバンドギャッ
プが小さい半導体エピタキシャル層内に存在する構造の
発光素子アレイであれば、原理的にどのような半導体材
料を使用する場合にも適用できることは言うまでもな
い。
【０１３５】また、上記各実施形態では、エピ層の層厚
ｄ1＝１μｍ、ｄ2＝０．３μｍを例にとり説明したが、
このような条件は一例であることは勿論である。
ｄ1＝１μｍ、ｄ2＝０．３μｍを例にとり説明したが、
このような条件は一例であることは勿論である。
【０１３６】さらに、上記各実施形態に係る発光素子ア
レイが、上述した構造をとるものであれば、どのような
構成でもよく、その製造プロセス、基板の種類、アレイ
等の個数、配置状態等は上記各実施形態に限定されな
い。
レイが、上述した構造をとるものであれば、どのような
構成でもよく、その製造プロセス、基板の種類、アレイ
等の個数、配置状態等は上記各実施形態に限定されな
い。
【０１３７】また、上記各実施形態では、ＬＥＤアレイ
の構造及び製造方法について示したが、第１導電型のエ
ネルギバンドギャップの異なる少なくとも２層の半導体
エピタキシャル層へ第２導電型の不純物が選択的に拡散
され、拡散フロントが少なくとも相対的にエネルギバン
ドギャップが小さい半導体エピタキシャル層内に存在す
る構造及び製造方法が単独の発光素子にも適用できるこ
とは言うまでもない。
の構造及び製造方法について示したが、第１導電型のエ
ネルギバンドギャップの異なる少なくとも２層の半導体
エピタキシャル層へ第２導電型の不純物が選択的に拡散
され、拡散フロントが少なくとも相対的にエネルギバン
ドギャップが小さい半導体エピタキシャル層内に存在す
る構造及び製造方法が単独の発光素子にも適用できるこ
とは言うまでもない。
【０１３８】
【発明の効果】本発明に係る発光素子アレイ及び発光素
子では、選択拡散領域の拡散フロントが層内に存在する
第１の半導体エピタキシャル層と、電極とコンタクトを
有する第２の半導体エピタキシャル層とを積層した構造
を備え、第１の半導体エピタキシャル層のエネルギバン
ドギャップＥg1が、第２の半導体エピタキシャル層のエ
ネルギバンドギャップＥg2より少なくとも小さく、か
つ、半導体エピタキシャル層の層厚が、（Ｌp-Ｗl-ｄ
a）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×βであるよ
うに構成したので、低コスト高歩留りで量産可能な高発
光効率の高密度発光素子アレイが実現できる。
子では、選択拡散領域の拡散フロントが層内に存在する
第１の半導体エピタキシャル層と、電極とコンタクトを
有する第２の半導体エピタキシャル層とを積層した構造
を備え、第１の半導体エピタキシャル層のエネルギバン
ドギャップＥg1が、第２の半導体エピタキシャル層のエ
ネルギバンドギャップＥg2より少なくとも小さく、か
つ、半導体エピタキシャル層の層厚が、（Ｌp-Ｗl-ｄ
a）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］×βであるよ
うに構成したので、低コスト高歩留りで量産可能な高発
光効率の高密度発光素子アレイが実現できる。
【０１３９】さらに、前記エピ積層構造に加え、ｐ側電
極とオーミックコンタクトを形成するためにエピ積層構
造の最上層に設けたＧａＡｓ層に関しては、Ｚｎ選択拡
散領域に、Ζｎが拡散された島状のＧａＡｓ層領域を形
成し、ＧａＡｓ層内にはｐｎ接合がない構造としたの
で、高発光効率の発光素子アレイが実現できる。
極とオーミックコンタクトを形成するためにエピ積層構
造の最上層に設けたＧａＡｓ層に関しては、Ｚｎ選択拡
散領域に、Ζｎが拡散された島状のＧａＡｓ層領域を形
成し、ＧａＡｓ層内にはｐｎ接合がない構造としたの
で、高発光効率の発光素子アレイが実現できる。
【図１】本発明を適用した第１の実施形態に係る発光素
子アレイの基本構造を示す図である。
子アレイの基本構造を示す図である。
【図２】上記発光素子アレイの構造を示す断面図であ
る。
る。
【図３】上記発光素子アレイの基本構造を示す図であ
る。
る。
【図４】上記発光素子アレイの製造方法を説明するため
の工程断面図である。
の工程断面図である。
【図５】上記発光素子アレイの製造方法を説明するため
の工程断面図である。
の工程断面図である。
【図６】上記発光素子アレイの製造方法を説明するため
の工程断面図である。
の工程断面図である。
【図７】上記発光素子アレイのＬＥＤに順方向に電圧を
印加した時のエネルギバンド図を模式的に示した図であ
る。
印加した時のエネルギバンド図を模式的に示した図であ
る。
【図８】本発明を適用した第２の実施形態に係る発光素
子アレイの基本構造を示す図である。
子アレイの基本構造を示す図である。
【図９】上記発光素子アレイの製造方法を説明するため
の工程断面図である。
の工程断面図である。
【図１０】上記発光素子アレイの製造方法を説明するた
めの工程断面図である。
めの工程断面図である。
【図１１】上記発光素子アレイの製造方法を説明するた
めの工程断面図である。
めの工程断面図である。
【図１２】上記発光素子アレイの製造方法を説明するた
めの工程断面図である。
めの工程断面図である。
【図１３】上記発光素子アレイの開口部領域の構造を模
式的に示す図である。
式的に示す図である。
【図１４】上記発光素子アレイの開口部領域の構造を模
式的に示す図である。
式的に示す図である。
【図１５】上記発光素子アレイの開口部領域の構造を模
式的に示す図である。
式的に示す図である。
【図１６】本発明を適用した第３の実施形態に係る発光
素子アレイの基本構造を示す図である。
素子アレイの基本構造を示す図である。
【図１７】上記発光素子アレイのＬＥＤに順方向に電圧
を印加した時のエネルギバンド図を模式的に示した図で
ある。
を印加した時のエネルギバンド図を模式的に示した図で
ある。
【図１８】本発明を適用した第３の実施形態の変形例に
係る発光素子アレイの基本構造を示す図である。
係る発光素子アレイの基本構造を示す図である。
【図１９】本発明を適用した第３の実施形態に係る発光
素子アレイの構造を模式的に示す図である。
素子アレイの構造を模式的に示す図である。
【図２０】図１９のＡ−Ａ′矢視断面図である。
【図２１】本発明を適用した第４の実施形態の変形例に
係る発光素子アレイの基本構造を示す図である。
係る発光素子アレイの基本構造を示す図である。
【図２２】本発明を適用した第５の実施形態に係る発光
素子アレイの基本構造を示す図である。
素子アレイの基本構造を示す図である。
【図２３】図２２のＸ−Ｘ′矢視断面図である。
【図２４】従来のＬＥＤの構造を模式的に示す図であ
る。
る。
【図２５】従来のシングルへテロ構造を用いたＬＥＤの
構造及びそのエネルギバンドギャップの例を示す図であ
る。
構造及びそのエネルギバンドギャップの例を示す図であ
る。
【図２６】従来のダブルへテロ構造を用いたＬＥＤの構
造及びそのエネルギバンドギャップの例を示す図であ
る。
造及びそのエネルギバンドギャップの例を示す図であ
る。
１００ ＬＥＤ、１０１ ｎ型ＧａＡｓ基板、１０２，
９０３ ｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）、１０
３，９０４ ｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）、
１０４ 拡散領域、１０５ 拡散フロント、１０６，５
０３ ｐ側電極、１０７，５０２，８０４，９０５，９
０７ 層間絶縁膜、１０８，６０５ ｎ側電極、１１０
ｎ型ＧａＡｓバッファ層、５１１ ＧａＡｓ層、８０
１，９０２ ｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）、
９０１ 半絶縁性ＧａＡｓ基板、９０６ ｐ側電極、９
０８ ｎ側電極
９０３ ｎ型のＡｌxＧａ1-xＡｓ層（エピ層１）、１０
３，９０４ ｎ型のＡｌyＧａ1-yＡｓ層（エピ層２）、
１０４ 拡散領域、１０５ 拡散フロント、１０６，５
０３ ｐ側電極、１０７，５０２，８０４，９０５，９
０７ 層間絶縁膜、１０８，６０５ ｎ側電極、１１０
ｎ型ＧａＡｓバッファ層、５１１ ＧａＡｓ層、８０
１，９０２ ｎ型のＡｌzＧａ1-zＡｓ層（エピ層３）、
９０１ 半絶縁性ＧａＡｓ基板、９０６ ｐ側電極、９
０８ ｎ側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 孝篤 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (19)
- 【請求項１】 第１導電型のエネルギバンドギャップの
異なる少なくとも２層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 拡散領域のフロントが層内に存在する第１の半導体エピ
タキシャル層と、 電極とコンタクトを有する第２の半導体エピタキシャル
層とを積層した構造を備え、 少なくとも前記第１の半導体エピタキシャル層のエネル
ギバンドギャップＥg1が、前記第２の半導体エピタキシ
ャル層のエネルギバンドギャップＥg2より小さいことを
特徴とする発光素子アレイ。 - 【請求項２】 第１導電型のエネルギバンドギャップの
異なる少なくとも２層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなり
電極とコンタクトを有する第２の半導体エピタキシャル
層とを積層した構造を備え、 半導体エピタキシャル層の層厚が、 （Ｌp-Ｗl-ｄa）／２≧Ｘl＝［ｄ2＋α×（Ｘj-ｄ2）］
×β 但し、Ｌp：ドットピッチ Ｗl：拡散マスク開口部 ｄa：隣接した拡散領域の許容最小間隔 Ｘl：第２の半導体エピタキシャル層の上端の横方向拡
散フロントまでの横方向拡散距離 ｄ2：第２の半導体エピタキシャル層の層厚 α ：第２の半導体エピタキシャル層における深さ方向
拡散速度と第１の半導体エピタキシャル層の深さ方向の
拡散速度の比 β ：第２の半導体エピタキシャル層での横方向拡散速
度と深さ方向拡散速度の比 Ｘj：拡散深さ（但し、ｄ2＜Ｘj） であることを特徴とする発光素子アレイ。 - 【請求項３】 第１導電型のエネルギバンドギャップの
異なる少なくとも２層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなり
第２の半導体エピタキシャル層とを積層した構造を備
え、 前記第２の半導体エピタキシャル層上の少なくとも拡散
マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合が
存在しない第２導電型の不純物拡散をされた、電極とオ
ーミックコンタクトを有するＧａＡｓ層領域を設けたこ
とを特徴とする発光素子アレイ。 - 【請求項４】 第１導電型のエネルギバンドギャップの
異なる少なくとも３層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなり
電極とコンタクトを有する第２の半導体エピタキシャル
層と、 前記第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが前記第１の半導体エピタキシャル層のエ
ネルギバンドギャップより大きい第３の半導体エピタキ
シャル層とを積層した構造を備えたことを特徴とする発
光素子アレイ。 - 【請求項５】 第１導電型のエネルギバンドギャップの
異なる少なくとも３層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなる
第２の半導体エピタキシャル層と、 前記第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが前記第１の半導体エピタキシャル層のエ
ネルギバンドギャップより大きい第３の半導体エピタキ
シャル層とを積層した構造を備え、 前記第２の半導体エピタキシャル層上の少なくとも拡散
マスク開口部内又は層間絶縁膜開口部内に、ｐｎ接合が
存在しない第２導電型の不純物拡散をされた、電極とオ
ーミックコンタクトを有するＧａＡｓ層領域を設けたこ
とを特徴とする発光素子アレイ。 - 【請求項６】 第１導電型のエネルギバンドギャップの
異なる少なくとも２層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなり
第２の半導体エピタキシャル層とを積層した構造を備
え、 前記第２の半導体エピタキシャル層上の第２導電型不純
物拡散領域上の少なくとも一部の領域に第２導電型の不
純物が拡散されたＧａＡｓ層領域を備え、 前記第２導電型の不純物が拡散されたＧａＡｓ層領域と
オーミックコンタクトを有する電極を備え、 前記第２の半導体エピタキシャル層上に設けたＧａＡｓ
層内には、前記第２の半導体エピタキシャル層内に形成
された第２導電型不純物拡散領域と、電気的に接触して
いるｐｎ接合が存在しないことを特徴とする発光素子ア
レイ。 - 【請求項７】 第１導電型のエネルギバンドギャップの
異なる少なくとも３層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなる
第２の半導体エピタキシャル層と、 前記第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが前記第１の半導体エピタキシャル層のエ
ネルギバンドギャップより大きい第３の半導体エピタキ
シャル層とを積層した構造を備え、 前記第２の半導体エピタキシャル層上の第２導電型不純
物拡散領域上の少なくとも一部の領域に第２導電型の不
純物が拡散されたＧａＡｓ層領域を備え、 前記第２導電型の不純物が拡散されたＧａＡｓ層領域と
オーミックコンタクトを有する電極を備え、 前記第２の半導体エピタキシャル層上に設けたＧａＡｓ
層内には、前記第２の半導体エピタキシャル層内に形成
された第２導電型不純物拡散領域と、電気的に接触して
いるｐｎ接合が存在しないことを特徴とする発光素子ア
レイ。 - 【請求項８】 第１導電型のエネルギバンドギャップの
異なる少なくとも２層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなり
第２の半導体エピタキシャル層とを積層した構造を備
え、 前記第１の半導体エピタキシャル層の下に、バンドギャ
ップの異なる半導体エピタキシャル層を積層した構造を
備えたことを特徴とする発光素子アレイ。 - 【請求項９】 第１導電型のエネルギバンドギャップの
異なる少なくとも３層の半導体エピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであって、 少なくともエネルギバンドギャップが相対的に小さい材
料からなり拡散領域のフロントが層内に存在する第１の
半導体エピタキシャル層と、 エネルギバンドギャップが相対的に大きい材料からなる
第２の半導体エピタキシャル層と、 前記第１の半導体エピタキシャル層に接し、エネルギバ
ンドギャップが前記第１の半導体エピタキシャル層のエ
ネルギバンドギャップより大きい第３の半導体エピタキ
シャル層とを積層した構造を備え、 前記第３の半導体エピタキシャル層の下に、バンドギャ
ップの異なる半導体エピタキシャル層を積層した構造を
備えたことを特徴とする発光素子アレイ。 - 【請求項１０】 請求項８又は９の何れかに記載の発光
素子アレイにおいて、 第１の半導体エピタキシャル層の下又は、第３の半導体
エピタキシャル層の下に設けるバンドギャップの異なる
半導体エピタキシャル層を積層した構造が、 ＡｌqＧａ1-qＡｓ／ＡｌrＧａ1-rＡｓ／… （ｑ，ｒ≧０） であることを特徴とする発光素子アレイ。 - 【請求項１１】 拡散開口部内又は層間絶縁膜開口部内
の第２導電型不純物を拡散した領域の一部領域又は全部
領域とオーミックコンタクトを有する第２導電型側の電
極で、拡散開口部又は層間絶縁膜開口部を串刺し状に貫
く形状の電極を備えていることを特徴とする請求項１、
２、３、４、５、６、７、８、９又は１０の何れかに記
載の発光素子アレイ。 - 【請求項１２】 前記第２導電型不純物が、Ｚｎである
ことを特徴とする請求項１、２、３、４、５、６、７、
８、９、１０又は１１の何れかに記載の発光素子アレ
イ。 - 【請求項１３】 前記半導体エピタキシャル層が、 エピタキシャル化合物半導体層であることを特徴とする
請求項１、２、３、４、５、６、７、８、９、１０、１
１又は１２の何れかに記載の発光素子アレイ。 - 【請求項１４】 前記半導体エピタキシャル層が、 ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）で、ｐ型不純物がＺｎ
であることを特徴とする請求項１、２、３、４、５、
６、７、８、９、１０又は１１の何れかに記載の発光素
子アレイ。 - 【請求項１５】 前記半導体エピタキシャル層に、 ｎ型ＡｌxＧａ1-xＡｓ（ｘ＞０）を含み、ｐ型不純物が
Ｚｎであることを特徴とする請求項１、２、３、４、
５、６、７、８、９、１０又は１１の何れかに記載の発
光素子アレイ。 - 【請求項１６】 前記第２の半導体エピタキシャル層に
おける横方向拡散距離が、少なくとも ［（発光素子アレイのピッチ）−（開口部幅）］／２ よりも小さいことを特徴とする請求項１、２、３、４、
５、６、７、８、９、１０、１１、１２、１３、１４又
は１５の何れかに記載の発光素子アレイ。 - 【請求項１７】 半絶縁性ＧａＡｓ基板、ｐ型ＧａＡｓ
基板、ノンドープＧａＡｓ基板又は高抵抗Ｓｉ上に成長
した半絶縁性ＧａＡｓ基板を有し、マトリクス配線を備
えたことを特徴とする請求項１、２、３、４、５、６、
７、８、９、１０、１１、１２、１３、１４、１５又は
１６の何れかに記載の発光素子アレイ。 - 【請求項１８】 請求項１、２、３、４、５、６、７、
８、９、１０、１１、１２、１３、１４、１５、１６又
は１７の何れかに記載の構造を備え、 拡散領域の少なくとも一部の表面が透明導電性膜で被覆
されていることを特徴とする発光素子アレイ。 - 【請求項１９】 請求項１、２、３、４、５、６、７、
８、９、１０、１１１２、１３、１４、１５、１６、１
７又は１８の何れかに記載の構造を備えたことを特徴と
する発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04150198A JP4023893B2 (ja) | 1997-06-06 | 1998-02-24 | 発光素子アレイ及び発光素子 |
| US09/089,093 US6222208B1 (en) | 1997-06-06 | 1998-06-02 | Light-emitting diode and light-emitting diode array |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14953997 | 1997-06-06 | ||
| JP9-149539 | 1997-06-06 | ||
| JP9-328632 | 1997-11-28 | ||
| JP32863297 | 1997-11-28 | ||
| JP04150198A JP4023893B2 (ja) | 1997-06-06 | 1998-02-24 | 発光素子アレイ及び発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220164A true JPH11220164A (ja) | 1999-08-10 |
| JP4023893B2 JP4023893B2 (ja) | 2007-12-19 |
Family
ID=27290837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04150198A Expired - Lifetime JP4023893B2 (ja) | 1997-06-06 | 1998-02-24 | 発光素子アレイ及び発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6222208B1 (ja) |
| JP (1) | JP4023893B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068729A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | Ｌｅｄアレイ |
| US8980045B2 (en) | 2007-05-30 | 2015-03-17 | Applied Materials, Inc. | Substrate cleaning chamber and components |
| US9068273B2 (en) | 2002-11-25 | 2015-06-30 | Quantum Global Technologies LLC | Electrochemical removal of tantalum-containing materials |
| US9481608B2 (en) | 2005-07-13 | 2016-11-01 | Applied Materials, Inc. | Surface annealing of components for substrate processing chambers |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4221818B2 (ja) * | 1999-05-28 | 2009-02-12 | 沖電気工業株式会社 | 光半導体素子の製造方法 |
| US7061062B2 (en) * | 1999-07-01 | 2006-06-13 | Gateway Inc. | Integrated circuit with unified input device, microprocessor and display systems |
| US6819695B1 (en) * | 2000-01-07 | 2004-11-16 | Triquint Technology Holding Co | Dopant diffusion barrier layer for use in III-V structures |
| US6448582B1 (en) * | 2000-09-21 | 2002-09-10 | Yale University | High modulation frequency light emitting device exhibiting spatial relocation of minority carriers to a non-radiative recombination region |
| JP2003188411A (ja) * | 2001-12-20 | 2003-07-04 | Oki Degital Imaging:Kk | 発光半導体装置及びその製造方法 |
| DE10163399A1 (de) | 2001-12-21 | 2003-07-10 | Sustech Gmbh & Co Kg | Nanopartikuläre Zubereitung |
| JP4595012B2 (ja) * | 2008-03-26 | 2010-12-08 | 株式会社沖データ | 半導体発光装置、光プリントヘッド、および画像形成装置 |
| US20090242929A1 (en) * | 2008-03-31 | 2009-10-01 | Chao-Kun Lin | Light emitting diodes with patterned current blocking metal contact |
| US7927400B2 (en) | 2008-04-03 | 2011-04-19 | Cummins Filtration Ip, Inc. | Static dissipative filtration media |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4037241A (en) | 1975-10-02 | 1977-07-19 | Texas Instruments Incorporated | Shaped emitters with buried-junction structure |
| JPS5563887A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Light-emitting diode |
| JPS6086879A (ja) * | 1983-10-19 | 1985-05-16 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
| US4956682A (en) * | 1987-04-28 | 1990-09-11 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic integrated circuit |
| DE3721761A1 (de) | 1987-07-01 | 1989-01-12 | Telefunken Electronic Gmbh | Leuchtdiode aus iii/v-verbindungs-halbleitermaterial |
| JPH01109764A (ja) * | 1987-10-22 | 1989-04-26 | Nec Corp | 光電子集積回路 |
| US5075744A (en) * | 1990-12-03 | 1991-12-24 | Motorola, Inc. | GaAs heterostructure having a GaAsy P1-y stress-compensating layer |
| JPH04258182A (ja) * | 1991-02-12 | 1992-09-14 | Mitsubishi Electric Corp | 半導体発光装置 |
| US5239189A (en) * | 1991-06-07 | 1993-08-24 | Eastman Kodak Company | Integrated light emitting and light detecting device |
| US5801404A (en) * | 1996-05-29 | 1998-09-01 | Eastman Kodak Company | High efficiency, aluminum gallium arsenide LED arrays utilizing zinc-stop diffusion layers |
-
1998
- 1998-02-24 JP JP04150198A patent/JP4023893B2/ja not_active Expired - Lifetime
- 1998-06-02 US US09/089,093 patent/US6222208B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068729A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | Ｌｅｄアレイ |
| US9068273B2 (en) | 2002-11-25 | 2015-06-30 | Quantum Global Technologies LLC | Electrochemical removal of tantalum-containing materials |
| US9481608B2 (en) | 2005-07-13 | 2016-11-01 | Applied Materials, Inc. | Surface annealing of components for substrate processing chambers |
| US8980045B2 (en) | 2007-05-30 | 2015-03-17 | Applied Materials, Inc. | Substrate cleaning chamber and components |
Also Published As
| Publication number | Publication date |
|---|---|
| US6222208B1 (en) | 2001-04-24 |
| JP4023893B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9136432B2 (en) | High efficiency light emitting diode | |
| US20050225973A1 (en) | LED with series-connected monolithically integrated mesas | |
| JP4023893B2 (ja) | 発光素子アレイ及び発光素子 | |
| JP3813010B2 (ja) | 発光ダイオード素子及び発光ダイオード素子アレイ | |
| US6313483B1 (en) | Light-emitting semiconductor device with reduced nonradiative recombination | |
| JP3185049B2 (ja) | 発光素子アレイ及びその製造方法 | |
| JP2000323750A (ja) | 発光ダイオードアレイ | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| US6384429B1 (en) | Light-emitting semiconductor device with reduced obstructions to light emission | |
| CN113921679B (zh) | 发光装置 | |
| TW201806180A (zh) | 發光二極體 | |
| KR101087970B1 (ko) | 반도체 발광소자 | |
| KR20130073547A (ko) | 발광 다이오드 | |
| KR101773582B1 (ko) | 고효율 발광 다이오드 | |
| JP3311946B2 (ja) | 発光ダイオードアレイ | |
| JP3886345B2 (ja) | 発光ダイオードアレイ | |
| JP3717284B2 (ja) | 発光素子、発光素子アレイ及び発光素子の製造方法 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP2003017739A (ja) | 発光ダイオードアレイ | |
| JPH07254731A (ja) | 発光素子 | |
| JP2948967B2 (ja) | 半導体発光素子 | |
| JP3488783B2 (ja) | 発光ダイオードアレイ | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ | |
| JPH03190287A (ja) | 発光ダイオードアレイ | |
| JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |