JP3813010B2 - 発光ダイオード素子及び発光ダイオード素子アレイ - Google Patents
発光ダイオード素子及び発光ダイオード素子アレイ Download PDFInfo
- Publication number
- JP3813010B2 JP3813010B2 JP32589097A JP32589097A JP3813010B2 JP 3813010 B2 JP3813010 B2 JP 3813010B2 JP 32589097 A JP32589097 A JP 32589097A JP 32589097 A JP32589097 A JP 32589097A JP 3813010 B2 JP3813010 B2 JP 3813010B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- band gap
- energy band
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 87
- 238000009792 diffusion process Methods 0.000 claims description 63
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 62
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 194
- 239000000758 substrate Substances 0.000 description 37
- 239000011701 zinc Substances 0.000 description 25
- 238000002955 isolation Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード素子及び発光ダイオード素子アレイに関する。
【０００２】
【従来の技術】
発光ダイオード（light emitting diode：ＬＥＤという）素子は、発光が鮮やかであること、駆動電圧が低く周辺回路が容易になるなどの理由により従来より表示デバイスとして幅広く使用されている。
【０００３】
従来、光プリンタに使用するＬＥＤアレイは、例えば「光プリンタ設計；武木田義祐監修、トリケップス」に開示されているように、ＧａＡｓＰをＧａＡｓ基板上にエピタキシャル成長させた基板（以下、ＧａＡｓＰ基板とよぶ）へＺｎを選択的に拡散して製造する。
【０００４】
図１０は従来のＬＥＤの構造を模式的に示す図である。
【０００５】
図１０において、ＬＥＤは、ｎ型ＧａＡｓ基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエピタキシャル成長させたｎ型ＧａＡｓＰエピタキシャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰエピタキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＮ絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを拡散してｐｎ接合を形成した構造である。この構造の接合は、一般的に、ホモ接合と呼ばれている。
【０００６】
この構造のＬＥＤは作製工程が比較的少なく容易に作製できる利点があるが、接合を通して注入された少数キャリアは多数キャリアと再結合する際に発生する光の波長が基板半導体のエネルギバンドギャップと等しいため、発生した光は光が通過するｐ型領域での光吸収が、大きく、発光効率が高くならないという問題点があった。
【０００７】
上記ホモ接合によるＬＥＤに対して、例えば、「発光ダイオード；奥野保男、産業図書、１９９４」に記載されているように、異なる結晶を接合して形成されたｐｎ接合（以下、ヘテロ接合という）を用いたＬＥＤがある。ヘテロ接合にすることによりホモ接合よりもＬＥＤの発光効率を向上することができる。
【０００８】
図１１はへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図であり、図１１は一般的にシングルヘテロ構造（ＳＨ構造）と呼ばれるＬＥＤの例を示す。
【０００９】
図１１のシングルヘテロ構造と呼ばれるＬＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造である。
【００１０】
この構造では図１１（ｂ）に示すように、接合を通して注入された正孔はヘテロ接合界面でのエネルギ障壁によって拡散が阻止され再結の割合が増加する。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップと等しく、光の窓となるｎ型Ａｌ0.65Ｇａ0.35Ａｓのエネルギバンドギャップが、
Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップよりも大きいので、発生した光は窓となる半導体領域では吸収されない。したがって、発光効率が増加する。
【００１１】
上述したＬＥＤを集積したＬＥＤアレイは、例えばＬＥＤプリンタの光源として使用される。ホモ接合でＬＥＤアレイを作製する場合には、拡散マスク開口部を通して半導体へ拡散を行う選択拡散によってｐｎ接合アレイを容易に作製することができる。この選択拡散によるＬＥＤアレイの作製は工程が容易であり、例えば、１２００ｄｐｉＬＥＤアレイのような超高密度ＬＥＤアレイも作製可能である。
【００１２】
【発明が解決しようとする課題】
このような従来のヘテロ構造のＬＥＤでは、接合で発生した光に対して、光のエネルギよりもエネルギバンドギャップの大きい半導体層が窓となっているので、光の吸収はなく、外部への光の取り出し効率が向上するものの、この構造のＬＥＤアレイでは各素子を素子分離する必要があるため、例えばメサエッチングによって各素子を分離する。したがって、ＬＥＤアレイの集積密度には限界があった。
【００１３】
以上のように従来技術では、超高密度の集積化が可能な高発光効率のＬＥＤアレイの製造技術はなかった。
【００１４】
本発明は、低コスト高歩留りで量産可能な高発光効率の高密度発光ダイオード素子及び発光ダイオード素子アレイを提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明によるＬＥＤアレイ用の発光ダイオード素子は、
エネルギバンドギャップが相対的に大きい半導体層と、該半導体層の下に設けられたエネルギバンドギャップが相対的に小さい第１導電型の半導体層と、前記エネルギバンドギャップが相対的に大きい半導体層上に設けられた半絶縁性又はノンドープの半導体層と、該半絶縁性又はノンドープの半導体層及びエネルギバンドギャップが相対的に大きい半導体層を貫通して選択的にアレイ状に複数設けられ、前記エネルギバンドギャップが相対的に小さい半導体層中に深さ方向の拡散フロントからなる半導体層面と略平行なｐｎ接合面を有し、光放出面の平面形状が略矩形の島状となるように形成された第２導電型の選択拡散領域とを有し、
前記エネルギバンドギャップが相対的に小さい半導体層に設けられた前記拡散フロントから上面の放出領域から光を放出することを特徴とする。
【００１９】
また別の発明によるＬＥＤアレイ用の発光ダイオード素子は、
エネルギバンドギャップが相対的に大きい半導体層と、該半導体層の下に設けられたエネルギバンドギャップが相対的に小さい第１導電型の半導体層と、前記エネルギバンドギャップが相対的に大きい半導体層上に設けられた半絶縁性又はノンドープの半導体層と、前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層の下に設けられた相対的にエネルギバンドギャップが大きい半導体層と、前記半絶縁性又はノンドープの半導体層及び前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層上のエネルギバンドギャップが相対的に大きい半導体層を貫通して選択的にアレイ状に複数設けられ、前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層中に深さ方向の拡散フロントからなる半導体層面と略平行なｐｎ接合面を有し、光放出面の平面形状が略矩形の島状となるように形成された第２導電型の選択拡散領域とを有し、前記半絶縁性又はノンドープの半導体層における前記選択拡散領域はオーミックコンタクト層として各々電極層と接続し、エネルギバンドギャップが相対的に小さい前記第１導電型の半導体層に設けられた前記拡散フロントから上面の放出領域から光を放出することを特徴とする。
【００２３】
更に別の発明による発光ダイオード素子アレイは、複数の発光ダイオード素子を所定列に配置した発光ダイオード素子アレイにおいて、この複数の発光ダイオード素子が上記した本発明による複数の発光ダイオード素子であることを特徴とする。
【００２４】
【発明の実施の形態】
本発明に係る発光ダイオード素子及び発光ダイオード素子アレイは、ＬＥＤアレイに適用することができる。
【００２５】
第１の実施形態
図１は本発明の第１の実施形態に係るＬＥＤアレイの構造を示す図、図２は図１のＡ−Ａ′矢視断面図であり、多数のＬＥＤを一列に配置したＬＥＤアレイについて１素子に着目してその断面構造を模式的に示した図である。
【００２６】
図１及び図２において、ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上に形成したｎ型のＧａＡｓバッファ層１０２、ＧａＡｓバッファ層１０２上にエピタキシャル成長させたｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５、半絶縁性又はノンドープのＧａＡｓ層１０６、亜鉛（Ζｎ）を選択的に拡散して形成したΖｎ拡散領域１０７、ＡｌyＧａ1-yＡｓ層内に存在する基板の主面と略平行なｐｎ接合面（拡散フロント）１２０、Ζｎ拡散の拡散マスク膜となるＳｉΝ膜からなる層間絶縁膜１０８、ｐ側電極１０９及びｎ側電極１１０により構成される。図２で示したようにΖｎ拡散領域はＧａＡＳ層１０６、ＡｌxＧａ1-xＡｓ層１０５を経てＡｌyＧａ1-yＡｓ層１０４に達している。
【００２７】
ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性又はノンドープのＧａＡｓ層１０６を積層した構造である。この積層構造のＡｌ混晶比ｘ，ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、
ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップよりも少なくとも大きい。
【００２８】
エネルギバンドギャップ差は、注入したキャリアに対してその閉じ込めの効果が得られる程度の大きさが望ましく、約０．３ｅＶ以上とする。例えば、ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバンドギャップ差は約０．３ｅＶである。積層構造には、選択的に形成したＺｎ拡散領域１０７がある。Ｚｎ拡散領域１０７の深さ方向の拡散フロントすなわち積層構造の積層面と略平行なｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されていない。
【００２９】
ＧａＡｓ層１０６の上には、選択拡散のための拡散マスクとなる層間絶縁膜１０８がある。この拡散マスク１０８は層間絶縁膜としても機能している。拡散マスク１０８は、例えば、ＳｉＮ膜を使用することができる。拡散が良好に制御できれば、その他の膜、例えば、Ａｌ2Ｏ3、ＡｌＮ等の絶縁膜であってもよい。このＬＥＤアレイは絶縁膜の下の半導体は半絶縁性又はノンドープのＧａＡｓ層で高抵抗層であるので、絶縁膜にピンホールや傷などの欠陥が多少あっても絶縁膜上に延在しているｐ側電極１０９とｎ側半導体層との絶縁は十分確保できる。
【００３０】
層間絶縁膜１０８上には、Ｚｎ拡散領域１０７表面とオーミックコンタクトを有するｐ側電極１０９がある。ｐ側電極１０９は例えばＡｌ系の材料で形成できる。ＧａＡｓ基板１０１の裏面にはｎ側電極１１０が共通電極として形成してある。ｎ側電極は、例えばＡｕ合金を使用することができる。
【００３１】
以下、上述のように構成されたＬＥＤアレイ１００の動作を説明する。
【００３２】
ＬＥＤアレイ１００は、ｐｎ接合がＡｌyＧａ1-yＡｓ層１０４のみにあるので、順方向の電流を流すとＡｌ混晶比ｙに相当するエネルギの光が発生する。ｐ型拡散層へ注入された電子はＡｌxＧａ1-xＡｓ層１０５とＡｌyＧａ1-yＡｓ層１０４の界面に形成されているバリアによってＡｌxＧａ1-xＡｓ層１０５へは拡散できず、ｐｎ接合面と積層界面の間の狭い領域に閉じこめられる。したがって、注入された電子の密度が高くなり再結合確率が増加し発光効率が上昇する。また、ＡｌzＧａ1-zＡｓ層１０３とＡｌyＧａ1-yＡｓ層１０４との界面にもバリアが存在するのでｎ層へ注入された正孔も狭い領域に閉じこめられ、発光効率上昇に寄与する。
【００３３】
発生した光は、ＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップが発光波長のエネルギよりも大きいので、ＡｌxＧａ1-xＡｓ層１０５では吸収されない。また、ＧａＡｓ層１０６の層厚を薄くすれば、例えば５００Åとすれば吸収量は非常に小さく外部への取り出し効率も向上する。
【００３４】
半絶縁性又はノンドープＧａＡｓ層１０６のＺｎ拡散領域は、オーミックコンタクト層として機能している。ＡｌＧａＡｓはＡｌ混晶比が大きい場合にはＡｌの酸化によってオーミックコンタクトがとり難くなるが、Ｚｎ拡散によるＰ型ＧａＡｓ領域１２１（すなわちＧａＡｓ層１０６内のＺｎ拡散領域）があることによってＡｌxＧａ1-xＡｓ層１０５のＡｌ混晶比ｘによらず常にオーミックコンタクトが形成できる。
【００３５】
半絶縁性又はノンドープＧａＡｓ層１０６を高抵抗（半絶縁性）半導体層として形成してあるので、Ｚｎを拡散しても半絶縁性又はノンドープＧａＡｓ層１０６にはＺｎ拡散によるＰ型の導通層が形成されるだけでｐｎ接合は形成されない。もしも、半絶縁性又はノンドープＧａＡｓ層１０６層が例えばｎ型層であれば、Ζｎ拡散によってｐｎ接合が形成され、電流は表面ＧａＡｓ層へ注入されて発光効率が減少する。同様にＡｌxＧａ1-xＡｓ層１０５を半絶縁性としているので、Ｚｎを拡散しても導通層のみが形成されているので発光には寄与しない。したがって、ＡｌyＧａ1-yＡｓ層以外のＡｌyＧａ1-yＡｓ層よりもバンドギャップの小さい層（本実施形態の例で最表面層が半絶縁性ではなく、ｎ型ＧａＡｓ層であった場合には、ｎ型ＧａＡｓ層）Ｚｎ選択拡散によって形成されたｐｎ接合に電流が流れないような構造を設ける必要がないので、素子構造が簡単になる。したがって、作製プロセスも簡単になる。
【００３６】
また、ＡｌxＧａ1-xＡｓ層とＡｌyＧａ1-yＡｓ層の界面の障壁によってその界面とｐｎ接合面（拡散フロント）の間に注入された電子を閉じこめることができるので、ＡｌxＧａ1-xＡｓ層とＡｌyＧａ1-yＡｓ層の界面と深さ方向の拡散フロント間の距離を電子の平均自由工程よりも小さくとっても効率よく再結合させることがでる。したがって、各エピタキシャル層の厚さを小さくすることが可能である。
【００３７】
半導体積層構造の層厚を薄くして、選択拡散深さを浅くすることによって、容易にお互いに絶縁され電気的に独立した素子配列を形成でき、超高密度ＬＥＤアレイ、例えば、１２００ＤＰＩ（ピッチ間隔＝２１．２ミクロン）の作製が可能である。
【００３８】
以上説明したように、第１の実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性又はノンドープのＧａＡｓ層１０６を積層した構造を備え、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップよりも少なくとも大きくし、エネルギバンドギャップの大きい半導体層に挟まれたエネルギバンドギャップの小さい半導体層内に深さ方向の拡散フロントを有する選択拡散によるｐｎ接合を形成し、オーミックコンタクトを形成する最表面層を半絶縁性又はノンドープＧａＡｓ層にＺｎを拡散して形成したＰ型ＧａＡｓ領域としたので、素子構造が簡単で高発光効率の超高密度ＬＥＤアレイが可能である。
【００３９】
本実施形態では、ＡｌxＧａ1-xＡｓ層１０５を半絶縁性半導体層としたが、図３に示すようにｎ型層とすることもできる。
【００４０】
図３は半絶縁性ＡｌxＧａ1-xＡｓ層１０５を、ｎ型ＡｌxＧａ1-xＡｓ層２０１に代えた場合のＬＥＤアレイの構造を示す断面図である。ｎ型ＡｌxＧａ1-xＡｓ層２０１にしてもＡｌyＧａ1-yＡｓ層よりもエネルギバンドギャップが大きいために主として、電子はＡｌyＧａ1-yＡｓ層内に形成されたｐｎ接合を通してＡｌyＧａ1-yＡｓ層１０４のＺｎ拡散領域へ注入されるので、ＡｌxＧａ1-xＡｓ層は発光には寄与せず、発光波長はＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップによって決まる。
【００４１】
図４はｎ側電極を基板表面に形成した場合のＬＥＤアレイの構造を示す断面図である。図４に示すように、ｎ側電極２１０をｎ型のＡｌyＧａ1-yＡｓ層とオーミックコンタクトをとるように基板表面に形成することも可能である。また、ｎ型ＧａＡｓ基板１０１の代わりにｎ型のＳｉ基板を使用することも可能である。
【００４２】
第２の実施形態
図５は本発明の第２の実施形態に係るＬＥＤアレイの１素子について構造を模式的に示す図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１〜図４と同一構成部分には同一符号を付している。
【００４３】
図５において、ＬＥＤ３００は、半絶縁性又はノンドープＧａＡｓ基板３０１、半絶縁性又はノンドープＧａＡｓ基板３０１上に形成した半絶縁性又はノンドープＧａＡｓバッファ層３０２、半絶縁性又はノンドープバッファ層３０２上にエピタキシャル成長させた半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-xＡｓ層１０５、半絶縁性又はノンドープＧａＡｓ層１０６、Ｚｎを拡散して形成されたＺｎ拡散領域１０７、Ｚｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０８、ｐ側電極１０９及びｎ側電極２１０により構成される。
【００４４】
ＬＥＤ３００は、半絶縁性又はノンドープＧａＡｓ基板３０１の上に半絶縁性又はノンドープＧａＡｓバッファ層３０２を形成し、その上に半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-xＡｓ層１０５及び半絶縁性又はノンドープＧａＡｓ層１０６を積層した構造である。積層構造のＡｌ混晶比ｘ，ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、ＡｌzＧａ1-zＡｓ層３０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップよりも少なくとも大きい。
【００４５】
エネルギバンドギャップ差は注入したキャリアに対してその閉じこめの効果が得られる程度の大きさが望ましく、約０．３ｅＶ以上とする。例えば、ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバンドギャップ差は約０．３ｅＶである。積層構造には、選択的に形成したＺｎ拡散領域１０７がある。
【００４６】
Ｚｎ拡散領域１０７の深さ方向の拡散フロントすなわち積層構造の積層面に略平行なｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されていない。
【００４７】
ＧａＡｓ層１０６の上には、選択拡散のための拡散マスク１０８がある。この拡散マスク１０８は層間絶縁膜としても機能している。拡散マスク１０８は例えば、ＳｉＮ膜を使用することができる。拡散が良好に制御できれば、その他の膜、例えば、Ａｌ2Ο3、ＡｌＮ等の絶縁膜であってもよい。
【００４８】
このＬＥＤアレイは絶縁膜の下の半導体は半絶縁性又はノンドープＧａＡｓ層であるので、絶縁膜にピンホールや傷などの欠陥が多少あっても絶縁膜上に延在しているｐ側電極１０９とｎ側半導体層との絶縁は十分確保できる。
【００４９】
絶縁膜１０８上には、Ｚｎ拡散領域１０７表面とオーミックコンタクトを有するｐ側電極１０９がある。ｐ側電極１０９は半絶縁性又はノンドープＧａＡｓ層内のＺｎ拡散領域表面とオーミックコンタクトを形成している。ｐ側電極１０９は例えばＡｌ系の材料で形成できる。
【００５０】
本実施形態では、前記第１の実施形態の変形例と同様に半絶縁性ＡｌxＧａ1-xＡｓ層１０５の代わりにｎ型ＡｌxＧａ1-xＡｓ層とすることもできる。
【００５１】
ｎ型ＡｌyＧａ1-yＡｓ層１０４の表面の一部の領域にはｎ側電極２１０を共通電極として形成してある。ｎ側電極２１０は、例えばＡｕ合金を使用することができる。ｎ型電極２１０は基板最表面層の半絶縁又はノンドープＧａＡｓ層１０６をエッチングしてｎ型ＡｌxＧａ1-xＡｓ層１０５表面にコンタクトをとる、あるいは、半絶縁又はノンドープＧａＡｓ層１０６とｎ型ＡｌxＧａ1-xＡｓ層１０５の一部の領域をエッチング除去してｎ型ＡｌyＧａ1-yＡｓ層１０４表面にコンタクトをとることができる。
【００５２】
以上説明した基板構造をとるＬＥＤアレイにおいても、発光効率に対して前記第１の実施形態で説明した効果と同様な効果を得ることができる。
【００５３】
特に、第２の実施形態では、第１実施形態におけるＧａＡｓ基板、ＧａＡバッファ層を半絶縁性とし、ＡｌzＧａ1-zＡｓ層を半絶縁性又はノンドープ又はｎ型にすることにより、マトリクス駆動が可能な高発光効率の超高密発光素子アレイができる。
【００５４】
ここで、上記各実施形態に係るＬＥＤアレイに素子分離領域を形成することもできる。
【００５５】
図６は素子分離領域を形成したＬＥＤアレイの構造を示す図、図７は図６のＢ−Ｂ′矢視断面図であり、前記図１〜図５と同一構成部分には同一符号を付している。
【００５６】
図６及び図７において、４０１は半絶縁性又はノンドープＧａＡｓ基板、４０２は半絶縁性又はノンドープＧａＡｓバッファ層、４０３は半絶縁性又はノンドープ又はｎ型ＡｌzＧａ1-zＡｓ層、４０４はｎ型ＡｌyＧａ1-yＡｓ層、４０５は半絶縁性又はｎ型ＡｌxＧａ1-xＡｓ層、４０６は半絶縁性又はノンドープＧａＡｓ層、４０７は層間絶縁膜、４０８は素子の分離領域である。分離領域４０８は、例えば図６に示すような単位ブロック４１０毎に形成される。分離領域は少なくとも半絶縁性又はノンドープＧａＡｓバッファ層に達している。
【００５７】
図６に示すように半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層、半絶縁性又はノンドープＧａＡｓバッファ層及び半絶縁性又はノンドープＧａＡｓ基板に達する素子分離領域４０８を設けて、ｎ型ＡｌyＧａ1-yＡｓ層４０４を複数のｐｎ接合を含むブロックに分割することによって、マトリクス駆動が可能な発光素子アレイを作製することが可能である。この素子分離領域は少なくとも表面の半絶縁性又はノンドープＧａＡｓ層４０６からｎ型ＡｌyＧａ1-yＡｓ層４０４を超えて半絶縁性又はノンドープのＧａＡｓ（バッファ）層に達するものである。
【００５８】
また、ｎ型電極をｎ型ＡｌyＧａ1-yＡｓ層でオーミックコンタクトをとれば、ＡｌxＧａ1-xＡｓ層は半絶縁層とすることも可能である。また、半絶縁性又はノンドープＧａＡｓ基板１０１の代わりに高抵抗Ｓｉ基板を使用することも可能である。
【００５９】
第３の実施形態
図８は本発明の第３の実施形態に係る発光ダイオード素子の基本構造を示す図である。本実施形態の説明にあたり前記図５と同一構成部分には同一符号を付している。
【００６０】
本実施形態では、半絶縁性ＧａＡｓ基板３０１の上に半絶縁性のＧａＡｓバッファ層３０２、ｐ型ＡｌzＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１０４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又はノンドープＧａＡｓ層１０６を有する積層構造へΖｎを選択的に拡散して形成したΖｎ拡散領域を備え、拡散領域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１０４内に存在する。
【００６１】
この素子形態は前記図６及び図７で示した素子分離領域を有するＬＥＤアレイを作製することが可能である。
【００６２】
図９は本素子形態と素子分離領域を備えたＬＥＤアレイの断面図で、前記図６の矢視Ｂ−Ｂ′と同等の位置の断面図である。本実施形態の素子形態を備えたＬＥＤアレイでは、図９に示すように最表面の半絶縁性又はノンドープＧａＡｓ層から少なくともｐ型ＡｌzＧａ1-zＡｓ層８０１に達する素子分離領域を備えている。
【００６３】
半絶縁性又はノンドープＧａＡｓ基板とｎ型エピタキシャル層の間にｐ型のエピタキシャル層を設けることによって、ｐ型エピタキシャル層に達する素子分離領域によってｎ型エピタキシャル層を適当な数の複数のｐｎ接合を含むブロックに分離することができる。したがって、マトリクス駆動が可能なＬＥＤアレイが作製できる。
【００６４】
ｐ型ＡｌzＧａ1-zＡｓ層は、ノンドープのＡｌzＧａ1-zＡｓ層とすることも可能である。例えば、ΜＯＣＶＤ法によって形成されたＡｌzＧａ1-zＡｓ層はΑｌ組成が大きい場合には、ｐ型となるので効果は前記ｐ型とした場合と同様である。また、他の材料の場合でノンドープによって半絶縁性半導体層が得られる半導体材料の場合には、前記第２の実施形態と同等の形態となる。
【００６５】
以上説明したように第３の実施形態では、半絶縁性又はノンドープＧａＡｓ基板３０１の上に半絶縁性又はノンドープのＧａＡｓバッファ層３０２、ＡｌzＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１０４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又はノンドープＧａＡｓ層１０６を有する積層構造へＺｎを選択的に拡散して形成したΖｎ拡散領域を備え、拡散領域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１０４内に存在する構造で、ＡｌzＧａ1-zＡｓ層８０１をｐ型または、ノンドープとした構造なので、ｐ型エピタキシャル層に達する素子分離領域によってｎ型エピタキシャル層を適当な数の複数のｐｎ接合を含むブロックに分離することができる。したがって、マトリクス駆動が可能な高発光効率のＬＥＤアレイが作製できる効果が得られる。
【００６６】
第３の実施形態例では半絶縁性又はノンドープＧａＡｓ基板を使用する例について説明したが、第２の実施形態と同様に高抵抗Ｓｉ基板を使用することも可能である。
【００６７】
また、上記各実施形態では、発光ダイオード素子アレイとして、ＡｌxＧａ1-xＡｓを用いたＬＥＤアレイに適用した例であるが、第１導電型のエネルギバンドギャップの異なる少なくとも２層のエピタキシャル層へ第２導電型の不純物を選択的に拡散させて作製した発光素子アレイであればどのような発光ダイオード素子にも適用できることは言うまでもない。
【００６８】
また、上記各実施形態に係る発光ダイオード素子アレイが、上述した構造をとるものであれば、どのような構成でもよく、その製造プロセス、基板の種類、アレイ等の個数、配置状態等は上記各実施形態に限定されない。
【００６９】
【発明の効果】
本発明に係る発光ダイオード素子及び発光ダイオード素子アレイは、少なくともエネルギバンドギャップが相対的に大きい半導体層とエネルギバンドギャップが相対的に小さい半導体層の積層構造を有する基板を備え、相対的にエネルギバンドギャップが小さい半導体層に選択的に基板面と略平行なｐｎ接合面が形成されている発光ダイオード素子であって、基板と略平行なｐｎ接合が形成されている半導体層は第１導電型であり、該半導体層を含む半導体積層構造に少なくとも１層の半絶縁性又はノンドープの半導体層を有するように構成したので、低コスト高歩留りで量産可能な高発光効率の高密度発光ダイオード素子及び発光ダイオード素子アレイが実現できる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係る発光ダイオード素子アレイの基本構造を示す図である。
【図２】図１のＡ−Ａ´矢視断面図である。
【図３】上記発光ダイオード素子アレイの変形例を示す断面図である。
【図４】上記発光ダイオード素子アレイの変形例を示す断面図である。
【図５】本発明を適用した第２の実施形態に係る発光ダイオード素子アレイの基本構造を示す図である。
【図６】上記発光ダイオード素子アレイの変形例を示す図である。
【図７】図６のＢ−Ｂ´矢視断面図である。
【図８】本発明を適用した第３の実施形態に係る発光ダイオード素子の基本構造を示す図である。
【図９】上記発光ダイオード素子の変形例を示す図である。
【図１０】従来のＬＥＤの構造を模式的に示す図である。
【図１１】従来のシングルへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図である。
【発明の属する技術分野】
本発明は、発光ダイオード素子及び発光ダイオード素子アレイに関する。
【０００２】
【従来の技術】
発光ダイオード（light emitting diode：ＬＥＤという）素子は、発光が鮮やかであること、駆動電圧が低く周辺回路が容易になるなどの理由により従来より表示デバイスとして幅広く使用されている。
【０００３】
従来、光プリンタに使用するＬＥＤアレイは、例えば「光プリンタ設計；武木田義祐監修、トリケップス」に開示されているように、ＧａＡｓＰをＧａＡｓ基板上にエピタキシャル成長させた基板（以下、ＧａＡｓＰ基板とよぶ）へＺｎを選択的に拡散して製造する。
【０００４】
図１０は従来のＬＥＤの構造を模式的に示す図である。
【０００５】
図１０において、ＬＥＤは、ｎ型ＧａＡｓ基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエピタキシャル成長させたｎ型ＧａＡｓＰエピタキシャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰエピタキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＮ絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを拡散してｐｎ接合を形成した構造である。この構造の接合は、一般的に、ホモ接合と呼ばれている。
【０００６】
この構造のＬＥＤは作製工程が比較的少なく容易に作製できる利点があるが、接合を通して注入された少数キャリアは多数キャリアと再結合する際に発生する光の波長が基板半導体のエネルギバンドギャップと等しいため、発生した光は光が通過するｐ型領域での光吸収が、大きく、発光効率が高くならないという問題点があった。
【０００７】
上記ホモ接合によるＬＥＤに対して、例えば、「発光ダイオード；奥野保男、産業図書、１９９４」に記載されているように、異なる結晶を接合して形成されたｐｎ接合（以下、ヘテロ接合という）を用いたＬＥＤがある。ヘテロ接合にすることによりホモ接合よりもＬＥＤの発光効率を向上することができる。
【０００８】
図１１はへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図であり、図１１は一般的にシングルヘテロ構造（ＳＨ構造）と呼ばれるＬＥＤの例を示す。
【０００９】
図１１のシングルヘテロ構造と呼ばれるＬＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造である。
【００１０】
この構造では図１１（ｂ）に示すように、接合を通して注入された正孔はヘテロ接合界面でのエネルギ障壁によって拡散が阻止され再結の割合が増加する。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップと等しく、光の窓となるｎ型Ａｌ0.65Ｇａ0.35Ａｓのエネルギバンドギャップが、
Ａｌ0.35Ｇａ0.65Ａｓのエネルギバンドギャップよりも大きいので、発生した光は窓となる半導体領域では吸収されない。したがって、発光効率が増加する。
【００１１】
上述したＬＥＤを集積したＬＥＤアレイは、例えばＬＥＤプリンタの光源として使用される。ホモ接合でＬＥＤアレイを作製する場合には、拡散マスク開口部を通して半導体へ拡散を行う選択拡散によってｐｎ接合アレイを容易に作製することができる。この選択拡散によるＬＥＤアレイの作製は工程が容易であり、例えば、１２００ｄｐｉＬＥＤアレイのような超高密度ＬＥＤアレイも作製可能である。
【００１２】
【発明が解決しようとする課題】
このような従来のヘテロ構造のＬＥＤでは、接合で発生した光に対して、光のエネルギよりもエネルギバンドギャップの大きい半導体層が窓となっているので、光の吸収はなく、外部への光の取り出し効率が向上するものの、この構造のＬＥＤアレイでは各素子を素子分離する必要があるため、例えばメサエッチングによって各素子を分離する。したがって、ＬＥＤアレイの集積密度には限界があった。
【００１３】
以上のように従来技術では、超高密度の集積化が可能な高発光効率のＬＥＤアレイの製造技術はなかった。
【００１４】
本発明は、低コスト高歩留りで量産可能な高発光効率の高密度発光ダイオード素子及び発光ダイオード素子アレイを提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明によるＬＥＤアレイ用の発光ダイオード素子は、
エネルギバンドギャップが相対的に大きい半導体層と、該半導体層の下に設けられたエネルギバンドギャップが相対的に小さい第１導電型の半導体層と、前記エネルギバンドギャップが相対的に大きい半導体層上に設けられた半絶縁性又はノンドープの半導体層と、該半絶縁性又はノンドープの半導体層及びエネルギバンドギャップが相対的に大きい半導体層を貫通して選択的にアレイ状に複数設けられ、前記エネルギバンドギャップが相対的に小さい半導体層中に深さ方向の拡散フロントからなる半導体層面と略平行なｐｎ接合面を有し、光放出面の平面形状が略矩形の島状となるように形成された第２導電型の選択拡散領域とを有し、
前記エネルギバンドギャップが相対的に小さい半導体層に設けられた前記拡散フロントから上面の放出領域から光を放出することを特徴とする。
【００１９】
また別の発明によるＬＥＤアレイ用の発光ダイオード素子は、
エネルギバンドギャップが相対的に大きい半導体層と、該半導体層の下に設けられたエネルギバンドギャップが相対的に小さい第１導電型の半導体層と、前記エネルギバンドギャップが相対的に大きい半導体層上に設けられた半絶縁性又はノンドープの半導体層と、前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層の下に設けられた相対的にエネルギバンドギャップが大きい半導体層と、前記半絶縁性又はノンドープの半導体層及び前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層上のエネルギバンドギャップが相対的に大きい半導体層を貫通して選択的にアレイ状に複数設けられ、前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層中に深さ方向の拡散フロントからなる半導体層面と略平行なｐｎ接合面を有し、光放出面の平面形状が略矩形の島状となるように形成された第２導電型の選択拡散領域とを有し、前記半絶縁性又はノンドープの半導体層における前記選択拡散領域はオーミックコンタクト層として各々電極層と接続し、エネルギバンドギャップが相対的に小さい前記第１導電型の半導体層に設けられた前記拡散フロントから上面の放出領域から光を放出することを特徴とする。
【００２３】
更に別の発明による発光ダイオード素子アレイは、複数の発光ダイオード素子を所定列に配置した発光ダイオード素子アレイにおいて、この複数の発光ダイオード素子が上記した本発明による複数の発光ダイオード素子であることを特徴とする。
【００２４】
【発明の実施の形態】
本発明に係る発光ダイオード素子及び発光ダイオード素子アレイは、ＬＥＤアレイに適用することができる。
【００２５】
第１の実施形態
図１は本発明の第１の実施形態に係るＬＥＤアレイの構造を示す図、図２は図１のＡ−Ａ′矢視断面図であり、多数のＬＥＤを一列に配置したＬＥＤアレイについて１素子に着目してその断面構造を模式的に示した図である。
【００２６】
図１及び図２において、ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上に形成したｎ型のＧａＡｓバッファ層１０２、ＧａＡｓバッファ層１０２上にエピタキシャル成長させたｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５、半絶縁性又はノンドープのＧａＡｓ層１０６、亜鉛（Ζｎ）を選択的に拡散して形成したΖｎ拡散領域１０７、ＡｌyＧａ1-yＡｓ層内に存在する基板の主面と略平行なｐｎ接合面（拡散フロント）１２０、Ζｎ拡散の拡散マスク膜となるＳｉΝ膜からなる層間絶縁膜１０８、ｐ側電極１０９及びｎ側電極１１０により構成される。図２で示したようにΖｎ拡散領域はＧａＡＳ層１０６、ＡｌxＧａ1-xＡｓ層１０５を経てＡｌyＧａ1-yＡｓ層１０４に達している。
【００２７】
ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性又はノンドープのＧａＡｓ層１０６を積層した構造である。この積層構造のＡｌ混晶比ｘ，ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、
ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップよりも少なくとも大きい。
【００２８】
エネルギバンドギャップ差は、注入したキャリアに対してその閉じ込めの効果が得られる程度の大きさが望ましく、約０．３ｅＶ以上とする。例えば、ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバンドギャップ差は約０．３ｅＶである。積層構造には、選択的に形成したＺｎ拡散領域１０７がある。Ｚｎ拡散領域１０７の深さ方向の拡散フロントすなわち積層構造の積層面と略平行なｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されていない。
【００２９】
ＧａＡｓ層１０６の上には、選択拡散のための拡散マスクとなる層間絶縁膜１０８がある。この拡散マスク１０８は層間絶縁膜としても機能している。拡散マスク１０８は、例えば、ＳｉＮ膜を使用することができる。拡散が良好に制御できれば、その他の膜、例えば、Ａｌ2Ｏ3、ＡｌＮ等の絶縁膜であってもよい。このＬＥＤアレイは絶縁膜の下の半導体は半絶縁性又はノンドープのＧａＡｓ層で高抵抗層であるので、絶縁膜にピンホールや傷などの欠陥が多少あっても絶縁膜上に延在しているｐ側電極１０９とｎ側半導体層との絶縁は十分確保できる。
【００３０】
層間絶縁膜１０８上には、Ｚｎ拡散領域１０７表面とオーミックコンタクトを有するｐ側電極１０９がある。ｐ側電極１０９は例えばＡｌ系の材料で形成できる。ＧａＡｓ基板１０１の裏面にはｎ側電極１１０が共通電極として形成してある。ｎ側電極は、例えばＡｕ合金を使用することができる。
【００３１】
以下、上述のように構成されたＬＥＤアレイ１００の動作を説明する。
【００３２】
ＬＥＤアレイ１００は、ｐｎ接合がＡｌyＧａ1-yＡｓ層１０４のみにあるので、順方向の電流を流すとＡｌ混晶比ｙに相当するエネルギの光が発生する。ｐ型拡散層へ注入された電子はＡｌxＧａ1-xＡｓ層１０５とＡｌyＧａ1-yＡｓ層１０４の界面に形成されているバリアによってＡｌxＧａ1-xＡｓ層１０５へは拡散できず、ｐｎ接合面と積層界面の間の狭い領域に閉じこめられる。したがって、注入された電子の密度が高くなり再結合確率が増加し発光効率が上昇する。また、ＡｌzＧａ1-zＡｓ層１０３とＡｌyＧａ1-yＡｓ層１０４との界面にもバリアが存在するのでｎ層へ注入された正孔も狭い領域に閉じこめられ、発光効率上昇に寄与する。
【００３３】
発生した光は、ＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップが発光波長のエネルギよりも大きいので、ＡｌxＧａ1-xＡｓ層１０５では吸収されない。また、ＧａＡｓ層１０６の層厚を薄くすれば、例えば５００Åとすれば吸収量は非常に小さく外部への取り出し効率も向上する。
【００３４】
半絶縁性又はノンドープＧａＡｓ層１０６のＺｎ拡散領域は、オーミックコンタクト層として機能している。ＡｌＧａＡｓはＡｌ混晶比が大きい場合にはＡｌの酸化によってオーミックコンタクトがとり難くなるが、Ｚｎ拡散によるＰ型ＧａＡｓ領域１２１（すなわちＧａＡｓ層１０６内のＺｎ拡散領域）があることによってＡｌxＧａ1-xＡｓ層１０５のＡｌ混晶比ｘによらず常にオーミックコンタクトが形成できる。
【００３５】
半絶縁性又はノンドープＧａＡｓ層１０６を高抵抗（半絶縁性）半導体層として形成してあるので、Ｚｎを拡散しても半絶縁性又はノンドープＧａＡｓ層１０６にはＺｎ拡散によるＰ型の導通層が形成されるだけでｐｎ接合は形成されない。もしも、半絶縁性又はノンドープＧａＡｓ層１０６層が例えばｎ型層であれば、Ζｎ拡散によってｐｎ接合が形成され、電流は表面ＧａＡｓ層へ注入されて発光効率が減少する。同様にＡｌxＧａ1-xＡｓ層１０５を半絶縁性としているので、Ｚｎを拡散しても導通層のみが形成されているので発光には寄与しない。したがって、ＡｌyＧａ1-yＡｓ層以外のＡｌyＧａ1-yＡｓ層よりもバンドギャップの小さい層（本実施形態の例で最表面層が半絶縁性ではなく、ｎ型ＧａＡｓ層であった場合には、ｎ型ＧａＡｓ層）Ｚｎ選択拡散によって形成されたｐｎ接合に電流が流れないような構造を設ける必要がないので、素子構造が簡単になる。したがって、作製プロセスも簡単になる。
【００３６】
また、ＡｌxＧａ1-xＡｓ層とＡｌyＧａ1-yＡｓ層の界面の障壁によってその界面とｐｎ接合面（拡散フロント）の間に注入された電子を閉じこめることができるので、ＡｌxＧａ1-xＡｓ層とＡｌyＧａ1-yＡｓ層の界面と深さ方向の拡散フロント間の距離を電子の平均自由工程よりも小さくとっても効率よく再結合させることがでる。したがって、各エピタキシャル層の厚さを小さくすることが可能である。
【００３７】
半導体積層構造の層厚を薄くして、選択拡散深さを浅くすることによって、容易にお互いに絶縁され電気的に独立した素子配列を形成でき、超高密度ＬＥＤアレイ、例えば、１２００ＤＰＩ（ピッチ間隔＝２１．２ミクロン）の作製が可能である。
【００３８】
以上説明したように、第１の実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性又はノンドープのＧａＡｓ層１０６を積層した構造を備え、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップよりも少なくとも大きくし、エネルギバンドギャップの大きい半導体層に挟まれたエネルギバンドギャップの小さい半導体層内に深さ方向の拡散フロントを有する選択拡散によるｐｎ接合を形成し、オーミックコンタクトを形成する最表面層を半絶縁性又はノンドープＧａＡｓ層にＺｎを拡散して形成したＰ型ＧａＡｓ領域としたので、素子構造が簡単で高発光効率の超高密度ＬＥＤアレイが可能である。
【００３９】
本実施形態では、ＡｌxＧａ1-xＡｓ層１０５を半絶縁性半導体層としたが、図３に示すようにｎ型層とすることもできる。
【００４０】
図３は半絶縁性ＡｌxＧａ1-xＡｓ層１０５を、ｎ型ＡｌxＧａ1-xＡｓ層２０１に代えた場合のＬＥＤアレイの構造を示す断面図である。ｎ型ＡｌxＧａ1-xＡｓ層２０１にしてもＡｌyＧａ1-yＡｓ層よりもエネルギバンドギャップが大きいために主として、電子はＡｌyＧａ1-yＡｓ層内に形成されたｐｎ接合を通してＡｌyＧａ1-yＡｓ層１０４のＺｎ拡散領域へ注入されるので、ＡｌxＧａ1-xＡｓ層は発光には寄与せず、発光波長はＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップによって決まる。
【００４１】
図４はｎ側電極を基板表面に形成した場合のＬＥＤアレイの構造を示す断面図である。図４に示すように、ｎ側電極２１０をｎ型のＡｌyＧａ1-yＡｓ層とオーミックコンタクトをとるように基板表面に形成することも可能である。また、ｎ型ＧａＡｓ基板１０１の代わりにｎ型のＳｉ基板を使用することも可能である。
【００４２】
第２の実施形態
図５は本発明の第２の実施形態に係るＬＥＤアレイの１素子について構造を模式的に示す図である。本実施形態に係るＬＥＤの構造の説明にあたり前記図１〜図４と同一構成部分には同一符号を付している。
【００４３】
図５において、ＬＥＤ３００は、半絶縁性又はノンドープＧａＡｓ基板３０１、半絶縁性又はノンドープＧａＡｓ基板３０１上に形成した半絶縁性又はノンドープＧａＡｓバッファ層３０２、半絶縁性又はノンドープバッファ層３０２上にエピタキシャル成長させた半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-xＡｓ層１０５、半絶縁性又はノンドープＧａＡｓ層１０６、Ｚｎを拡散して形成されたＺｎ拡散領域１０７、Ｚｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０８、ｐ側電極１０９及びｎ側電極２１０により構成される。
【００４４】
ＬＥＤ３００は、半絶縁性又はノンドープＧａＡｓ基板３０１の上に半絶縁性又はノンドープＧａＡｓバッファ層３０２を形成し、その上に半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-xＡｓ層１０５及び半絶縁性又はノンドープＧａＡｓ層１０６を積層した構造である。積層構造のＡｌ混晶比ｘ，ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、ＡｌzＧａ1-zＡｓ層３０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップよりも少なくとも大きい。
【００４５】
エネルギバンドギャップ差は注入したキャリアに対してその閉じこめの効果が得られる程度の大きさが望ましく、約０．３ｅＶ以上とする。例えば、ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバンドギャップ差は約０．３ｅＶである。積層構造には、選択的に形成したＺｎ拡散領域１０７がある。
【００４６】
Ｚｎ拡散領域１０７の深さ方向の拡散フロントすなわち積層構造の積層面に略平行なｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されていない。
【００４７】
ＧａＡｓ層１０６の上には、選択拡散のための拡散マスク１０８がある。この拡散マスク１０８は層間絶縁膜としても機能している。拡散マスク１０８は例えば、ＳｉＮ膜を使用することができる。拡散が良好に制御できれば、その他の膜、例えば、Ａｌ2Ο3、ＡｌＮ等の絶縁膜であってもよい。
【００４８】
このＬＥＤアレイは絶縁膜の下の半導体は半絶縁性又はノンドープＧａＡｓ層であるので、絶縁膜にピンホールや傷などの欠陥が多少あっても絶縁膜上に延在しているｐ側電極１０９とｎ側半導体層との絶縁は十分確保できる。
【００４９】
絶縁膜１０８上には、Ｚｎ拡散領域１０７表面とオーミックコンタクトを有するｐ側電極１０９がある。ｐ側電極１０９は半絶縁性又はノンドープＧａＡｓ層内のＺｎ拡散領域表面とオーミックコンタクトを形成している。ｐ側電極１０９は例えばＡｌ系の材料で形成できる。
【００５０】
本実施形態では、前記第１の実施形態の変形例と同様に半絶縁性ＡｌxＧａ1-xＡｓ層１０５の代わりにｎ型ＡｌxＧａ1-xＡｓ層とすることもできる。
【００５１】
ｎ型ＡｌyＧａ1-yＡｓ層１０４の表面の一部の領域にはｎ側電極２１０を共通電極として形成してある。ｎ側電極２１０は、例えばＡｕ合金を使用することができる。ｎ型電極２１０は基板最表面層の半絶縁又はノンドープＧａＡｓ層１０６をエッチングしてｎ型ＡｌxＧａ1-xＡｓ層１０５表面にコンタクトをとる、あるいは、半絶縁又はノンドープＧａＡｓ層１０６とｎ型ＡｌxＧａ1-xＡｓ層１０５の一部の領域をエッチング除去してｎ型ＡｌyＧａ1-yＡｓ層１０４表面にコンタクトをとることができる。
【００５２】
以上説明した基板構造をとるＬＥＤアレイにおいても、発光効率に対して前記第１の実施形態で説明した効果と同様な効果を得ることができる。
【００５３】
特に、第２の実施形態では、第１実施形態におけるＧａＡｓ基板、ＧａＡバッファ層を半絶縁性とし、ＡｌzＧａ1-zＡｓ層を半絶縁性又はノンドープ又はｎ型にすることにより、マトリクス駆動が可能な高発光効率の超高密発光素子アレイができる。
【００５４】
ここで、上記各実施形態に係るＬＥＤアレイに素子分離領域を形成することもできる。
【００５５】
図６は素子分離領域を形成したＬＥＤアレイの構造を示す図、図７は図６のＢ−Ｂ′矢視断面図であり、前記図１〜図５と同一構成部分には同一符号を付している。
【００５６】
図６及び図７において、４０１は半絶縁性又はノンドープＧａＡｓ基板、４０２は半絶縁性又はノンドープＧａＡｓバッファ層、４０３は半絶縁性又はノンドープ又はｎ型ＡｌzＧａ1-zＡｓ層、４０４はｎ型ＡｌyＧａ1-yＡｓ層、４０５は半絶縁性又はｎ型ＡｌxＧａ1-xＡｓ層、４０６は半絶縁性又はノンドープＧａＡｓ層、４０７は層間絶縁膜、４０８は素子の分離領域である。分離領域４０８は、例えば図６に示すような単位ブロック４１０毎に形成される。分離領域は少なくとも半絶縁性又はノンドープＧａＡｓバッファ層に達している。
【００５７】
図６に示すように半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層、半絶縁性又はノンドープＧａＡｓバッファ層及び半絶縁性又はノンドープＧａＡｓ基板に達する素子分離領域４０８を設けて、ｎ型ＡｌyＧａ1-yＡｓ層４０４を複数のｐｎ接合を含むブロックに分割することによって、マトリクス駆動が可能な発光素子アレイを作製することが可能である。この素子分離領域は少なくとも表面の半絶縁性又はノンドープＧａＡｓ層４０６からｎ型ＡｌyＧａ1-yＡｓ層４０４を超えて半絶縁性又はノンドープのＧａＡｓ（バッファ）層に達するものである。
【００５８】
また、ｎ型電極をｎ型ＡｌyＧａ1-yＡｓ層でオーミックコンタクトをとれば、ＡｌxＧａ1-xＡｓ層は半絶縁層とすることも可能である。また、半絶縁性又はノンドープＧａＡｓ基板１０１の代わりに高抵抗Ｓｉ基板を使用することも可能である。
【００５９】
第３の実施形態
図８は本発明の第３の実施形態に係る発光ダイオード素子の基本構造を示す図である。本実施形態の説明にあたり前記図５と同一構成部分には同一符号を付している。
【００６０】
本実施形態では、半絶縁性ＧａＡｓ基板３０１の上に半絶縁性のＧａＡｓバッファ層３０２、ｐ型ＡｌzＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１０４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又はノンドープＧａＡｓ層１０６を有する積層構造へΖｎを選択的に拡散して形成したΖｎ拡散領域を備え、拡散領域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１０４内に存在する。
【００６１】
この素子形態は前記図６及び図７で示した素子分離領域を有するＬＥＤアレイを作製することが可能である。
【００６２】
図９は本素子形態と素子分離領域を備えたＬＥＤアレイの断面図で、前記図６の矢視Ｂ−Ｂ′と同等の位置の断面図である。本実施形態の素子形態を備えたＬＥＤアレイでは、図９に示すように最表面の半絶縁性又はノンドープＧａＡｓ層から少なくともｐ型ＡｌzＧａ1-zＡｓ層８０１に達する素子分離領域を備えている。
【００６３】
半絶縁性又はノンドープＧａＡｓ基板とｎ型エピタキシャル層の間にｐ型のエピタキシャル層を設けることによって、ｐ型エピタキシャル層に達する素子分離領域によってｎ型エピタキシャル層を適当な数の複数のｐｎ接合を含むブロックに分離することができる。したがって、マトリクス駆動が可能なＬＥＤアレイが作製できる。
【００６４】
ｐ型ＡｌzＧａ1-zＡｓ層は、ノンドープのＡｌzＧａ1-zＡｓ層とすることも可能である。例えば、ΜＯＣＶＤ法によって形成されたＡｌzＧａ1-zＡｓ層はΑｌ組成が大きい場合には、ｐ型となるので効果は前記ｐ型とした場合と同様である。また、他の材料の場合でノンドープによって半絶縁性半導体層が得られる半導体材料の場合には、前記第２の実施形態と同等の形態となる。
【００６５】
以上説明したように第３の実施形態では、半絶縁性又はノンドープＧａＡｓ基板３０１の上に半絶縁性又はノンドープのＧａＡｓバッファ層３０２、ＡｌzＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１０４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又はノンドープＧａＡｓ層１０６を有する積層構造へＺｎを選択的に拡散して形成したΖｎ拡散領域を備え、拡散領域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１０４内に存在する構造で、ＡｌzＧａ1-zＡｓ層８０１をｐ型または、ノンドープとした構造なので、ｐ型エピタキシャル層に達する素子分離領域によってｎ型エピタキシャル層を適当な数の複数のｐｎ接合を含むブロックに分離することができる。したがって、マトリクス駆動が可能な高発光効率のＬＥＤアレイが作製できる効果が得られる。
【００６６】
第３の実施形態例では半絶縁性又はノンドープＧａＡｓ基板を使用する例について説明したが、第２の実施形態と同様に高抵抗Ｓｉ基板を使用することも可能である。
【００６７】
また、上記各実施形態では、発光ダイオード素子アレイとして、ＡｌxＧａ1-xＡｓを用いたＬＥＤアレイに適用した例であるが、第１導電型のエネルギバンドギャップの異なる少なくとも２層のエピタキシャル層へ第２導電型の不純物を選択的に拡散させて作製した発光素子アレイであればどのような発光ダイオード素子にも適用できることは言うまでもない。
【００６８】
また、上記各実施形態に係る発光ダイオード素子アレイが、上述した構造をとるものであれば、どのような構成でもよく、その製造プロセス、基板の種類、アレイ等の個数、配置状態等は上記各実施形態に限定されない。
【００６９】
【発明の効果】
本発明に係る発光ダイオード素子及び発光ダイオード素子アレイは、少なくともエネルギバンドギャップが相対的に大きい半導体層とエネルギバンドギャップが相対的に小さい半導体層の積層構造を有する基板を備え、相対的にエネルギバンドギャップが小さい半導体層に選択的に基板面と略平行なｐｎ接合面が形成されている発光ダイオード素子であって、基板と略平行なｐｎ接合が形成されている半導体層は第１導電型であり、該半導体層を含む半導体積層構造に少なくとも１層の半絶縁性又はノンドープの半導体層を有するように構成したので、低コスト高歩留りで量産可能な高発光効率の高密度発光ダイオード素子及び発光ダイオード素子アレイが実現できる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係る発光ダイオード素子アレイの基本構造を示す図である。
【図２】図１のＡ−Ａ´矢視断面図である。
【図３】上記発光ダイオード素子アレイの変形例を示す断面図である。
【図４】上記発光ダイオード素子アレイの変形例を示す断面図である。
【図５】本発明を適用した第２の実施形態に係る発光ダイオード素子アレイの基本構造を示す図である。
【図６】上記発光ダイオード素子アレイの変形例を示す図である。
【図７】図６のＢ−Ｂ´矢視断面図である。
【図８】本発明を適用した第３の実施形態に係る発光ダイオード素子の基本構造を示す図である。
【図９】上記発光ダイオード素子の変形例を示す図である。
【図１０】従来のＬＥＤの構造を模式的に示す図である。
【図１１】従来のシングルへテロ構造を用いたＬＥＤの構造及びそのエネルギバンドギャップの例を示す図である。
Claims (9)
- エネルギバンドギャップが相対的に大きい半導体層と、
該半導体層の下に設けられたエネルギバンドギャップが相対的に小さい第１導電型の半導体層と、
前記エネルギバンドギャップが相対的に大きい半導体層上に設けられた半絶縁性又はノンドープの半導体層と、
該半絶縁性又はノンドープの半導体層及びエネルギバンドギャップが相対的に大きい半導体層を貫通して選択的にアレイ状に複数設けられ、前記エネルギバンドギャップが相対的に小さい半導体層中に深さ方向の拡散フロントからなる半導体層面と略平行なｐｎ接合面を有し、光放出面の平面形状が略矩形の島状となるように形成された第２導電型の選択拡散領域とを有し、
前記エネルギバンドギャップが相対的に小さい半導体層に設けられた前記拡散フロントから上面の放出領域から光を放出することを特徴とするＬＥＤアレイ用の発光ダイオード素子。 - 前記第１導電型はｎ型であり、第２導電型はｐ型であることを特徴とする請求項１記載の発光ダイオード素子。
- 前記半絶縁性又はノンドープの半導体層はＧａＡｓ層であることを特徴とする請求項１記載の発光ダイオード素子。
- 前記半導体層は、エピタキシャル化合物半導体層であることを特徴とする請求項１、２又は３の何れかに記載の発光ダイオード素子。
- 前記半導体層は、ＡｌxＧａ1-xＡｓ層（ｘ≧０）であることを特徴とする請求項１、２又は３の何れかに記載の発光ダイオード素子。
- エネルギバンドギャップが相対的に大きい半導体層と、
該半導体層の下に設けられたエネルギバンドギャップが相対的に小さい第１導電型の半導体層と、
前記エネルギバンドギャップが相対的に大きい半導体層上に設けられた半絶縁性又はノンドープの半導体層と、
前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層の下に設けられた相対的にエネルギバンドギャップが大きい半導体層と、
前記半絶縁性又はノンドープの半導体層及び前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層上のエネルギバンドギャップが相対的に大きい半導体層を貫通して選択的にアレイ状に複数設けられ、前記エネルギバンドギャップが相対的に小さい第１導電型の半導体層中に深さ方向の拡散フロントからなる半導体層面と略平行なｐｎ接合面を有し、光放出面の平面形状が略矩形の島状となるように形成された第２導電型の選択拡散領域とを有し、
前記半絶縁性又はノンドープの半導体層における前記選択拡散領域はオーミックコンタクト層として各々電極層と接続し、
エネルギバンドギャップが相対的に小さい前記第１導電型の半導体層に設けられた前記拡散フロントから上面の放出領域から光を放出することを特徴とするＬＥＤアレイ用の発光ダイオード素子。 - 前記相対的にエネルギバンドギャップが大きい半導体層が相対的にエネルギバンドギャップが小さい半導体層と同一導電型の半導体層であることを特徴とする請求項１、２、３、４、５又は６の何れかに記載の発光ダイオード素子。
- 前記エネルギバンドギャップが相対的に小さい半導体層とそのエネルギバンドギャップが相対的に小さい半導体層の上に形成した相対的にエネルギバンドギャップが大きい半導体層は第１導電型であり、エネルギバンドギャップが相対的に小さい半導体層の下に形成した相対的にエネルギバンドギャップが大きい半導体層はノンドープ半導体層、半絶縁性半導体層、または、第２導電型半導体層であることを特徴とする請求項１、２、３、４、５又は６の何れかに記載の発光ダイオード素子。
- 複数の発光ダイオード素子を所定列に配置した発光ダイオード素子アレイにおいて、前記複数の発光ダイオード素子は、請求項１、２、３、４、５、６、７又は８の何れかに記載の複数の発光ダイオード素子であることを特徴とする発光ダイオード素子アレイ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32589097A JP3813010B2 (ja) | 1997-06-09 | 1997-11-27 | 発光ダイオード素子及び発光ダイオード素子アレイ |
| US09/093,609 US6180961B1 (en) | 1997-06-09 | 1998-06-09 | Light emitting semiconductor device with stacked structure |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-150869 | 1997-06-09 | ||
| JP15086997 | 1997-06-09 | ||
| JP32589097A JP3813010B2 (ja) | 1997-06-09 | 1997-11-27 | 発光ダイオード素子及び発光ダイオード素子アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168149A JPH1168149A (ja) | 1999-03-09 |
| JP3813010B2 true JP3813010B2 (ja) | 2006-08-23 |
Family
ID=26480320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32589097A Expired - Lifetime JP3813010B2 (ja) | 1997-06-09 | 1997-11-27 | 発光ダイオード素子及び発光ダイオード素子アレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6180961B1 (ja) |
| JP (1) | JP3813010B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU3594000A (en) * | 1999-03-01 | 2000-09-21 | Sensors Unlimited Inc. | Epitaxially grown p-type diffusion source for photodiode fabrication |
| JP2003188411A (ja) * | 2001-12-20 | 2003-07-04 | Oki Degital Imaging:Kk | 発光半導体装置及びその製造方法 |
| JP4148764B2 (ja) * | 2002-12-03 | 2008-09-10 | 株式会社沖データ | 半導体発光装置用半導体エピタキシャル構造および半導体発光装置 |
| US7573074B2 (en) * | 2006-05-19 | 2009-08-11 | Bridgelux, Inc. | LED electrode |
| JP5195452B2 (ja) * | 2009-01-22 | 2013-05-08 | ソニー株式会社 | 発光素子 |
| JP2015056504A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 光結合装置および発光素子 |
| TWI622188B (zh) * | 2016-12-08 | 2018-04-21 | 錼創科技股份有限公司 | 發光二極體晶片 |
| KR102029533B1 (ko) * | 2017-07-04 | 2019-10-07 | 주식회사콘스탄텍 | 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치 |
| KR102029636B1 (ko) * | 2019-08-29 | 2019-10-07 | 주식회사콘스탄텍 | 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3721761A1 (de) | 1987-07-01 | 1989-01-12 | Telefunken Electronic Gmbh | Leuchtdiode aus iii/v-verbindungs-halbleitermaterial |
| JPH04225577A (ja) * | 1990-12-27 | 1992-08-14 | Eastman Kodak Japan Kk | 発光ダイオード |
| JPH0945954A (ja) | 1995-07-31 | 1997-02-14 | Mitsubishi Electric Corp | 半導体素子，及び半導体素子の製造方法 |
-
1997
- 1997-11-27 JP JP32589097A patent/JP3813010B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-09 US US09/093,609 patent/US6180961B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6180961B1 (en) | 2001-01-30 |
| JPH1168149A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4954536B2 (ja) | 窒化物半導体発光素子 | |
| JP3720341B2 (ja) | 半導体発光素子 | |
| JP4023893B2 (ja) | 発光素子アレイ及び発光素子 | |
| JP3813010B2 (ja) | 発光ダイオード素子及び発光ダイオード素子アレイ | |
| JP4150909B2 (ja) | 発光ダイオード | |
| JP2002237617A (ja) | 半導体発光ダイオード | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| KR101916369B1 (ko) | 발광 다이오드 | |
| JP2000323750A (ja) | 発光ダイオードアレイ | |
| JP7373435B2 (ja) | 半導体発光素子 | |
| JP2000022206A (ja) | 半導体発光装置 | |
| JP3633018B2 (ja) | 半導体発光装置 | |
| JP3717284B2 (ja) | 発光素子、発光素子アレイ及び発光素子の製造方法 | |
| KR101773582B1 (ko) | 고효율 발광 다이오드 | |
| JP3311946B2 (ja) | 発光ダイオードアレイ | |
| JP2003017739A (ja) | 発光ダイオードアレイ | |
| JPH09129933A (ja) | 発光素子 | |
| JP3886345B2 (ja) | 発光ダイオードアレイ | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP4126757B2 (ja) | 半導体発光装置およびｌｅｄアレイ | |
| JPH0327578A (ja) | 発光ダイオ―ドアレイ | |
| JP3488783B2 (ja) | 発光ダイオードアレイ | |
| JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 | |
| JP3450992B2 (ja) | 半導体発光装置 | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |