JP4148764B2 - 半導体発光装置用半導体エピタキシャル構造および半導体発光装置 - Google Patents

半導体発光装置用半導体エピタキシャル構造および半導体発光装置 Download PDF

Info

Publication number
JP4148764B2
JP4148764B2 JP2002350808A JP2002350808A JP4148764B2 JP 4148764 B2 JP4148764 B2 JP 4148764B2 JP 2002350808 A JP2002350808 A JP 2002350808A JP 2002350808 A JP2002350808 A JP 2002350808A JP 4148764 B2 JP4148764 B2 JP 4148764B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor epitaxial
semiconductor
light emitting
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002350808A
Other languages
English (en)
Other versions
JP2004186368A (ja
Inventor
光彦 荻原
Original Assignee
株式会社沖データ
株式会社沖デジタルイメージング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ, 株式会社沖デジタルイメージング filed Critical 株式会社沖データ
Priority to JP2002350808A priority Critical patent/JP4148764B2/ja
Priority to US10/725,078 priority patent/US6881978B2/en
Publication of JP2004186368A publication Critical patent/JP2004186368A/ja
Application granted granted Critical
Publication of JP4148764B2 publication Critical patent/JP4148764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に複数の半導体エピタキシャル層を積層してなる半導体エピタキシャル構造およびこの半導体エピタキシャル構造を用いた半導体発光装置に関する。
【0002】
【従来の技術】
半導体発光装置の従来の技術(第1の従来技術)としては、p型AlGa1−xAs(x=0.35)からなる活性層を、p型AlGa1−xAs(x=0.65)からなるクラッド層およびn型AlGa1−xAs(x=0.65)からなるクラッド層で挟み込んで、発光部を構成したものがある(例えば、非特許文献1参照)。
【0003】
また、従来の他の技術(第2の従来技術)としては、ノンドープのAlGa1−xAs(x=0.2)からなる活性層を、p型AlGa1−xAs(x=0.4)からなるクラッド層およびn型AlGa1−xAs(x=0.4)からなるクラッド層で挟み込んで、発光部を構成したものがある(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平11−340501号公報(図4)
【非特許文献1】
奧野保男著「発光ダイオード」、産業図書、1993
【0005】
【発明が解決しようとする課題】
しかしながら上記従来技術では、以下に説明する課題があった。
【0006】
上記第1の従来技術では、pn接合がp型活性層/n型クラッド層界面に形成されている。この構造に順方向電圧が印加されたときには、伝導帯においてn型クラッド層からp型クラッド層に少数キャリアとして電子が注入される。注入された電子は、p型活性層/p型クラッド層界面に形成されているエネルギー障壁の高さが十分であれば、エネルギー障壁によって、p型クラッド層への拡散が阻止される。すなわち、注入された電子は、p型活性層内に閉じ込められる。一方、順方向電圧が印加されたときには、価電子帯においてp型活性層とn型クラッド層の界面のエネルギー障壁の高さが十分であれば、正孔はn型クラッド層内へ移動できない(正孔はn型クラッド層内へ注入されない)。この場合、p型領域(p型クラッド層とp型活性層)内ではキャリア(多数キャリアとしての正孔)が均一に分布すると考えれば、p型活性層内では、n型クラッド層からp型活性層へ注入されてエネルギー障壁によってp型領域の拡散が阻止された電子のように、注入によって発生する活性層内に高濃度に局在するような正孔の分布状態は発生しないと考えられる。このように上記第1の従来技術では、高濃度の注入キャリアによって電子−正孔再結合確率が高くなり、発光効率が向上するが、正孔については、注入キャリア密度を高くして発光効率を高める効果が得られないという課題があった。
【0007】
また、上記第2の従来技術では、発光強度を増加させるために発光部に流す電流を増加させると、活性層内に注入されるキャリアが増加し、活性層内での注入キャリア密度が増加する。活性層内のキャリア密度が非常に高くなった場合には、活性層からクラッド層にキャリアが溢れ出し(オーバーフロー)、電流の増加に対して発光強度が増加しなくなる。つまり、高電流注入領域での電流−発光強度特性の直線性が劣化するという課題があった。
【0008】
上記第2の従来技術において、キャリアのオーバーフローを小さくするために活性層の厚さを厚くする、あるいはクラッド層/活性層界面のエネルギー障壁を高くした場合には、p型クラッド層/ノンドープ活性層/n型クラッド層のヘテロエピタキシャル層構造のp−n間の抵抗が上昇し、消費電力が増加するという課題があった。半導体発光装置を駆動するに場合は、できるだけ低抵抗であることや低消費電力であることが、しばしば要求される。
【0009】
本発明は、このような従来の課題を解決するためになされたものであり、高発光効率および高電流注入領域での電流−発光強度特性に優れた半導体発光装置を実現できる半導体発光装置用半導体エピタキシャル構造を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の半導体発光装置用半導体エピタキシャル構造は、
その一部が発光領域として働く活性層からなる第1の半導体エピタキシャル層と、上記第1の半導体エピタキシャル層を挟むようにそれぞれ上記第1の半導体エピタキシャル層に接して積層された第2の半導体エピタキシャル層および第3の半導体エピタキシャル層とを備え、
上記第1の半導体エピタキシャル層のエネルギーバンドギャップが、上記第2の半導体エピタキシャル層のエネルギーバンドギャップおよび上記第3の半導体エピタキシャル層のエネルギーバンドギャップよりも狭く、
上記第1の半導体エピタキシャル層内に、半導体エピタキシャル成長のときにあらかじめそれぞれ異なる不純物をドーピングして形成された第1導電型半導体エピタキシャル層部分と第2導電型半導体エピタキシャル層部分のエネルギーバンドの急峻な変化を伴う界面からなる、均一、平坦でエピタキシャル構造の積層面に平行なpn接合界面が存在する
ことを特徴とする。
【0011】
【発明の実施の形態】
実施の形態1
図1は本発明の実施の形態1の半導体エピタキシャル層の積層構造(半導体エピタキシャル構造)を示す図である。
【0012】
実施の形態1の半導体エピタキシャル構造は、基板101上に、バッファー層102と、クラッド層1 103と、活性層1 104aおよび活性層2 104bで構成された活性層104と、クラッド層2 105と、コンタクト層106とを積層した構造である。
【0013】
上記基板および上記それぞれの半導体エピタキシャル層は、例えば以下のような導電型とすることができる。基板101,バッファー層102,クラッド層1103,活性層1 104aはp型、活性層2 104b,クラッド層2 105,コンタクト層106はn型とすることができる。従って、pn接合は、活性層104の中に存在する(活性層104内に設けられている)。
【0014】
図2は図1の半導体エピタキシャル構造のエネルギーバンド構造を模式的に示した図である。図2において、Eg1はクラッド層1 103のエネルギーバンドギャップ、Eg2は活性層1 104aおよび活性層2 104bのエネルギーバンドギャップ、Eg3はクラッド層2 105のエネルギーバンドギャップである。
【0015】
図2に示すように、クラッド層1のエネルギーバンドギャップEg1およびクラッド層2のエネルギーバンドギャップEg3は、いずれも活性層のエネルギーバンドギャップEg2よりも大きく、
Eg1,Eg3>Eg2
である。活性層1/クラッド層1の界面およびクラッド層2/活性層2の界面は、それぞれヘテロエピタキシャル界面である。さらに、コンタクト層/クラッド層2の界面およびクラッド層1/バッファー層の界面も、それぞれヘテロエピタキシャル界面である。
【0016】
また、図2に示すように、コンタクト層/クラッド層2,クラッド層2/活性層2,活性層1/クラッド層1,クラッド層1/バッファー層のそれぞれのヘテロエピタキシャル界面に、エネルギーバンド曲がりとエネルギーバンドの飛びが形成されている。特に、クラッド層2/活性層2の価電子帯には、正孔に対するエネルギーバリアが形成されており、活性層1/クラッド層1の伝導帯には、電子に対するエネルギーバリアが形成されている。また、活性層1(p型)/活性層2(n型)の界面には、pn接合の拡散電位に相当するエネルギーバリアが形成されている。上記の拡散電位は、pn接合を形成したときに、p型領域とn型領域の静電ポテンシャルが異なることによって互いのキャリアが拡散し、pn接合に空乏層が形成されることによって生じる電位である。
【0017】
図3は図2のpn接合に順方向の電圧(p側に+電位、n側に−電位)を印加した場合にエネルギーバンド図を模式的に示した図である。図3において、Vaは、上記順方向の電圧であり、上記の拡散電位に略相当する電圧である。
【0018】
図3に示すように、順方向電圧Vfを印加し、Vfが増加していくと、pn接合界面のエネルギー障壁の高さが減少し、n型領域である活性層2からp型領域である活性層1に移動できる電子の数が、またp型領域である活性層1からn型領域である活性層2に移動できる正孔の数が、増加する。すなわち、n型領域である活性層2からp型領域である活性層1に電子が注入され、p型領域である活性層1からn型領域である活性層2に正孔が注入される。p型領域に注入された電子は、活性層1/クラッド層1の界面に形成されているエネルギーバリアによってクラッド層1への拡散が阻止され、注入電子は活性層1内に閉じ込められる。一方、n型領域に注入された正孔は、活性層2/クラッド層2の界面に形成されているエネルギーバリアによってクラッド層2への拡散が阻止され、注入正孔は活性層2内に閉じ込められる。このように、両注入キャリア(活性層1内に注入された少数キャリアである電子および活性層2内に注入された少数キャリアである正孔)は活性層内に閉じ込められ、活性層内の両注入キャリアの密度を高くすることができる。
【0019】
上記基板および上記それぞれの半導体エピタキシャル層の材料は、例えば以下の材料とすることができる。基板101はp型GaAs(の半導体ウエハ)、バッファー層102はp型GaAs、クラッド層1 103はp型AlGa1−xAs(1≧x≧0)、活性層1 104aはp型AlGa1−yAs(1≧y≧0)、活性層2 104bはn型AlGa1−yAs、クラッド層2 105はn型AlGa1−zAs(1≧z≧0)、コンタクト層106はn型GaAsとすることができる。
【0020】
また、それぞれの半導体エピタキシャル層のドーピング不純物は、例えば、n型不純物としてSi、p型不純物としてZnを用いることができる。ドーピング濃度は、例えば、p型GaAsは1×1019[cm−3]、p型AlGa1−xAsは1×1019[cm−3]、p型AlGa1−yAsは5×1018[cm−3]、n型AlGa1−yAsは5×1018[cm−3]、n型AlGa1−zAsは5×1017[cm−3]、n型GaAsは1×1018[cm−3]とすることができる。このような活性層の不純物濃度を高くした構造によって、活性層の層厚を厚くしても、活性層内での電圧降下を小さくできる。
【0021】
それぞれの半導体エピタキシャル層の層厚は、例えば、クラッド層1(103)を0.5[μm]、活性層1 104aを0.5[μm]、活性層2 104bを0.5[μm]、クラッド層2 105を0.5[μm]とすることができる。
【0022】
それぞれの半導体エピタキシャル層は、例えば、半導体エピタキシャル成長のときにあらかじめ不純物をドーピングして形成される。
【0023】
以上のように実施の形態1によれば、活性層内にpn接合界面を設けたことにより、pn接合界面を介して注入される電子および正孔の両注入キャリアを活性層内に高密度に閉じ込めることができ、両キャリアの活性層内での再結合確率を高くすることができるので、低電流注入領域でも発光強度が高い高発光効率の半導体発光装置を得ることができる。例えば、電子と正孔の両注入キャリア密度(単位体積あたりの注入キャリア数)をともに、各半導体層を形成する際に決定される多数キャリア密度(半導体エピタキシャル層を形成する際の不純物ドーパント濃度、あるいは半導体エピタキシャル層を形成する際の不純物ドーパント濃度の内の電気的に活性化しているドーパント濃度)とは別に、pn接合に印加する電圧(pn接合に流す電流)によって変えることができる(制御することができる)。
【0024】
また、活性層内にpn接合界面を設けたことにより、活性層の不純物濃度を高くして活性層内での電圧降下を増加させることなく、活性層を厚くすることができるので、高電流注入領域であっても注入キャリアのオーバーフローによる発光効率の低下を防止することができるので、高電流注入領域での電流−発光強度特性の直線性に優れ、かつ低抵抗および低消費電力の半導体発光装置を得ることができる。
【0025】
また、活性層内にpn接合界面を設けたことにより、正孔および電子の両注入キャリア注入キャリアが再結合する領域を活性層内とすることができるので、電子の再結合に起因した発光波長と正孔の再結合に起因した発光波長とを同じにできる。
【0026】
さらに、活性層内のp型半導体層およびn型半導体層(活性層1および活性層2)を、半導体エピタキシャル成長のときにあらかじめそれぞれの半導体層に不純物をドーピングして形成することにより、極めて均一で平坦な欠陥のないpn接合面を半導体エピタキシャル構造の積層面に平行に形成することができる。
【0027】
実施の形態2
図4は本発明の実施の形態2の半導体エピタキシャル層の積層構造(半導体エピタキシャル構造)を示す図である。
【0028】
実施の形態2の半導体エピタキシャル構造は、基板401上に、バッファー層402と、活性層1 404aおよび活性層2 404bで構成された活性層404と、クラッド層2 405と、コンタクト層406とを積層した構造である。
【0029】
上記の基板401,バッファー層402,活性層404,クラッド層2 405,コンタクト層406は、例えば、n型基板401,n型バッファー層402,n型活性層1 404a,p型活性層2 404b,p型クラッド層2 405,p型コンタクト層406とすることができる。
【0030】
この実施の形態2の半導体エピタキシャル構造は、上記実施の形態1(図1参照)の半導体エピタキシャル構造において、クラッド層1を省略し、活性層404内のpn接合面に対して上下に位置する半導体エピタキシャル層の導電型を反転させた構造である(上記実施の形態1を示している図1では、101,102,103,104aがp型、104b,105,106がn型、この実施の形態2を示している図4では、401,402,404aがn型、404b,405,406がp型である)。従って、この実施の形態2では、活性層1に注入された正孔に対するエネルギーバリヤが存在しないが、注入された正孔(少数キャリア)が電子(多数キャリア)と再結合するための領域を活性層内に設けた構造なので、注入された正孔が発光に寄与することができる。また、活性層2に注入された電子は、上記実施の形態1と同様に、活性層2/クラッド層2の界面のエネルギーバリアによってクラッド層2への拡散が阻止され、注入電子は活性層1内に閉じ込められる。これらのことによって、活性層内のキャリア密度を高くすることができる。
【0031】
以上のように実施の形態2によれば、上記実施の形態1と同様に、発光効率および高電流注入領域に至るまでの広い電流範囲での電流−発光強度特性に優れ、かつ低抵抗および低消費電力の半導体発光装置を得ることができる。
【0032】
なお、上記実施の形態1,2では、pn接合面が活性層中のほぼ中間位置に設けられている場合について具体的に説明したが、pn接合面は必ずしも活性層内のほぼ中間位置に設けなくてもよい。p型領域に注入された電子の平均自由行程は、正孔の平均自由行程と比較して短い。多くの注入キャリアが平均自由行程内で再結合すると考えると、注入キャリアの平均自由行程内での電子と正孔の注入キャリア密度を高くすることが効果的である。従って、例えば、pn接合面を、p側領域で広く、n側領域で狭くとってもよい。
【0033】
また、上記実施の形態1,2では、クラッド層1およびクラッド層2を単層構造とした場合について具体的に説明したが、クラッド層1、クラッド層2として、適宜多数の半導体層を積層した積層構造を設けてもよい。
【0034】
また、上記実施の形態1,2では、半導体エピタキシャル層について、AlGa1−xAs(1≧x≧0)を具体的な材料として取り上げて説明したが、必ずしも材料を限定する必要はなく、例えば、(AlGa1−xIn1−yP(1≧x≧0,1≧y≧0)などの4元系の材料であってもよいし、GaN,AlGaN,InGaNなどの窒化物半導体を含む構造であってもよい。
【0035】
また、上記実施の形態1,2では、基板,バッファー層,クラッド層1,活性層1をp型、活性層2,クラッド層2,コンタクト層をn型として具体的に説明したが、基板,バッファー層,クラッド層1,活性層1をn型、活性層2,クラッド層2,コンタクト層106をp型とすることもできる。
【0036】
さらに、上記実施の形態1,2では、基板をn型としたが、基板を半絶縁性GaAsとしてもよいし、バッファー層、クラッド層をノンドープとすることもできる。
【0037】
実施の形態3
図5は本発明の実施の形態3の半導体発光装置の構造を示す断面図、図6は本発明の実施の形態3の半導体発光装置の部分構造を示す上面図であって、図5は図6のA−A間の断面に相当している。この実施の形態3の半導体発光装置は、上記実施の形態1の半導体エピタキシャル構造(図1参照)を用いて構成したものである。
【0038】
実施の形態3の半導体発光装置は、基板501と、互いに分離された複数の半導体エピタキシャル構造領域と、層間絶縁膜521と、複数の個別電極522と、共通電極523と、複数の電極パッド524とを備えている。
【0039】
図5に示すように、実施の形態3の上記半導体エピタキシャル構造領域のそれぞれは、基板501上に、バッファー層502と、クラッド層1 503と、活性層1 504aおよび活性層2 504bで構成された活性層504と、クラッド層2 505と、コンタクト層506とを積層した構造であって、上記実施の形態1の半導体エピタキシャル構造(図1参照)と同様の構造である。
【0040】
上記の基板501,バッファー層502,活性層504,クラッド層2 505,コンタクト層506は、例えば、それぞれ上記実施の形態1(図1参照)の基板101,バッファー層102,活性層104,クラッド層2 105,コンタクト層106と同じものである。
【0041】
図5および図6に示すように、実施の形態3の半導体発光装置は、基板501上に、それぞれ発光部となる複数の半導体エピタキシャル構造領域(バッファー層502,活性層504,クラッド層2 505,コンタクト層506の積層構造領域)を互いに分離して、略一列にアレイ配列し、それぞれの発光部に個別電極522およびそれに連なる電極バッド524を設けたものである。
【0042】
実施の形態3の半導体発光装置に製造工程について以下に説明する。まず、半導体ウエハの基板501上に、バッファー層502,活性層504,クラッド層2 505,コンタクト層506となるそれぞれの半導体エピタキシャル層を積層形成した半導体エピタキシャルウエハを用意する。
【0043】
次に、上記の半導体エピタキシャル層の積層構造を、それぞれ発光部となる複数の領域を残して基板501の上面が露出するようにエッチング除去することによって、それぞれ発光部となる複数の半導体エピタキシャル構造領域(バッファー層502,活性層504,クラッド層2 505,コンタクト層506の積層構造領域)に分割する。
【0044】
そして、上記発光部となる半導体エピタキシャル構造領域の露出した上面および側面、ならびに基板501の露出した上面を層間絶縁膜521で被覆し、上記半導体エピタキシャル構造領域の上面において層間絶縁膜521に開口部を設けてコンタクト層506の上面を露出させ、その上に個別電極522および電極パッド524を設ける。個別電極522は、コンタクト層506に個別に接続し、電極パッド524は、個別電極522に一体形成され、基板501の上面を被覆する層間絶縁膜521上に設けられる。また、基板501の下面には、共通電極523が設けられる。
【0045】
それぞれの個別電極522と共通電極523の間に個別に電圧を印加して、それぞれの発光部のpn接合に電流を流すことによって、それぞれの発光部を独立して発光制御できる。なお、pn接合に電流を流したときのキャリアの動きおよびキャリアの再結合による発光動作については、上記実施の形態1で説明したものと同様である。
【0046】
以上のように実施の形態3によれば、上記実施の形態1の半導体エピタキシャル構造を用いて半導体発光装置を構成したことにより、発光効率が高く、低電流駆動では発光強度が高く、高電流駆動では電流−発光強度特性の直線性に優れ、かつ低抵抗および低消費電力の発光部を有する半導体発光装置を得ることができる。
【0047】
複数の発光部を、例えば略一列にアレイ配列して集積しても、それぞれの発光部が低抵抗および低消費電力であるので、半導体発光装置全体としての発熱量を小さくすることができ、温度上昇を防止できる。
【0048】
なお、上記実施の形態3では、上記実施の形態1の半導体エピタキシャル構造を用いた半導体発光装置を具体的に説明したが、上記実施の形態2の半導体エピタキシャル構造(図4)を用いて半導体発光装置を構成してもよい。
【0049】
実施の形態4
図7は本発明の実施の形態4の半導体エピタキシャル層の積層構造(半導体エピタキシャル構造)を示す図である。
【0050】
実施の形態4の半導体エピタキシャル構造は、基板701上に、バッファー層702と、犠牲層750と、コンタクト層1 752と、クラッド層1 703と、活性層1 704aおよび活性層2 704bで構成された活性層704と、クラッド層2 705と、コンタクト層2 706とを積層した構造である。
【0051】
上記の基板701,バッファー層702,クラッド層1 703,活性層704,クラッド層2 705,コンタクト層2 706は、例えば、それぞれ上記実施の形態1(図1参照)の基板101,バッファー層102,クラッド層1 103,活性層104,クラッド層2 105,コンタクト層106と同じものである。
【0052】
この実施の形態4は、上記実施の形態1(図1参照)において、バッファー層とクラッド層1の間に、犠牲層750およびコンタクト層1 752を設けた構造である。
【0053】
犠牲層750は、コンタクト層1 752からコンタクト層2 706までの半導体エピタキシャル層の積層構造を基板701からリフトオフするための半導体層であって、例えばAlAs層とすることができる。
【0054】
コンタクト層1 752は、コンタクト層1 752からコンタクト層2 706までの半導体エピタキシャル層の積層構造をリフトオフしたときに、異種基板との接合のために設けられた半導体エピタキシャル層である。このコンタクト層1は、例えばコンタクト層1 752と同じ導電型(本実施の形態ではp型)のGaAs層とすることができる。
【0055】
以上のように実施の形態4によれば、上記実施の形態1と同様に、発光効率および高電流注入領域を含め、低電流領域から高電流領域まで幅の広い電流範囲での電流−発光強度特性に優れ、かつ低抵抗および低消費電力の半導体発光装置を得ることができる。
【0056】
さらに、半導体エピタキシャル層を形成するための基材となる半導体基板との間に、半導体エピタキシャル構造を上記半導体基板からリフトオフするための犠牲層を設けたことにより、以下の実施の形態5で説明するように、異種基板上に半導体発光装置を形成できる。
【0057】
なお、上記実施の形態4において、クラッド層1またはクラッド層2を設けない構造とすることもできる。
【0058】
実施の形態5
図8は本発明の実施の形態5の半導体発光装置の構造を示す斜視図である。この実施の形態5の半導体発光装置は、上記実施の形態4の半導体エピタキシャル構造(図7)を用いて構成したものである。
【0059】
この実施の形態5の半導体発光装置は、異種基板861と、駆動集積回路862と、メタル層863と、互いに分離された複数の半導体エピタキシャル薄膜(半導体エピタキシャル構造領域)864とを備える。
【0060】
複数の半導体エピタキシャル構造領域864のそれぞれは、コンタクト層1と、クラッド層1と、活性層1および活性層2で構成された活性層と、クラッド層2と、コンタクト層2とを積層した構造であって、上記実施の形態4の半導体エピタキシャル構造(図7参照)と同様の構造である。
【0061】
上記の実施の形態5のコンタクト層1,クラッド層1,活性層,クラッド層2,コンタクト層2は、例えば、それぞれ上記実施の形態4(図7参照)のコンタクト層1 752,クラッド層1 703,活性層704,クラッド層2 705,コンタクト層706と同じものである。
【0062】
異種基板861は、例えばSi基板である。駆動集積回路862は、異種基板861上に設けられている。メタル層863は、異種基板861上の発光部配列領域に設けられており、互いに分離された複数の半導体エピタキシャル構造領域864を異種基板861にそれぞれ接合した構造である。
【0063】
図8に示すように、実施の形態5の半導体発光装置は、異種基板861上に、それぞれ発光部となる複数の半導体エピタキシャル構造領域(コンタクト層1,クラッド層1,活性層,クラッド層2,コンタクト層2の積層構造領域)864を互いに分離し、略一列にアレイ配列したものである。それぞれの発光部を駆動集積回路862で個別に駆動制御できるように、半導体エピタキシャル構造領域864と駆動集積回路862の間は、適宜電極によって接続される。
【0064】
実施の形態5の半導体発光装置に製造工程について以下に説明する。まず、上記実施の形態4の半導体エピタキシャル構造(図7参照)と同様に、半導体ウエハの基板701上に、複数の半導体エピタキシャル層(バッファー層702,犠牲層750,コンタクト層1 752,クラッド層1 703,活性層704,クラッド層2 705,コンタクト層2 706)を積層形成した半導体エピタキシャルウエハを用意する。
【0065】
次に、上記の半導体エピタキシャル層の積層構造を、それぞれ発光部となる複数の領域を残して犠牲層750の上面が露出するようにメサエッチングし、それぞれ発光部となる複数の半導体エピタキシャル構造領域864(コンタクト層1752,クラッド層1 703,活性層704,クラッド層2 705,コンタクト層2 706バッファー層502)に分割する。
【0066】
次に、上記のメサエッチングした半導体エピタキシャルウエハの上面に半導体エピタキシャル構造領域864の固定のためのキャリアシートを張り付けたあと、犠牲層750を選択エッチングして、複数の半導体エピタキシャル構造領域864を基板701からリフトオフする。
【0067】
例えば、AlAs層の犠牲層750を、フッ化水素酸(HF)をエッチング液としてウエットエッチングすることにより、コンタクト層1/クラッド層1/活性層/クラッド層2/コンタクト層2からなる半導体エピタキシャル構造領域864をリフトオフすることができる。このHFを用いたウエットエッチングでは、犠牲層のAlAs層は、半導体エピタキシャル構造領域864を構成するGaAs層およびAlGaAs層との選択エッチング比が極めて高い。このため、AlAs層が完全にエッチングされる時間内に、半導体エピタキシャル構造領域864を構成する他の半導体エピタキシャル層はほとんどエッチングされない。従って、半導体エピタキシャル構造領域864を、ほとんどエッチングすることなくリフトオフできる。
【0068】
そして、上記のリフトオフした複数の半導体エピタキシャル構造領域864を、キャリアシートから剥がして、異種基板861に接合し、配列する。
【0069】
以上にように実施の形態5によれば、上記実施の形態4の半導体エピタキシャル構造を用いて半導体発光装置を構成したことにより、発光効率が高く、低電流駆動では発光強度が高く、高電流駆動では電流−発光強度特性の直線性に優れ、かつ低抵抗および低消費電力の発光部が得られる。
【0070】
さらに、半導体エピタキシャル構造領域を犠牲層でリフトオフして、異種基板上に発光部を設けることにより、半導体複合発光装置(複合半導体で構成された半導体発光装置)を実現できる。
【0071】
また、異種基板のメタル層上に発光部(リフトオフした半導体エピタキシャル構造領域)を設けることにより、反射光をも取り出す構造とすることができるので、さらに高い発光効率が得られる。
【0072】
【発明の効果】
以上説明したように本発明によれば、発光効率および高電流注入領域での電流−発光強度特性に優れ、かつ低抵抗および低消費電力の半導体発光装置を得ることができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の半導体エピタキシャル層の積層構造(半導体エピタキシャル構造)を示す図である。
【図2】 図1の半導体エピタキシャル構造のエネルギーバンド構造を模式的に示した図である。
【図3】 図2のpn接合に順方向の電圧(p側に+電位、n側に−電位)を印加した場合にエネルギーバンド図を模式的に示した図である。
【図4】 本発明の実施の形態2の半導体エピタキシャル層の積層構造(半導体エピタキシャル構造)を示す図である。
半導体エピタキシャル層構造を示す図である。
【図5】 本発明の実施の形態3の半導体発光装置の構造を示す断面図である。
【図6】 本発明の実施の形態3の半導体発光装置の部分構造を示す上面図である。
【図7】 本発明の実施の形態4の半導体エピタキシャル層の積層構造(半導体エピタキシャル構造)を示す図である。
【図8】 本発明の実施の形態5の半導体発光装置の構造を示す斜視図である。
【符号の説明】
101,401,501,701 基板、 102,402,502,702バッファー層、 103,503,703 クラッド層1、 104a,404a,504a,704a 活性層1、 104b,404b,504b,704b 活性層2、 104,404,504,704 活性層、 105,405,505,705 クラッド層2、 106,406,506 コンタクト層、 706 コンタクト層2、 522 個別電極、 523 共通電極、 524 電極パッド、 750 犠牲層、 752 コンタクト層1、 861 異種基板、 862 駆動集積回路、 863 メタル層、 864 半導体エピタキシャル薄膜(半導体エピタキシャル構造領域)。

Claims (6)

  1. その一部が発光領域として働く活性層からなる第1の半導体エピタキシャル層と、上記第1の半導体エピタキシャル層を挟むようにそれぞれ上記第1の半導体エピタキシャル層に接して積層された第2の半導体エピタキシャル層および第3の半導体エピタキシャル層とを備え、
    上記第1の半導体エピタキシャル層のエネルギーバンドギャップが、上記第2の半導体エピタキシャル層のエネルギーバンドギャップおよび上記第3の半導体エピタキシャル層のエネルギーバンドギャップよりも狭く、
    上記第1の半導体エピタキシャル層内に、半導体エピタキシャル成長のときにあらかじめそれぞれ異なる不純物をドーピングして形成された第1導電型半導体エピタキシャル層部分と第2導電型半導体エピタキシャル層部分のエネルギーバンドの急峻な変化を伴う界面からなる、均一、平坦でエピタキシャル構造の積層面に平行なpn接合界面が存在する
    ことを特徴とする半導体発光装置用半導体エピタキシャル構造。
  2. 請求項1記載の半導体エピタキシャル構造において、
    上記第2の半導体エピタキシャル層の導電型が、第1導電型であり、
    上記第3の半導体エピタキシャル層の導電型が、第2導電型であり、
    上記第1の半導体エピタキシャル層内の上記第1導電型半導体エピタキシャル層が、上記第2の半導体エピタキシャル層との界面側に設けられており、
    上記第1の半導体エピタキシャル層内の上記第2導電型半導体エピタキシャル層が、上記第3の半導体エピタキシャル層との界面側に設けられている
    ことを特徴とする半導体発光装置用半導体エピタキシャル構造。
  3. 請求項1に記載の半導体エピタキシャル構造と、この半導体エピタキシャル構造の基材となる基板との間に、上記半導体エピタキシャル構造を上記基板からリフトオフするための犠牲層をさらに備えた
    ことを特徴とする半導体発光装置用半導体エピタキシャル構造。
  4. 請求項1に記載の半導体発光装置用半導体エピタキシャル構造の領域からなる発光部と、
    上記発光部のpn接合に電流を流すための電極と
    を備えた
    ことを特徴とする半導体発光装置。
  5. 上記犠牲層で上記基材となる基板からリフトオフした請求項3記載の半導体発光装置用半導体エピタキシャル構造の領域からなる発光部と、
    上記基材となる基板とは異種のものであって、上記発光部が接合された異種基板と
    を備えた
    ことを特徴とする半導体発光装置。
  6. 請求項4または5に記載の半導体発光装置において、
    上記発光部を略一列にアレイ配置したことを特徴とする半導体発光装置。
JP2002350808A 2002-12-03 2002-12-03 半導体発光装置用半導体エピタキシャル構造および半導体発光装置 Expired - Fee Related JP4148764B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002350808A JP4148764B2 (ja) 2002-12-03 2002-12-03 半導体発光装置用半導体エピタキシャル構造および半導体発光装置
US10/725,078 US6881978B2 (en) 2002-12-03 2003-12-02 Semiconductor epitaxial structure and semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002350808A JP4148764B2 (ja) 2002-12-03 2002-12-03 半導体発光装置用半導体エピタキシャル構造および半導体発光装置

Publications (2)

Publication Number Publication Date
JP2004186368A JP2004186368A (ja) 2004-07-02
JP4148764B2 true JP4148764B2 (ja) 2008-09-10

Family

ID=32500753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350808A Expired - Fee Related JP4148764B2 (ja) 2002-12-03 2002-12-03 半導体発光装置用半導体エピタキシャル構造および半導体発光装置

Country Status (2)

Country Link
US (1) US6881978B2 (ja)
JP (1) JP4148764B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
TWI282629B (en) * 2005-06-21 2007-06-11 Unit Light Technology Inc Method for fabricating LED
TWI427824B (zh) * 2008-03-14 2014-02-21 Asahi Kasei Emd Corp 紅外線發光元件
JP4595012B2 (ja) * 2008-03-26 2010-12-08 株式会社沖データ 半導体発光装置、光プリントヘッド、および画像形成装置
US20190272994A1 (en) * 2009-10-14 2019-09-05 Alta Devices, Inc. High growth rate deposition for group iii/v materials
US9834860B2 (en) * 2009-10-14 2017-12-05 Alta Devices, Inc. Method of high growth rate deposition for group III/V materials
US11393683B2 (en) * 2009-10-14 2022-07-19 Utica Leaseco, Llc Methods for high growth rate deposition for forming different cells on a wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510515A (en) * 1981-01-28 1985-04-09 Stanley Electric Co., Ltd. Epitaxial wafer of compound semiconductor display device
NL9001193A (nl) * 1990-05-23 1991-12-16 Koninkl Philips Electronics Nv Straling-emitterende halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
JP3813010B2 (ja) * 1997-06-09 2006-08-23 沖電気工業株式会社 発光ダイオード素子及び発光ダイオード素子アレイ
JPH11340501A (ja) 1998-05-28 1999-12-10 Ricoh Co Ltd 発光ダイオード及び発光ダイオードアレイ
TW406442B (en) * 1998-07-09 2000-09-21 Sumitomo Electric Industries White colored LED and intermediate colored LED
WO2000041221A2 (de) * 1999-01-04 2000-07-13 Infineon Technologies Ag Verfahren und vorrichtung zur formgebung von halbleiteroberflächen

Also Published As

Publication number Publication date
US6881978B2 (en) 2005-04-19
US20040113225A1 (en) 2004-06-17
JP2004186368A (ja) 2004-07-02

Similar Documents

Publication Publication Date Title
US9136432B2 (en) High efficiency light emitting diode
JP4595012B2 (ja) 半導体発光装置、光プリントヘッド、および画像形成装置
US20080157107A1 (en) Light-emitting diode and method for manufacturing the same
JP3207773B2 (ja) 化合物半導体発光素子及びその製造方法
US20130015465A1 (en) Nitride semiconductor light-emitting device
JP3720341B2 (ja) 半導体発光素子
KR20100068839A (ko) 발광 소자의 제조 방법
KR20130042784A (ko) 질화물 반도체 발광소자
US20130062657A1 (en) Light emitting diode structure and manufacturing method thereof
JP4023893B2 (ja) 発光素子アレイ及び発光素子
JP4148764B2 (ja) 半導体発光装置用半導体エピタキシャル構造および半導体発光装置
US20090001402A1 (en) Semiconductor element and method of making the same
JP3813010B2 (ja) 発光ダイオード素子及び発光ダイオード素子アレイ
JP4174581B2 (ja) 発光素子の製造方法
JP2000323750A (ja) 発光ダイオードアレイ
JP3787207B2 (ja) 半導体発光素子
KR100701094B1 (ko) 발광 다이오드 및 그 제조 방법
KR101123012B1 (ko) 반도체 발광소자
KR20110091245A (ko) 반도체 발광소자 및 그 제조방법
JP3717284B2 (ja) 発光素子、発光素子アレイ及び発光素子の製造方法
JPH09129933A (ja) 発光素子
JP2006287120A (ja) 発光素子及びその製造方法
JP3638413B2 (ja) 半導体発光装置とその製造方法
JP2019046971A (ja) 発光装置の製造方法
US20230378395A1 (en) Optoelectronic device with a contact layer and a roughened layer arranged thereon, and production method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4148764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees