JP4595012B2 - 半導体発光装置、光プリントヘッド、および画像形成装置 - Google Patents

Description

本発明は、発光機能を有する半導体装置、光プリントヘッド、および画像形成装置に関するものである。

発光機能を有する半導体素子として、例えば、特許文献１が開示されている。特許文献１には、図３１に示すように、ｐ型の第１層３１２、ｐ型の第２層３１４、ｎ型の第３層３１６、ｐ型の第４層３１８、ｎ型の第５層３２０、ｎ型の第６層３２２で成るサイリスタ構造の半導体素子が開示されている。
この種の半導体素子では、アノードとカソード間に電流が流れるＯＮの状態において、順方向のｐｎ接合を介して注入された少数キャリアが発光・再結合するように半導体材料層を設けることで、ＯＮ状態で発光する３端子発光素子を作製することができる。

ところで、上記構造の３端子発光素子では、良好なサイリスタ動作を得るには、ゲート層に注入された少数キャリアがゲート層内で極力再結合されずにゲート層を通過できることが望ましいと考えられ、他方、発光動作の面からは、活性層に注入された少数キャリアを活性層内に閉じ込めてキャリア密度を高くすることにより、発光効率を高くできると考えられている。
活性層内にキャリアを閉じ込めるためには、活性層に接する半導体層界面にエネルギー障壁を設けると共に、或る程度の厚い半導体層を設けることが必要と考えられるが、このことは、ゲート制御特性を良くするものであり、少数キャリアがゲート層内で極力再結合されずにゲート層を通過させることとは相反するものである。
このように、従来構造の３端子発光素子では、電気特性と発光特性の双方を最適化することは困難であった。

本発明は、上記課題に鑑み、電気特性と発光特性を共に最適化した高特性の半導体装置、光プリントヘッド、および画像形成装置を提供することを目的としている。

すなわち、本発明は、カソード電極と電気的に接続して設けられたカソード層と、カソード層に接して設けられた第１のクラッド層と、第１クラッド層のカソード層と接する面と反対側の面に接して設けられ、電子と正孔との再結合により発光する活性層と、活性層の第１のクラッド層と接する面と反対側の面に接して設けられ、第１のクラッド層と導電型が異なる第２のクラッド層と、第２のクラッド層に接して設けられ、かつゲート電極と電気的に接続して設けられたゲート層と、ゲート層に接して設けられ、カソード層とは導電型が異なり、かつアノード電極と電気的に接続して設けられたアノード層とを備え、第１のクラッド層及び第２のクラッド層は、活性層よりエネルギーバンドギャップが大きくなるべく形成され、ゲート層は、該ゲート層の厚さが当該ゲート層に注入された少数キャリアの平均自由行程以下で形成され、ゲート電極は、ゲート層とアノード層とが接する面の平行位置で、かつカソード電極とアノード電極との間の位置に設けられることを特徴としている。

また、別の本発明は、カソード電極と電気的に接続して設けられたカソード層と、カソード層に接して設けられた第１のクラッド層と、第１クラッド層のカソード層と接する面と反対側の面に接して設けられ、電子と正孔との再結合により発光する活性層と、活性層の第１のクラッド層と接する面と反対側の面に接して設けられ、第１のクラッド層と導電型が異なる第２のクラッド層と、第２のクラッド層に接して設けられ、かつゲート電極と電気的に接続して設けられたゲート層と、ゲート層の第２のクラッド層と接する面と反対側の面から当該ゲート層の内部に向けて、当該ゲート層と導電型が異なる不純物が選択的に拡散され、かつアノード電極と電気的に接続して設けられたアノード領域とを備え、第１のクラッド層及び第２のクラッド層は、活性層よりエネルギーバンドギャップが大きくなるべく形成され、アノード領域及びゲート層は、該アノード領域と該ゲート層との境界を示す拡散フロントと、該ゲート層の第２クラッド層と接する面との距離が当該ゲート層に注入された少数キャリアの平均自由行程以下で形成され、ゲート電極は、ゲート層とアノード領域とが接する面の平行位置で、かつカソード電極とアノード電極との間の位置に設けられることを特徴としている。

本発明によれば、半導体動作を行うためのゲート制御性が発光効率に大きな影響を与えることはなく、逆に、発光特性を高めるための半導体層構造が上記ゲート制御性に大きな影響を与えることもない。よって、電気特性と発光特性の双方を最適化した高特性の半導体装置を実現することができる。

以下に、本発明の半導体発光装置としての３端子発光素子の実施例を図面に基づいて説明する。

図１は本発明の実施例１による３端子発光素子の半導体層構造を示す図である。
本実施例の半導体薄膜層は、その半導体層を結晶成長させた母材基板から、その半導体層を剥離することで得ることができる。

半導体薄膜層は、図１に示すように、領域Ａ、領域Ｂの２つの領域から構成される。
領域Ａは、主として発光機能に関わる半導体層領域、領域Ｂは主としてゲート制御特性に関わる半導体層領域であり、１１０は接合層、１１１はカソード・導通層、１１２はカソード・コンタクト層、１１３は下クラッド層、１１４は活性層、１１５は上クラッド層、１２０ａはゲート・コンタクト層、１２０ｂはゲート・導通層、１２１はアノード・導通層、１２２はアノード・コンタクト層である。また、１３１はアノード電極、１３２はゲート電極、１３３はカソード電極である。

上記各半導体層を構成する半導体材料は、例えば、ＩｎＰ系半導体材料、ＡｌＧａＡｓ系半導体材料、ＩｎＧａＡｌＰ系半導体材料、ＧａＮ系半導体材料等の窒化物系半導体材料等を使用することができる。

以下に、ＡｌＧａＡｓ系半導体材料を用いた場合の各半導体層の構成を説明する。
図１において、接合層１１０はｎ型ＧａＡｓ層、カソード・導通層１１１はｎ型Ａｌ_ｓＧａ_１−ｓＡｓ層、カソード・コンタクト層１１２はｎ型ＧａＡｓ層、下クラッド層はＡｌ_ｘＧａ_１−ｘＡｓ層、活性層１１４はｎ型Ａｌ_ｙＧａ_１−ｙＡｓ層、上クラッド層１１５はｐ型Ａｌ_ｚＧａ_１−ｚＡｓ層、ゲート・コンタクト層１２０ａはｎ型ＧａＡｓ層、ゲート・導通層１２０ｂはｎ型Ａｌ_ｇＧａ_１−ｇＡｓ層、アノード・導通層１２１はｐ型Ａｌ_ｔＧａ_１−ｔＡｓ層、アノード・コンタクト層１２２はｐ型ＧａＡｓ層である。
尚、上記半導体層に加え、各コンタクト層を露出するためにエッチング停止層、例えば、ＩｎＧａＰ層などをコンタクト層上に設けることもできる。

上記構成では、ゲート・コンタクト層１２０ａとゲート・導通層１２０ｂの総厚は、このゲート層に注入される少数キャリア（正孔）がこの層を通過できるよう、十分薄い層とすることが望ましい（例えば、２００ｎｍ以下）。また、ゲート・導通層１２０ｂは、この層に注入された少数キャリアがこの層を通過できるように、不純物濃度を十分低くすることが望ましい（例えば、１×１０^１７ｃｍ^−３以下）。

ここで、ゲート層（ゲート・コンタクト層１２０ａとゲート・導通層１２０ｂ）の条件について、具体的に説明する。
ゲート層の厚さは、Ｐ型アノード導通層１２１とｎ型ゲート導通層１２０ｂのｐｎ接合を介して注入された正孔の平均自由行程よりも薄くすることが望ましい。少数キャリアの平均自由行程とは、キャリアがキャリアの寿命内で拡散する距離（拡散長）を意味し、
キャリアの寿命をτ、拡散係数をＤとすると、上記拡散距離（拡散長）Ｌは、下式（１）で表すことができる。
Ｌ＝√（τＤ）・・・・・（１）

上記ゲート層の厚さが、注入された少数キャリアの平均自由行程（すなわち、拡散長）よりも厚い場合は、ゲート層内における少数キャリアの再結合が多くなり、アノード／ゲート間電流が大きくなるため、アノード／カソード間の電流が減少する。その結果、活性層内における注入キャリアの再結合が少なくなり、発光効率は著しく低下する。このような状況下では、ゲート電圧によって発光状態を良好に制御することは困難となる。

以下、ゲート層の厚さと平均自由行程との関係につき、具体的な数値を用いて説明する。
ここでは、ゲート層を低ドープ濃度（電子濃度：１×１０^１７ｃｍ^−３）のｎ型Ａｌ_ｘＧａ_１−ｘＡｓ層（ゲート・導通層１２０ｂ）と高ドープ濃度（電子濃度：５×１０^１８ｃｍ^−３）のｎ型ＧａＡｓ層（ゲート・コンタクト層１２０ａ）で構成する例を説明する。本具体例では、上記Ａｌ混晶比（ｘ）を活性層と同じＡｌ混晶比（ｘ＝０．１５）とした場合と、活性層より大きいＡｌ混晶比（ｘ＝０．４）とした場合について説明する。
尚、ゲート・コンタクト層１２０ａで、高ドープ濃度を例示する理由は、高ドープ濃度にすることで、ゲート電極のコンタクト抵抗を小さくすることができるからである。

ここで、ｎ型ＧａＡｓ層に注入された少数キャリア（正孔）の拡散距離Ｌｐは、電子濃度Ｎｅに対して、
Ｎｅ（ＧａＡｓ−１）＝５×１０^１８ｃｍ^−３で、Ｌｐ（ＧａＡｓ−１）＝０．３μｍ
Ｎｅ（ＧａＡｓ−２）＝１×１０^１７ｃｍ^−３で、Ｌｐ（ＧａＡｓ−２）＝４．２μｍ
である。

Ａｌ_ｘＧａ_１−ｘＡｓ内の拡散長を上記したＧａＡｓ内の拡散長データから求める。
拡散係数Ｄはキャリアの移動度に依存する。また、Ａｌ_ｘＧａ_１−ｘＡｓ系材料の場合、拡散係数Ｄは、Ａｌ混晶比（ｘ）の増加に伴い減少する。
Ａｌ混晶比ｘ＝０、ｘ＝０．１５、ｘ＝０．４の各拡散係数を、それぞれＤ_０、Ｄ_０．１５、Ｄ_０．４とすると、Ｄ_０に対するＤ_０．１５、の比η_０．１５（Ｄ_０．１５、／Ｄ_０）と、Ｄ_０に対するＤ_０．４の比Ｄ_０．４（Ｄ_０．４／Ｄ_０）は、それぞれ、η_０．１５＝０．８、η_０．４＝０．０６
となる。

また、キャリアの寿命τは、多数キャリア濃度と少数キャリア濃度の積に依存し、同じ濃度で比較すれば、キャリアの寿命は同じである。キャリアの寿命τは、Ａｌ混晶比（ｘ）に依存する。
ｘ＝０の場合の寿命（τ_０）に対するｘ＝０．１５の場合の寿命（τ_０．１５）の比χ_０．１５（τ_０．１５／τ_０）と、ｘ＝０の場合の寿命（τ_０）に対するｘ＝０．４の場合の寿命（τ_０．４）の比χ_０．４（τ_０．４／τ_０）は、それぞれ、χ_０．１５＝０．１、χ_０．４＝０．０１
となる。

上記結果から、式（１）を用い、ドープ濃度がＡｌ混晶比ｘ＝０．１５の拡散長Ｌｐ（ｘ：０．１５）と、ｘ＝０．４の拡散長Ｌｐ（ｘ：０．４）を求める。
Ｌｐ（ｘ：０．１５）＝Ｌｐ（ＧａＡｓ−２）×√（η_０．１５×χ_０．１５）
＝４．２［μｍ］×√（０．８×０．１）
≒１．２［μｍ］
Ｌｐ（ｘ：０．４）＝Ｌｐ（ＧａＡｓ−２）×√（η_０．４×χ_０．４）
＝４．２［μｍ］×√（０．０６×０．０１）
≒０．１［μｍ］

上記算出結果から、ゲート層をゲート・コンタクト層：ＧａＡｓ層（電子濃度：５×１０^１８ｃｍ^−３）と、ゲート・導通層：Ａｌ_０．１５Ｇａ_０．８５Ａｓ層（電子濃度：１×１０^１７ｃｍ^−３）とで構成する場合、ゲート層の厚さを少なくともゲート・コンタクト層内の少数キャリアの拡散長とゲート・導通層内の少数キャリアの拡散長の合計より薄くする。
例えば、各々の層厚を各層内の拡散長の１／２の厚さ、すなわち、
コンタクト層は、ＧａＡｓ層厚＝Ｌｐ（ＧａＡｓ−１）／２＝０．１５μｍ
導通層は、Ａｌ_０．１５Ｇａ_０．８５Ａｓ層厚＝Ｌｐ（ｘ：０．１５）／２＝０．６μｍ
にすることができる。

また、ゲート層をゲート・コンタクト層：ＧａＡｓ層（電子濃度：５×１０^１８ｃｍ^{− ３}）と、ゲート・導通層：Ａｌ_０．４Ｇａ_０．６Ａｓ層（電子濃度：１×１０^１７ｃｍ^{− ３}）とで構成する場合、ゲート層の厚さを少なくともゲート・コンタクト層内の少数キャリアの拡散長とゲート・導通層内の少数キャリアの拡散長の合計より薄くする。
例えば、各々の層厚を各層内の拡散長の１／２の厚さ、すなわち、
コンタクト層は、ＧａＡｓ層厚＝Ｌｐ（ＧａＡｓ−１）／２＝０．１５μｍ
導通層は、Ａｌ_０．４Ｇａ_０．６Ａｓ層厚＝Ｌｐ（ｘ：０．４）／２＝０．０５μｍ
にすることができる。

各層のＡｌ混合比、ｘ、ｙ、ｚ、ｓ、ｔの関係は、少なくとも、ｘ、ｚ、ｓ、ｔがｙよりも大きいことが望ましい。
ｘ、ｚ＞ｙとすると、活性層内に注入されたキャリアを閉じ込めることが可能となり、ｓ、ｔ＞ｙとすると、発光により他の波長が励起されて発光することを防止できる。

ｇについては、ｇ≧ｙとすることが望ましい。ｇ＝ｙとすることにより、ゲート層内で注入された少数キャリアの一部が再結合しても、キャリアの再結合によって発光する光の波長が活性層で発光する光の波長と同等となるため、発光素子として波長分布が狭く良好な発光特性が得られる。
また、ｇの半導体層が間接半導体材料となる領域の値を選ぶことで、ゲート層内で注入された少数キャリアの一部が再結合してもキャリアの再結合によって発光せず、発光素子として波長分布が狭く良好な発光特性が得られる。

次ぎに、窒化物系半導体材料を用いた場合の各半導体層の構成例を説明する。
図１において、接合層１１０はｎ型ＧａＮ層、或いはＡｌＮ／ＧａＮ層である。カソード・導通層１１１はｎ型Ａｌ_ｓＧａ_１−ｓＮ層、カソード・コンタクト層１１２はｎ型ＧａＮ層、下クラッド層１１３はｎ型ＧａＮ層、活性層１１４はｎ型Ｉｎ_ｙＧａ_１−ｙＮ層、上クラッド層１１５はｐ型ＧａＮ層、ゲート・コンタクト層１２０ａはｎ型ＧａＮ層、ゲート・導通層１２０ｂはｎ型Ａｌ_ｇＧａ_１−ｇＮ層、アノード・導通層１２１はｐ型Ａｌ_ｔＧａ_１−ｔＮ層、アノード層・コンタクト１２２はｐ型ＧａＮ層である。
尚、下クラッド層１１３と上クラッド層１１５はＡｌ_ｒＧａ_１−ｒＮ層を含む層で構成しても良く、また、活性層１１４は［ＧａＮ／Ｉｎ_ｙＧａ_１−ｙＮ］の多重量子井戸層としても良い。

ここで、窒化物によるゲート層の条件について具体的に説明する。
ここでは、窒化物によるゲート層厚の具体例として、ゲート層をｎ型ＧａＮ層で構成した場合と、ゲート層をｐ型ＧａＮ層で構成した場合について説明する。

ｎ型ＧａＮ層中の正孔の拡散長Ｌｐ（ＧａＮ）は、０．２８μｍ、ｐ型ＧａＮ層中の電子の拡散長Ｌｅ（ＧａＮ）は、０．２μｍである。
ここで、例えば、上記と同様に、ゲート層の厚さを拡散長の１／２にすると、
ゲート層をｎ型ＧａＮ層で構成した場合、
ｎ型ＧａＮゲート層厚は、Ｌｐ（ＧａＮ）／２＝０．１４μｍとすることができる。
また、ゲート層をｐ型ＧａＮ層で構成した場合、
ｐ型ＧａＮゲート層厚は、Ｌｅ（ＧａＮ）／２＝０．１μｍとすることができる。

さらに、ＡｌＧａＩｎＰ系半導体材料を用いた場合の各半導体層の構成例を説明する。図１において、接合層１１０はｎ型ＧａＡｓ層、カソード・導通層１１１はｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ層、カソード・コンタクト層１１２はｎ型ＧａＡｓ層、下クラッド層１１３はｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ層、活性層１１４はｎ型Ｉｎ_ｙＧａ_１−ｙＰ層、上クラッド層１１５はｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ層、ゲート・コンタクト層１２０はｎ型ＧａＡｓ層、アノード・導通層１２１はｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ層、アノード層・コンタクト１２２はｐ型ＧａＡｓ層である。尚、活性層１１４はＩｎＧａＰの多重量子井戸層としても良い。

図２は、図１に示す半導体薄膜層を成長基板から剥離するための構造例を示している。ここでは、半導体薄膜層ＧａＡｓ基板としてＡｌＧａＡｓ系半導体材料を使用した場合の半導体薄膜層の剥離について説明する。

図２中、１０１は成長基板となるＧａＡｓ基板、１０２は半導体薄膜層をエピタキシャル成長させるためのバッファー層となるＧａＡｓ層、１０３は半導体薄膜層をＧａＡｓ基板１０１から剥離するためのエッチング層となるＡｌ_ｐＧａ_１−ｐＡｓ層であり、例えば、ｐ＝１の場合のＡｌＡｓ層である。

図２に示すＧａＡｓ基板１０１を所望のサイズにメサエッチングして島状パターンを形成し、エッチング層１０３を露出させると共に、適宜、半導体薄膜層を支持するための支持体を形成してエッチング層１０３を選択的にエッチングすることで、上記島状パターンをＧａＡｓ基板１０１から剥離することができる。ＧａＡｓ基板１０１から剥離した半導体薄膜層は、例えば、分子間力によって他の基板上に接合する。

図３は異種基板上に半導体薄膜層を接合した形態を示している。
異種基板２０１として、例えば、Ｓｉ基板、ＩＣ基板、ガラス基板、セラミック基板、プラスティック基板、金属基板等を用いることができる。図３中、２０２は基板２０１と半導体薄膜層との間に設けた別の材料層で、基板２０１の表面を平坦化するための平坦化層である。

半導体薄膜層を異種基板２０１上に接合した後、個別の素子に分離したり、各素子のカソード・コンタクト層やゲート・コンタクト層、或いはアノード・コンタクト層をパターン形成したりするための標準的なフォトリソ・エッチング工程を実行することにより、図４に示す３端子発光素子を作製することができる。

図４に示す３端子発光素子を、図５に示すように、複数個１次元的に配列することにより、３端子発光素子アレイを構成することができる。尚、図５では、図１〜図４に示す構成要素と同一の構成要素には同一の符号を付した。
また、図６に示すように、３端子発光素子３０１を２次元的に配列しても良い。

また、図２〜図４では、半導体薄膜層を異種基板上に接合する形態を示したが、図７に示すように、成長基板４０１から半導体薄膜層を剥離せずに、そのまま基板４０１上に存在させるようにしても良い。

次ぎに、本実施例１による３端子発光素子の動作を説明する。
図１において、アノード電極１３１をプラス電位、カソード電極１３３をアノード電圧に対してマイナス方向の電位（例えば、接地電位）とし、ゲート電極１３２をプラス電位とする。

アノード電極−ゲート電極間が逆バイアスの電位関係にある間は、ゲート・コンタクト層１２０ａと上クラッド層１１５の間のＰｎ接合も逆バイアスの電位関係にあり、アノード−カソード間に電流は流れない。アノード電圧がゲート電圧を超えて高くなると、アノード電極−ゲート電極間の順方向特性が強化され、ゲート・コンタクト層１２０ａに注入されたキャリアが電場によって加速・増幅されるため、ゲート・コンタクト層１２０ａと上グラッド層１１５間のｐｎ接合は、逆バイアスの電位関係を維持できなくなり、アノードとカソードとの間の全ての接合が順方向的動作となって、アノード電極１３１とカソード電極１３３間に大きな電流が流れる。
この状態では、上クラッド層１１５から注入されるキャリアは、下クラッド層１１３によるエネルギー障壁によって拡散が阻止されると共に、電子は上クラッド層１１５によるエネルギー障壁によって拡散が阻止されるため、活性層１１４にキャリアが高密度に閉じ込められ、高効率で再結合、発光する。
ゲート電極１３２にプラス電位を印加し、アノード電極１３１に３端子発光素子がＯＮにならないレベルにプラス電圧を印加した状態で、ゲート電極１３２の電位を低くすることにより、アノード電極−ゲート電極間に順方向にキャリアが注入され、ゲート・コンタクト層２１０ａと上クラッド層の間のｐｎ接合が順方向になり、３端子発光素子はＯＦＦの状態からＯＮの状態となる。

ｎ型ゲート層を、コンタクト層（１２０ａ）と低不純物濃度の導通層（１２０ｂ）とで構成し、その総厚を薄くすることにより、ゲート層内でのキャリア再結合は小さくなり、電流は主にアノードとカソード間を流れるため、キャリアは主として活性層１１４内で効率良くに再結合し、発光効率の高い３端子発光素子が得られる。

以上、本発明の実施例１では、活性層１１４と、活性層１１４の上下に導電型が異なる上クラッド層１１５、１１３を設け、第１導電型の下クラッド層１１３に導通するカソード・コンタクト層１１２を設け、第２導電型の上クラッド層１１５の上方に、第１導電型のゲート・コンタクト層１２０ａを設け、ゲート層を活性層１１４のエネルギーバンドギャップと同等以上の低濃度のゲート・導通層１２０ｂとゲート・コンタクト層１２０ａで構成し、ゲート層の総厚を少なくとも注入された少数キャリアの平均自由工程を越えない厚さとし、ゲート・コンタクト層１２０ａ上に活性層１１４のエネルギーバンドギャップと同等以上のアノード・導通層１２１とアノード・コンタクト層１２２を設けて３端子発光素子を構成したので、３端子動作を行うためのゲート制御性が発光効率に大きな影響を与えることはなく、逆に、発光特性を高めるための半導体層構造が３端子動作を行うためのゲート制御性に大きな響を与えることもない。よって、電気特性と発光特性の双方を最適化した高特性の３端子発光素子を実現することができる。

特に、ゲート層を少なくとも２層とし、ｐｎ接合を形成するゲート層のエネルギーバンドギャップエネルギーを活性層のエネルギーバンドギャップエネルギーと同等としたので、ゲート層内に注入された少数キャリアの再結合によって発光する光の波長を活性層で発光する光の波長と同等とすることができ、狭い発光波長分布を持つ優れた発光特性の３端子発光素子が得られる。
また、ゲート層を少なくとも２層とし、ｐｎ接合を形成するゲート層のエネルギーバンドギャップエネルギーを間接遷移となるように組成を選択することで、ゲート層内に注入された少数キャリアの再結合が非発光再結合となり、狭い発光波長分布を持つ優れた発光特性の３端子発光素子が得られる。

次ぎに、実施例１による３端子発光素子の変形例を図８〜図１３に基づいて説明する。

図８は変形例（１）を示し、変形例（１）では、カソード電極１３４を、半導体薄膜層の上面でなく、裏面に形成する構造とした。この場合、図９に示す変形例（２）のように、カソード・導通層１１１と接合層１１０を省略し、カソード・コンタクト層１１２が接合層を兼ねる構造としても良い。

図１０は変形例（３）を示し、変形例（３）では、ｎ型活性層１１４に代えてｐ型活性層１１６とした。

図１１は変形例（４）を示し、変形例（４）では、上クラッド層１１５の上層と下クラッド層１１３の下層に別の半導体層１１７、１１８を設ける構成とした。
図１２は変形例（５）を示し、変形例（５）では、ゲート・コンタクト層１２０ａの上に別の半導体層１２６を、カソード・コンタクト層１１２の上に別の半導体層１２５を設ける構成とした。
これらの半導体層１１７、１１８、１２５、１２６は、例えば、クラッド層と比較してよりエネルギーバンドギャップの大きい材料層、エッチング停止層を含む半導体層の単層、或いは複数の積層構造としても良い。

図１３は変形例（６）を示し、変形例（６）では、ゲート層をゲート・コンタクト層１２０ａの１層だけとした。

図１４は、本発明の実施例２による３端子発光素子の半導体層構造を示す図であり、実施例１と同一の構成要素については同一の符号を付している。
以下の説明では、実施例１との相違点について説明する。
図１４中、１４０は第１のゲート・導通層、１４１は第２のゲート・導通層、１４２はゲート・コンタクト層、１５１は選択的に形成した不純物拡散層、１５１ａは第１のゲート・導通層内の拡散領域、１５１ｂは第２のゲート・導通層内の拡散領域、１５１ｃはアノード・コンタクト層（ゲート・コンタクト層内の不純物拡散領域）を示している。

本発明の第２実施例と実施例１の構成で相違する点は、ゲート・コンタクト層１４２をアノード・コンタクト層１５１ｃと同一半導体層１４１上に設けた点、ゲート・コンタクト層１４２の下にゲート・導通層を設け、このゲート・導通層が、エネルギーバンドギャップの異なる１４０と１４１の２層で構成される点、アノード・コンタクト領域とアノード導通領域およびアノード導通領域とゲート・導通層との接合によって形成されるｐｎ接合が、ｎ型半導体層に選択的に形成された不純物拡散領域１５１によって構成される点、不純物拡散領域１５１の拡散フロントがエネルギーバンドギャップの小さいほうのゲート・導通層１４０で構成される点である。

実施例１と同様、本第２実施例においても、種々の半導体材料系を使用することができるが、ここでは、不純物拡散によってｐｎ接合が容易な半導体材料ＡｌＧａＡｓ系について説明する。

図１４において、半導体層１４０（第１のゲート・導通層）はｎ型Ａｌ_ｕＧａ_１−ｕＡｓ層、半導体層１４１（第２のゲート・導通層）はｎ型Ａｌ_ｖＧａ_１−ｖＡｓ層、半導体層１４２（ゲート・コンタクト層）はｎ型ＧａＡｓ層である。また、不純物拡散層はＺｎ拡散層とすることができる。
ここで、半導体層１４０と半導体層１４１のＡｌ混晶比ｕ、ｖをｕ＞ｖとして、半導体層１４０のエネルギーバンドギャップが半導体層１４１のバンドギャップエネルギーよりも小さくなるようにする。さらに、半導体層１４１のＡｌ混晶比を活性層１１４のＡｌ混晶比よりも大きくして、半導体層１４１のエネルギーバンドギャップが活性層１１４のエネルギーバンドギャップよりも大きくなるように半導体層を構成することが望ましい。さらに、半導体層１４０のエネルギーバンドギャップを、活性層１１４のエネルギーバンドギャップと同等、または間接遷移半導体となるように材料の組成を選択することが望ましい。
これらにより、ゲート層内に注入された少数キャリアの再結合によって発光する波長を活性層内で発光する光の波長と同等にすることができる。或いは、ゲート層内でのキャリアの再結合を非発光再結合とすることができる。

また、ゲート・導通層１４０内の拡散フロントとゲート・導通層１４０と上クラッド層１１５との間の距離は、ゲート・導通層１４０内の少数キャリアの平均自由工程以下とすることが望ましい（例えば、２００ｎｍ以下）。
さらには、ゲート・導通層１４０の層厚を、ゲート・導通層内の少数キャリアの平均自由工程以下とすることが望ましい（例えば、２００ｎｍ以下）。また、半導体層１４０の不純物濃度を低くすることが望ましい（例えば、１×１０^１７ｃｍ^−３以下）。
また、半導体層１４０内に形成される横方向のｐｎ接合領域の面積は、少なくとも拡散フロントの面積よりも小さいことが望ましい。

次ぎに、本第２実施例による３端子発光素子の動作を説明する。
第２実施例では、半導体層１４０内に形成されたｐｎ接合を介してキャリアが注入される。横方向では電圧降下が大きくなるため、アノード−カソード間の電圧を大きくしていくと、横方向のキャリア注入に対して縦方向のキャリア注入が主となり、アノード−カソード間の電流が大きくなって、３端子発光素子はＯＮとなる。
実施例１と同様、ゲート電極１３５にプラス電位を印加し、３端子発光素子がＯＮとならないレベルのアノード電圧をアノード電極１３４に印加し、ゲート電圧を下げると、３端子発光素子はＯＮとなる。半導体層１４０内の横方向へ注入されたキャリアの一部は半導体層１４０内で再結合するため、アノード電流の一部はロスするが、半導体層１４０を低ドープ濃度の層にすることで、半導体層１４０内の空乏化された領域の広がりと縦方向の電場によって上クラッド層１１５にドリフトするため、ゲート電流としてロスする成分は少なくなり、よって、高い発光効率で動作する。
また、半導体層１４０内で再結合する成分についても、半導体層１４０を活性層１１４と同等のエネルギーバンドギャップとするか、或いは間接半導体として非発光再結合を主とすることで、活性層１１４で発光する光の波長に対して余分な波長の光が発生することを防止できる。

以上、本発明の第２実施例では、ゲート・コンタクト層１４２をアノード・コンタクト層１５１ｃと同一半導体層１４１上に設け、ゲート・コンタクト層１４２の下にゲート・導通層を設け、ゲート導通層をエネルギーバンドギャップが異なる２つの層１４０、１４１で構成し、アノード・コンタクト領域とアノード導通領域、およびアノード導通領域とゲート・導通層との接合によって形成されるｐｎ接合をｎ型半導体層に選択的に形成された不純物拡散領域１５１によって構成し、不純物拡散領域１５１の拡散フロントをエネルギーバンドギャップが小さい方のゲート・導通層１４０で構成したので、実施例１の効果に加え、ゲート・コンタクト層１４２内でのキャリア再結合を防止し、不要な波長の発光を防止できる効果が得られる。

次ぎに、実施例２による３端子発光素子の変形例を図１５〜図２０に基づいて説明する。
図１５は変形例（１）を示し、変形例（１）では、拡散領域の拡散フロントを半導体層１４３に達しない構成とした。
図１６は変形例（２）を示し、変形例（２）では、半導体層１４３と半導体層１４１の界面に拡散フロントが存在する構成とした。
図１７に示す変形例（３）、および図１８に示す変形例（４）では、カソード電極１３４を薄膜半導体層の裏面に設けた。
図１９は変形例（５）を示し、変形例（５）では、ｎ型の活性層に代えてｐ型活性層１１６を設けた。
図２０は変形例（６）を示し、変形例（６）では、ゲート・導通層１４４を薄くしてドープ量を下げることにより、１層構造とした。

図２１は、本発明の実施例３による３端子発光素子の半導体層構造を示す図であり、第２実施例と同等の構成要素については同じ符号を付している。
以下の説明では、実施例２と相違する点を説明する。
本発明の第３実施例と第２実施例の構成で相違する点は、図２１に示すように、ゲート・コンタクト層１３６の下方領域と拡散領域１５１の間に、拡散領域と同等以上の深さの溝５１０を設けたことである。

第２実施例と同様、本第３実施例においても、種々の半導体材料系を使用することができるが、ここでは、不純物拡散によってｐｎ接合が容易な半導体材料ＡｌＧａＡｓ系について説明する。

図２１において、半導体層１４４（ゲート導通層）はｎ型Ａｌ_ｕＧａ_１−ｕＡｓ層、半導体層１４２（ゲート・コンタクト層）はｎ型ＧａＡｓ層である。また、不純物拡散層はＺｎ拡散層とすることができる。
ここで、半導体層１４４のＡｌ混晶比ｕを活性層１１４のＡｌ混晶比ｙよりも大きくして、半導体層１４４のエネルギーバンドギャップを活性層１１４のエネルギーバンドギャップよりも大きくなるように半導体層を構成することが望ましい。さらに、半導体層１４４のエネルギーバンドギャップを、活性層１１４のエネルギーバンドギャップと同等、または間接遷移半導体となるように材料の組成を選択することが望ましい。
これにより、ゲート層内に注入された少数キャリアの再結合により発光する波長を活性層内で発光する光の波長と同等にすることができる。或いは、ゲート層内でのキャリアの再結合を非発光再結合とすることができる。

また、ゲート・導通層１４４内の拡散フロントとゲート・導通層１４４と上クラッド層１１５との間の距離は、ゲート・導通層１４４内の少数キャリアの平均自由工程以下とすることが望ましい（例えば、２００ｎｍ以下）。
さらには、ゲート・導通層１４４の層厚を、ゲート導通層内の少数キャリアの平均自由工程以下とすることが望ましい（例えば、２００ｎｍ以下）。また、半導体層１４４の不純物濃度を低くすることが望ましい（例えば、１×１０^１７ｃｍ^−３以下）。
また、半導体層１４４内に形成される横方向のｐｎ接合領域の面積を、少なくとも拡散フロントの面積よりも小さくすることが望ましい。

次ぎに、本第３実施例による３端子発光素子の動作を説明する。
第３実施例では、ゲート・コンタクト層１４２からゲート・導通層１４４に印加された電圧は、溝５１０による拡散領域１５１内での電圧降下により、拡散側面領域においてｐｎ接合にかかる電圧が小さくなり、拡散領域の側面でのキャリアの注入はなくなり、主として拡散フロント（底面）でキャリアが注入される。その他の動作は、第２実施例で説明した動作と同様である。

以上、本発明の実施例３では、拡散フロントが存在するゲート層に、拡散深さと同等以上の深さの溝５１０を設けたので、第１、第２実施例の効果に加え、ゲート・コンタクト層１４２からゲート・導通層１４４に印加された電圧は、溝５１０による拡散領域１５１内での電圧降下により、拡散側面領域においてｐｎ接合にかかる電圧が小さくなるため、拡散領域の側面でのキャリアの注入がなくなり、主として、拡散フロント（底面）においてキャリアが注入されるため、ゲート電流のロスが減少する効果が得られる。

次ぎに、実施例３による３端子発光素子の変形例を図２２、図２３に基づいて説明する。図２２は変形例（１）を示し、変形例（１）では、下クラッド層１１３の裏面にカソード電極１３４を設ける構成とした。
図２３は変形例（２）を示し、変形例（２）では、ｎ型活性層１１４に代えてｐ型活性層１１６とした。

図２４は、本発明の実施例４による３端子発光素子の半導体層構造を示す図である。
本発明の第４実施例と実施例１の構成で相違する点は、図２４に示すように、領域Ａと領域Ｂ、二つの領域の上下層関係が逆転している点である。

図２４中、４１１はｐ型接合層、４１２はアノード・導通層、４１３は第１のアノード・コンタクト層、４１４は第２のアノード・導通層、４１５ａはｎ型ゲート・コンタクト層、４１５ｂはｎ型ゲート導通層、４２１はｐ型下クラッド層、４２２はｎ型活性層、４２３はｎ型クラッド層、４２４はカソード・コンタクト層である。また、４３１はカソード電極、４３２はゲート電極、４３３はアノード電極である。

実施例１と同様、上記各半導体層を構成する半導体材料は、例えば、ＩｎＰ系半導体材料、ＡｌＧａＡｓ系半導体材料、ＡｌＩｎＧａＰ系半導体材料、窒化物系半導体材料等を使用することができる。

以下に、ＡｌＧａＡｓ系半導体材料を用いた場合の各半導体層の構成例を説明する。
図２４において、４１１はｐ型ＧａＡｓ層、４１２はｐ型Ａｌ_ｓＧａ_１−ｓＡｓ層、４１３はｐ型ＧａＡｓ層、４１４はｐ型Ａｌ_ｔＧａ_１−ｔＡｓ層、４１５ａはｎ型ＧａＡｓ層、４１５ｂはｎ型Ａｌ_ｕＧａ_１−ｕＡｓ層、４２１はｐ型Ａｌ_ｘＧａ_１−ｘＡｓ層、４２２はｎ型Ａｌ_ｙＧａ_１−ｙＡｓ層、４２３はｎ型Ａｌ_ｚＧａ_１−ｚＡｓ層、４２４はｎ型ＧａＡｓ層である。
ここで、各ＡｌＧａＡｓ層のＡｌ混晶比は、ｓ、ｔ、ｘ、ｚ＞ｙであることが望ましく、４１５層の組成は、ｕ≧ｙであることが望ましい。
また、アノード電極４３３とゲート電極４３２の位置関係は、活性層領域（発光領域）を間にして対向するように設けることが望ましい。

次ぎに、本第４実施例による３端子発光素子の動作を説明する。
３端子発光素子は、４３１をカソード、４３２をゲート、４３３をアノードとすることによって動作する。各電極の制御動作は実施例１と同様である。

以上、本発明の第４実施例では、発光機能層Ａをゲート制御機能層Ｂの上側に設けたので、実施例１の効果に加え、発光領域の制御特性が向上する効果が得られる。

次ぎに、第４実施例による３端子発光素子の変形例を図２５〜図２７に基づいて説明する。
図２５は変形例（１）を示し、変形例（１）では、カソード電極４３４を、半導体薄膜層の上面でなく、裏面に設ける構成とした。この場合、アノード・導通層４１２と接合層４１１を省略し、第１のカソード・コンタクト層１１２が接合層を兼ねる構成としても良い。
図２６は変形例（２）を示し、変形例（２）では、ｎ型クラッド層４２３の上層とｐ型下クラッド層４２１の下層に別の半導体層４２６、４２５を設ける構成とした。これらの半導体層４２５、４２６は、例えば、クラッド層と比較してよりエネルギーバンドギャップが大きい材料層、エッチング停止層を含む半導体層の単層、或いは複数の積層構造としても良い。
図２７は変形例（３）を示し、変形例（３）では、ゲート層をｎ型コンタクト層４１５ａの１層だけとした。

図２８は、本発明の実施例５による３端子発光素子の半導体層構造を示す図である。
本発明の第５実施例と実施例１の構成で相違する点は、実施例１が、ｐ層／ｎ層／ｐ層／ｎ層の順で積層した構成で、ゲート層がｎ型層であるのに対し、第５実施例では、ｎ層／ｐ層／ｎ層／ｐ層の順で積層した構成で、ゲート層がｐ型層であることである。
図２８中、５１１は接合層、５１２はアノード・導通層、５１３はアノード・コンタクト層、５１４は下クラッド層、５１５は活性層、５１６は上クラッド層、５２１はゲート・コンタクト層、５２２はゲート・導通層、５２３はカソード・導通層、５２４はカソード・コンタクト層である。また、５３１はカソード電極、５３２はゲート電極、５３３はアノード電極である。

実施例１と同様、本第５実施例においても、種々の半導体材料系を使用することができるが、ここでは、ＡｌＧａＡｓ系半導体材料を用いた場合を説明する。
図２８において、接合層５１１はｐ型ＧａＡｓ層、アノード・導通層５１２はｐ型Ａｌ_ｓＧａ_１−ｓＡｓ層、アノード・コンタクト層５１３はｐ型ＧａＡｓ層、下クラッド層５１４はｐ型Ａｌ_ｘＧａ_１−ｘＡｓ層、活性層５１５はｐ型Ａｌ_ｙＧａ_１−ｙＡｓ層、上グラッド層５１６はｎ型Ａｌ_ｚＧａ_１−ｚＡｓ層、ゲート・コンタクト層５２１はｐ型ＧａＡｓ層、ゲート・導通層５２２はｐ型Ａｌ_ｇＧａ_１−ｇＡｓ層、カソード・導通層５２３はｎ型Ａｌ_ｔＧａ_１−ｔＡｓ層、カソード・コンタクト層５２４はｎ型ＧａＡｓ層である。
また、上記半導体層に加えて、各コンタクト層を露出するためのエッチング停止層、例えば、ＩｎＧａＰ層等を各コンタクト層の上に設けることもできる。

ゲート・コンタクト層５２１とゲート・導通層５２２の総厚は、この層に注入される少数キャアリアが、この層を通過できるように十分薄い層とすることが望ましい（例えば、２００ｎｍ以下）。
また、ゲート・導通層５２２の不純物濃度を低くすることが望ましい（例えば、１×１０^１７ｃｍ^−３以下）。

各層のＡｌ混晶比、ｘ、ｙ、ｚ、ｓ、ｔの関係は、少なくとも、ｘ、ｚ、ｓ、ｔがｙよりも大きいことが望ましい。
ｘ、ｚ＞ｙとすると、活性層内に注入されたキャリアを閉じ込めることが可能となり、ｓ、ｔ＞ｙとすると、発光により他の波長が励起されて発光することを防止できる。

ｇについては、ｇ≧ｙとすることが望ましい。ｇ＝ｙとすることにより、ゲート層内で注入された少数キャリアの一部が再結合しても、再結合によって発光する光の波長が活性層で発光する光の波長と同等となるため、発光素子として波長分布が狭く良好な発光特性が得られる。
また、ｇの半導体層が間接半導体材料となる領域の値を選ぶことで、ゲート層内で注入された少数キャリアの一部が再結合してもキャリアの再結合によって発光しないため、発光素子として波長分布が狭く良好な発光特性が得られる。

次ぎに、本第５実施例による３端子発光素子の動作を説明する。
３端子発光素子は、５３１をカソード電極、４３２をゲート電極、４３３をアノードアノード電極とすることで動作する。各電極の制御動作は実施例１と同様である。

以上、本発明の実施例５では、第１の実施例におけるゲート層をｐ型としたので、ゲート層に注入される少数キャリアが通過し易くなるため、電気特性、発光特性でより優れた３端子発光素子を実現できる。

次ぎに、図２９は本発明の光プリントヘッドを示す。
上記光プリントヘッド６００は、図２９に示すように、上述した第１〜第５実施例による３端子発光素子を複数個１列に配列した３端子発光素子アレイ６１０と、３端子発光素子アレイ６１０を駆動する駆動素子群６１２と、これら３端子発光素子アレイ６１０と駆動素子群６１２を搭載する基板６０１とで構成される。上記駆動素子群６１２は、３端子発光素子アレイ６１０の各ゲート動作を制御する。

図３０は、本発明の画像形成装置としてのプリンタを示す。
上記プリンタは、図３０に示すように、上記光プリントヘッド６００と、感光ドラム６３０、光プリントヘッドの６００の光を感光ドラム６３０の表面に集光するためのレンズ６２０、トナー現像器６４０、感光ドラム６３０上のトナーを除去するクリーニングシステム６５０、帯電器６６０等で成る画像形成部とを備える。

上記プリンタでは、光プリントヘッド６００の３端子発光素子アレイ６１０にアノード電圧を印加すると共に、印刷データに基づき、駆動素子群６１２にて３端子発光素子アレイ６１０の各ゲート端子を制御することにより、各３端子発光素子の点灯を制御する。
各３端子発光素子からの光は、レンズ６２０を通して集光され、帯電器６６０にて、例えば、マイナス電位に帯電された感光ドラム６３０の表面を露光する。露光された領域の電荷は消滅し、感光ドラム６３０上に印刷データに基づく潜像が成される。
この潜像部分にトナー現像器６４０にてトナーが付着され、感光ドラム６３０上にトナー画像が形成される。その後、トナー画像は紙に転写され、更に加熱されて紙上に画像が定着し、印刷画像が得られる。

以上、本発明のプリンタは、高発光効率の３端子発光素子アレイを備えた光プリントヘッドを搭載して印刷するので、露光のための電力を低減できると共に、３端子発光素子アレイを簡単な素子群で構成できるという効果が得られる。

本発明の実施例１による３端子発光素子の半導体層構造を示す図である。 図１に示す半導体薄膜層を成長基板から剥離するための構造を示す図である。 半導体薄膜層を異種基板上に接合した形態を示す図である。 実施例１による３端子発光素子を示す図である。 １次元配列構成の３端子発光素子アレイを示す図である。 ２次元配列構成の３端子発光素子アレイを示す図である。 図４とは別の３端子発光素子を示す図である。 第１の実施例の変形例（１）を示す図である。 第１の実施例の変形例（２）を示す図である。 第１の実施例の変形例（３）を示す図である。 第１の実施例の変形例（４）を示す図である。 第１の実施例の変形例（５）を示す図である。 第１の実施例の変形例（６）を示す図である。 本発明の第２実施例による３端子発光素子の半導体層構造を示す図である。 実施例２の変形例（１）を示す図である。 実施例２の変形例（２）を示す図である。 実施例２の変形例（３）を示す図である。 実施例２の変形例（４）を示す図である。 実施例２の変形例（５）を示す図である。 実施例２の変形例（６）を示す図である。 本発明の第３実施例による３端子発光素子の半導体層構造を示す図である。 実施例３の変形例（１）を示す図である。 実施例３の変形例（２）を示す図である。 本発明の第４実施例による３端子発光素子の半導体層構造を示す図である。 実施例４の変形例（１）を示す図である。 実施例４の変形例（２）を示す図である。 実施例４の変形例（３）を示す図である。 本発明の第５実施例による３端子発光素子の半導体層構造を示す図である。 本発明による光プリントヘッドを示す図である。 本発明による画像形成装置を示す図である。 従来の３端子発光素子を示す図である。

符号の説明

１１１ カソード層
１１３ 下クラッド層（第２のクラッド層）
１１４ 活性層
１１５ 上クラッド層（第１のクラッド層）
１２１ アノード層
１２０ａ、１２０ｂ ゲート層
１４０、１４１ ゲート層
１３４ アノード電極
１３５ ゲート電極
１５１ 不純物拡散層（アノード領域）
５１０ 溝
６００ 光プリントヘッド
６０１ 基板
６１０ 半導体発光装置アレイ
６１２ 駆動素子群（駆動回路）

Claims (15)

1. カソード電極と電気的に接続して設けられたカソード層と、
   前記カソード層に接して設けられた第１のクラッド層と、
   前記第１クラッド層の前記カソード層と接する面と反対側の面に接して設けられ、電子と正孔との再結合により発光する活性層と、
   前記活性層の前記第１のクラッド層と接する面と反対側の面に接して設けられ、前記第１のクラッド層と導電型が異なる第２のクラッド層と、
   前記第２のクラッド層に接して設けられ、かつゲート電極と電気的に接続して設けられたゲート層と、
   前記ゲート層に接して設けられ、前記カソード層とは導電型が異なり、かつアノード電極と電気的に接続して設けられたアノード層とを備え、
   前記第１のクラッド層及び前記第２のクラッド層は、前記活性層よりエネルギーバンドギャップが大きくなるべく形成され、
   前記ゲート層は、該ゲート層の厚さが当該ゲート層に注入された少数キャリアの平均自由行程以下で形成され、
   前記ゲート電極は、前記ゲート層と前記アノード層とが接する面の平行位置で、かつ前記カソード電極と前記アノード電極との間の位置に設けられることを特徴とする半導体発光素子。
2. 前記ゲート層は、前記アノード層と導電型が異なることを特徴する請求項１に記載の半導体発光装置。
3. 前記第１のクラッド層は、前記ゲート層に接するように設けられ、且つ、前記ゲート層と導電型が異なることを特徴とする請求項２に記載の半導体発光装置。
4. 前記ゲート層は、前記活性層のエネルギーバンドギャップと略等しい半導体層を含む複数の半導体層から成ることを特徴とする請求項２に記載の半導体発光装置。
5. 前記ゲート層は、間接遷移型半導体層を含む複数の半導体層から成ることを特徴とする請求項２に記載の半導体発光装置。
6. 前記ゲート層は、前記アノード層と導電型が等しいことを特徴とする請求項１に記載の半導体発光装置。
7. 前記第２のクラッド層は、前記ゲート層に接するように設けられ、且つ、当該ゲート層と導電型が異なることを特徴とする請求項６に記載の半導体発光装置。
8. 前記ゲート層は、前記活性層のエネルギーバンドギャップと略等しい半導体層を含む複数の半導体層から成ることを特徴とする請求項６に記載の半導体発光装置。
9. 前記ゲート層は、間接遷移型半導体層を含む複数の半導体層から成ることを特徴とする請求項６に記載の半導体発光装置。
10. カソード電極と電気的に接続して設けられたカソード層と、
    前記カソード層に接して設けられた第１のクラッド層と、
    前記第１クラッド層の前記カソード層と接する面と反対側の面に接して設けられ、電子と正孔との再結合により発光する活性層と、
    前記活性層の前記第１のクラッド層と接する面と反対側の面に接して設けられ、前記第１のクラッド層と導電型が異なる第２のクラッド層と、
    前記第２のクラッド層に接して設けられ、かつゲート電極と電気的に接続して設けられたゲート層と、
    前記ゲート層の前記第２のクラッド層と接する面と反対側の面から当該ゲート層の内部に向けて、当該ゲート層と導電型が異なる不純物が選択的に拡散され、かつアノード電極と電気的に接続して設けられたアノード領域とを備え、
    前記第１のクラッド層及び前記第２のクラッド層は、前記活性層よりエネルギーバンドギャップが大きくなるべく形成され、
    前記アノード領域及び前記ゲート層は、該アノード領域と該ゲート層との境界を示す拡散フロントと、該ゲート層の前記第２クラッド層と接する面との距離が当該ゲート層に注入された少数キャリアの平均自由行程以下で形成され、
    前記ゲート電極は、前記ゲート層と前記アノード領域とが接する面の平行位置で、かつ前記カソード電極と前記アノード電極との間の位置に設けられることを特徴とする半導体発光素子。
11. 前記第１のクラッド層は、前記ゲート層の前記アノード領域が形成された面と反対側の面に接するように設けられ、且つ、前記ゲート層と導電型が異なることを特徴とする請求項１０に記載の半導体発光装置。
12. 前記ゲート電極と前記アノード電極は、前記ゲート層の同一面側に配置されていることを特徴とする請求項１１に記載の半導体発光装置。
13. 前記ゲート層は、前記ゲート電極と前記アノード電極との間に設けられ、深さが前記アノード領域の深さ以上である溝を有し、
    前記溝は、前記ゲート層に印加された電圧を前記アノード領域内において降下させるべく形成されることを特徴とする請求項１２に記載の半導体発光装置。
14. 請求項１から請求項１３までの何れかに記載の半導体発光装置を複数配列させた半導体発光装置アレイと、
    前記半導体発光装置アレイを駆動する駆動回路と、
    前記半導体発光装置アレイと前記駆動回路を搭載するための基板とを備えることを特徴とする光プリントヘッド。
15. 請求項１４に記載の光プリントヘッドと、
    前記光プリントヘッドの露光により画像を形成する画像形成部とを備えることを特徴とする画像形成装置。

Images