JPH02155263A - 半導体光メモリ - Google Patents
半導体光メモリInfo
- Publication number
- JPH02155263A JPH02155263A JP63310361A JP31036188A JPH02155263A JP H02155263 A JPH02155263 A JP H02155263A JP 63310361 A JP63310361 A JP 63310361A JP 31036188 A JP31036188 A JP 31036188A JP H02155263 A JPH02155263 A JP H02155263A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- doped
- semiconductor
- type gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000003287 optical effect Effects 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 22
- 230000004044 response Effects 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は画像処理や光コンピュータ等に必要される半導
体光メモリに関する。
体光メモリに関する。
（従来技術とその問題点）
微小なトリガ光によってスイッチングし、トリガ光が無
くなった後でも、その状態を保持し、発光し続ける機能
を備えた半導体光メモリは、これからの光交換や光信号
処理システムを構成する際に不可欠となる。この様な半
導体光メモリとしては第３図のものが知られている。ジ
ャーナル・オブ・アプライド、フィジックス（Ｊ、Ａｐ
ｐｌ、Ｐｈｙｓ、）の１９８６年、第５９巻、第２号の
５９６頁〜６００頁にその詳細が報告されている。第３
図に於いて、３１はｐ−ＧａＡｓの基板、３２はｐ−Ｇ
ａＡｓ（厚さ０．３ｐｍ）のバッファ層、３３はｐ−Ａ
ＩＧａＡｓ（０，５ｐｍ）のアノード層、３４はｎ−Ｇ
ａＡｓ（ｌｐｍ）のｎ型ゲート層、３５はｐ−ＧａＡｓ
（５０人）のｐ型ゲート層、３６はｎ−ＡＩＧａＡｓ（
４００人）のｎ型ゲー ト層、３７はｎ−ＧａＡｓ（０
，５１１ｍ）のキャップ層である。この素子に光をあて
ないで順方向に電圧をかけていくと、成る電圧で電気的
にスイッチングを起こす。この電圧をスイッチング電圧
と呼ぶ。スイッチングを起こして高インピーダンス状態
から低インピーダンス状態に入ると発光し始める。低イ
ンピーダンス状態ではキャリアがｎ型ゲート層３４に注
入され、注入されたキャリアは両脇が禁制帯幅の大きい
アノード層３３とカソード層３６で作られたポテンシャ
ル障壁で閉じ込められることになるので効率良く発光が
生じることになる。低インピーダンス状態は、電圧をス
イッチング電圧以下に下げていっても、保たれる（但し
、保持電圧迄）。次に、バイアス電圧をスイッチング電
圧よりも少し低目に設定しておき、この状態で成るレベ
ル以上の光を照射すると、スイッチングを起こしトリガ
光が無くなった後でも発光し続ける。即ち、光メモリと
して働く。トリガ光に対する主たる吸収層はｎ型ゲート
層３４となる。そして、トリガ光の波長は第３図の例で
はＧａＡｓの禁制帯波長よりも短い必要がある。
くなった後でも、その状態を保持し、発光し続ける機能
を備えた半導体光メモリは、これからの光交換や光信号
処理システムを構成する際に不可欠となる。この様な半
導体光メモリとしては第３図のものが知られている。ジ
ャーナル・オブ・アプライド、フィジックス（Ｊ、Ａｐ
ｐｌ、Ｐｈｙｓ、）の１９８６年、第５９巻、第２号の
５９６頁〜６００頁にその詳細が報告されている。第３
図に於いて、３１はｐ−ＧａＡｓの基板、３２はｐ−Ｇ
ａＡｓ（厚さ０．３ｐｍ）のバッファ層、３３はｐ−Ａ
ＩＧａＡｓ（０，５ｐｍ）のアノード層、３４はｎ−Ｇ
ａＡｓ（ｌｐｍ）のｎ型ゲート層、３５はｐ−ＧａＡｓ
（５０人）のｐ型ゲート層、３６はｎ−ＡＩＧａＡｓ（
４００人）のｎ型ゲー ト層、３７はｎ−ＧａＡｓ（０
，５１１ｍ）のキャップ層である。この素子に光をあて
ないで順方向に電圧をかけていくと、成る電圧で電気的
にスイッチングを起こす。この電圧をスイッチング電圧
と呼ぶ。スイッチングを起こして高インピーダンス状態
から低インピーダンス状態に入ると発光し始める。低イ
ンピーダンス状態ではキャリアがｎ型ゲート層３４に注
入され、注入されたキャリアは両脇が禁制帯幅の大きい
アノード層３３とカソード層３６で作られたポテンシャ
ル障壁で閉じ込められることになるので効率良く発光が
生じることになる。低インピーダンス状態は、電圧をス
イッチング電圧以下に下げていっても、保たれる（但し
、保持電圧迄）。次に、バイアス電圧をスイッチング電
圧よりも少し低目に設定しておき、この状態で成るレベ
ル以上の光を照射すると、スイッチングを起こしトリガ
光が無くなった後でも発光し続ける。即ち、光メモリと
して働く。トリガ光に対する主たる吸収層はｎ型ゲート
層３４となる。そして、トリガ光の波長は第３図の例で
はＧａＡｓの禁制帯波長よりも短い必要がある。
第３図の例ではｐ型ゲート層３５のキャリア濃度ＮはＮ
＝ＩＸ１０ ｃｍ 、 ｎ型 ゲ − ト 層３４
はＮ＝ＩＸ１０ ｃｍ であった。順方向に電圧をか
けていくと高インピーダンス状態で空乏層は主として濃
度の低いｎ型ゲート層３４の方にのびていく。電圧がス
イッチング電圧に達すると、空乏層領域でアバランシェ
降伏が生じ、これによってスイッチングを起こすわけで
あるが、アバランシェ降伏が起こる電界強度は、片側階
段型接合では不純物濃度の３／４乗に反比例する。動作
上、使い易い電圧として、スイッチング電圧を４ｖ位に
設定するためには、ｎ型ゲート層３４のキャリア濃度を
Ｎ＝ＩＸ１０ ｃｍ 位にする必要がある。この位の
キャリア濃度では自然放出寿命はｔ＝１００ｎｓとなる
。
＝ＩＸ１０ ｃｍ 、 ｎ型 ゲ − ト 層３４
はＮ＝ＩＸ１０ ｃｍ であった。順方向に電圧をか
けていくと高インピーダンス状態で空乏層は主として濃
度の低いｎ型ゲート層３４の方にのびていく。電圧がス
イッチング電圧に達すると、空乏層領域でアバランシェ
降伏が生じ、これによってスイッチングを起こすわけで
あるが、アバランシェ降伏が起こる電界強度は、片側階
段型接合では不純物濃度の３／４乗に反比例する。動作
上、使い易い電圧として、スイッチング電圧を４ｖ位に
設定するためには、ｎ型ゲート層３４のキャリア濃度を
Ｎ＝ＩＸ１０ ｃｍ 位にする必要がある。この位の
キャリア濃度では自然放出寿命はｔ＝１００ｎｓとなる
。
そして、この時間が動作速度を決めることになる。発光
の立ち上（下）かり時間が１００ｎＳだと、最大１０Ｍ
Ｈｚでしか、使用できないことになる。Ｉは、バックグ
ランドのキャリア密度を上げると、それに反比例しか短
くなるので、ｎ型ゲート層３４の濃度を今以上に上げる
ことも考えられるが、それはできない。というのは、ｎ
型ゲート層３４の濃度を仮に今よりも２０倍も上げ、Ｎ
＝ＩＸ１０ ｃｍ 位にすると、もはや、ｐｎｐｎ構
造特有の電流−電圧特性が得られなくなってしまうため
である。これはアバランシェ電圧が４ｖよりも低下し、
保持電圧（〜１．６Ｖ）以下になってしまうためである
。したがって、使い易いスイッチング電圧で、尚、且つ
数１００Ｍｂ／Ｓで応答する光メモリは、これ迄無かっ
た。
の立ち上（下）かり時間が１００ｎＳだと、最大１０Ｍ
Ｈｚでしか、使用できないことになる。Ｉは、バックグ
ランドのキャリア密度を上げると、それに反比例しか短
くなるので、ｎ型ゲート層３４の濃度を今以上に上げる
ことも考えられるが、それはできない。というのは、ｎ
型ゲート層３４の濃度を仮に今よりも２０倍も上げ、Ｎ
＝ＩＸ１０ ｃｍ 位にすると、もはや、ｐｎｐｎ構
造特有の電流−電圧特性が得られなくなってしまうため
である。これはアバランシェ電圧が４ｖよりも低下し、
保持電圧（〜１．６Ｖ）以下になってしまうためである
。したがって、使い易いスイッチング電圧で、尚、且つ
数１００Ｍｂ／Ｓで応答する光メモリは、これ迄無かっ
た。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する半導体
光メモリは、ｎ型のカソード層、ｐ型の第１の半導体層
、ｐ型乃至はｎ型の半導体層、ｎ型の第３の半導体層、
ｐ型のアノード層より成る半導体光メモリに於いて、前
記第２の半導体層がｎ型の場合°には、その不純物濃度
が前記第３の半導体層の不純物濃度よりも低く、且つ、
前記第３の半導体層の禁制帯幅は前記アノード層とカソ
ード層の禁制帯幅よりも小さく、又、前記第２の半導体
層がｐ型の場合には、その不純物濃度が前記第１の半導
体層の不純物濃度よりも低く、且つ、前記第１の半導体
層の禁制帯幅は前記アノード層とカソード層の禁制帯幅
よりも小さいことを特徴とする。
光メモリは、ｎ型のカソード層、ｐ型の第１の半導体層
、ｐ型乃至はｎ型の半導体層、ｎ型の第３の半導体層、
ｐ型のアノード層より成る半導体光メモリに於いて、前
記第２の半導体層がｎ型の場合°には、その不純物濃度
が前記第３の半導体層の不純物濃度よりも低く、且つ、
前記第３の半導体層の禁制帯幅は前記アノード層とカソ
ード層の禁制帯幅よりも小さく、又、前記第２の半導体
層がｐ型の場合には、その不純物濃度が前記第１の半導
体層の不純物濃度よりも低く、且つ、前記第１の半導体
層の禁制帯幅は前記アノード層とカソード層の禁制帯幅
よりも小さいことを特徴とする。
（発明の作用と原理）
第２（ａ）図はアバランシ降伏電圧をキャリア濃度、第
２（ｂ）図は自然放出寿命とキャリア濃度の関係を示し
た図である。キャリア濃度を増やしていくと、工は減少
して速くなるがアバラシェ電圧は下がってしまうことを
示してる。スイッチング電圧を数Ｖに保ち、且つ、数１
００Ｍｂ／Ｓの光応答を可能とするために本発明ではゲ
ート層を低濃度層と高濃度層と２つ設けである。第３図
の従来例に即して説明すると、ｎ型ゲート層３４を２つ
に分け、ｐ型ゲート層３５に接する側には低濃度層を、
又、アノード層３３に接する側は高濃度層となるように
する。このようにするとスイッチング電圧が空乏層がの
びる低濃度層のキャリア濃度で決まる。そして、低濃度
層と高濃度層のキャリア濃度が一桁近く違うと、殆んど
高濃度層のキャリア濃度で、寿命が決まり、短くできる
ので高速化が可能となる。
２（ｂ）図は自然放出寿命とキャリア濃度の関係を示し
た図である。キャリア濃度を増やしていくと、工は減少
して速くなるがアバラシェ電圧は下がってしまうことを
示してる。スイッチング電圧を数Ｖに保ち、且つ、数１
００Ｍｂ／Ｓの光応答を可能とするために本発明ではゲ
ート層を低濃度層と高濃度層と２つ設けである。第３図
の従来例に即して説明すると、ｎ型ゲート層３４を２つ
に分け、ｐ型ゲート層３５に接する側には低濃度層を、
又、アノード層３３に接する側は高濃度層となるように
する。このようにするとスイッチング電圧が空乏層がの
びる低濃度層のキャリア濃度で決まる。そして、低濃度
層と高濃度層のキャリア濃度が一桁近く違うと、殆んど
高濃度層のキャリア濃度で、寿命が決まり、短くできる
ので高速化が可能となる。
（実施例）
第１図は本発明に係わる一実施例である。ＧａＡｓ系半
導体を用いた０゜８μｍ帯用０半導体光メモリである。
導体を用いた０゜８μｍ帯用０半導体光メモリである。
ｎ型ゲート層以外は第３図の従来例と同じである。ｐ−
ＧａＡｓの基板１１上に、ｐ−ＧａＡｓ（厚さ０．３ｐ
ｍ、キャリア濃度２Ｘ１０ ａｍ 、Ｂｅドープ）か
らなるバッファ０．７１１ｍ、 Ｓｉドープ）からなる
高濃度ｎ型ゲート層１４、ｎ−ＧａＡｓ（５Ｘ１０ ｃ
ｍ 、 ０．３ｐｍ、 Ｓｉドープ）からなる低濃度
ｎ型ゲート層１５、ｐ−ＧａＡｓ（Ｉ Ｘ １０ ｃｍ
５０人、Ｂｅドープ）からなるｐ型ゲート層１６、ｎ−
ドープ）からなるキャップ層１８が形成されている。
ＧａＡｓの基板１１上に、ｐ−ＧａＡｓ（厚さ０．３ｐ
ｍ、キャリア濃度２Ｘ１０ ａｍ 、Ｂｅドープ）か
らなるバッファ０．７１１ｍ、 Ｓｉドープ）からなる
高濃度ｎ型ゲート層１４、ｎ−ＧａＡｓ（５Ｘ１０ ｃ
ｍ 、 ０．３ｐｍ、 Ｓｉドープ）からなる低濃度
ｎ型ゲート層１５、ｐ−ＧａＡｓ（Ｉ Ｘ １０ ｃｍ
５０人、Ｂｅドープ）からなるｐ型ゲート層１６、ｎ−
ドープ）からなるキャップ層１８が形成されている。
ＭＢＥ法でウェハーは作製しである。１９はＡｕＧｅ−
Ｎｉからなるｎ電極、２０はＣｒ／Ａｕからなるｐ電極
である。
Ｎｉからなるｎ電極、２０はＣｒ／Ａｕからなるｐ電極
である。
第１図は、断面図を示してあり、形状は円形をしており
、メサ径は３０ｐｍΦである。ｎ型ゲート層を低濃度ｎ
型ゲート層１５と高濃度ｎ型ゲート層１４と２つの領域
に分けることによって、スイッチング電圧４ｖで、発光
の立ち上（下）がり速度が２ｎＳ迄短縮できた。低濃度
ｎ型ゲート層１５の厚さは０．３ｐｍとしであるがこの
値は〜４ｖで実際にｎ型ゲート層に向かってのびてくる
空乏層の長さより長い。従って、０．３ｐｍという値に
設定してあれば、スイッチング電圧には変化は及ぼさな
い。ｎ型ゲート層の厚さは０．３ｐｍと０．７ｐｍで合
計１ｐｍとなっているが、この位あれば、トリガ光の吸
収率を大きく減することはない。
、メサ径は３０ｐｍΦである。ｎ型ゲート層を低濃度ｎ
型ゲート層１５と高濃度ｎ型ゲート層１４と２つの領域
に分けることによって、スイッチング電圧４ｖで、発光
の立ち上（下）がり速度が２ｎＳ迄短縮できた。低濃度
ｎ型ゲート層１５の厚さは０．３ｐｍとしであるがこの
値は〜４ｖで実際にｎ型ゲート層に向かってのびてくる
空乏層の長さより長い。従って、０．３ｐｍという値に
設定してあれば、スイッチング電圧には変化は及ぼさな
い。ｎ型ゲート層の厚さは０．３ｐｍと０．７ｐｍで合
計１ｐｍとなっているが、この位あれば、トリガ光の吸
収率を大きく減することはない。
本発明で、厚さ、キャリア濃度は同じにしてｎ型、ｐ型
の関係を入れ替えた構造としても、同様な効果が得られ
る。又、材料系は本実施例ではＡｌＧａＡｓ／ＧａＡｓ
系であったが、他の材料系のＩｎＧａＡｓＰ／ＩｎＰ系
、両者を組み合せた系でも良いことは言うまでもない。
の関係を入れ替えた構造としても、同様な効果が得られ
る。又、材料系は本実施例ではＡｌＧａＡｓ／ＧａＡｓ
系であったが、他の材料系のＩｎＧａＡｓＰ／ＩｎＰ系
、両者を組み合せた系でも良いことは言うまでもない。
（発明の効果）
本発明によれば、ゲート層として、低濃度層と高濃度層
を形成されているのでスイッチング電圧は低濃度層のキ
ャリア濃度に依存し、キャリア濃度の寿命は、高濃度層
のキャリア濃度によって各々決まる。したがってスイッ
チング電圧が数Ｖで、発光の立ち上がりが数１００Ｍｂ
／Ｓの高速光応答が可能な半導体光メモリが得られる。
を形成されているのでスイッチング電圧は低濃度層のキ
ャリア濃度に依存し、キャリア濃度の寿命は、高濃度層
のキャリア濃度によって各々決まる。したがってスイッ
チング電圧が数Ｖで、発光の立ち上がりが数１００Ｍｂ
／Ｓの高速光応答が可能な半導体光メモリが得られる。
【図面の簡単な説明】
第１図は本発明に係わる一実施例、第２（ａ）図、第２
（ｂ）図はそれぞれキャリア濃度アバラシェ降伏電圧の
関係を示す図、キャリア濃度と自然放出寿命の示す図、
第３図は従来例の素子断面図である。 １１．３１は基板、１２．３２はバッファ層、１３，３
３きアノード層、１４は高濃度ｎ型ゲート層、１５は低
濃度ｎ型ゲート層、１６．２５はｐ型ゲート層、１７．
３６はカソード層、１８．３７はキャップ層、１９．３
８はｎ電極、２０，３９はｐ電極、３４はｎ型ゲート層
である。 第 ２（ａ） 図 ２（ｂ） キヤリア濃度；Ｎ （ｃｍ”） キャリア濃度； （ｃｍ”） 第 図 引 ／ キャップ層（ｎ−ＧａＡｓ） ／ ｎ型ゲート層（ｎ−ＧａＡｓ） アノード層（ｐ−ＡＩＧａＡｓ） ３２バッファ層（ｐ−ＧａＡｓ） 基板（ｐ−ＧａＡｓ） ｐ電極
（ｂ）図はそれぞれキャリア濃度アバラシェ降伏電圧の
関係を示す図、キャリア濃度と自然放出寿命の示す図、
第３図は従来例の素子断面図である。 １１．３１は基板、１２．３２はバッファ層、１３，３
３きアノード層、１４は高濃度ｎ型ゲート層、１５は低
濃度ｎ型ゲート層、１６．２５はｐ型ゲート層、１７．
３６はカソード層、１８．３７はキャップ層、１９．３
８はｎ電極、２０，３９はｐ電極、３４はｎ型ゲート層
である。 第 ２（ａ） 図 ２（ｂ） キヤリア濃度；Ｎ （ｃｍ”） キャリア濃度； （ｃｍ”） 第 図 引 ／ キャップ層（ｎ−ＧａＡｓ） ／ ｎ型ゲート層（ｎ−ＧａＡｓ） アノード層（ｐ−ＡＩＧａＡｓ） ３２バッファ層（ｐ−ＧａＡｓ） 基板（ｐ−ＧａＡｓ） ｐ電極
Claims (2)
- （１）ｎ型半導体から成るカソード層とｐ型半導体から
成るアノード層とｐ型とｎ型の半導体層より構成されｐ
ｎ接合を有するゲート層とが半導体基板上に形成され、
ゲート層はアノード層とカソード層によりはさまれてあ
る構造の半導体光メモリに於いて、ゲート層は第１、第
２、第３の３層の半導体層から成り、第１の半導体層は
カソード層側に、第３の半導体層はアノード層側に配さ
れており、この３層の伝導型は第１層がｐ型、第２層が
ｎ型、第３層がｎ型であり、かつ第２層は第３層よりも
低い不純物濃度を持ち、第３層はアノード層とカソード
層のいづれよりも禁制帯幅が小さいことを特徴とする半
導体光メモリ。 - （２）請求項１記載の半導体光メモリにおいて、第２層
がｐ型でありかつこの不純度濃度は第１層よりも低いこ
とを特徴とする半導体光メモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310361A JPH02155263A (ja) | 1988-12-07 | 1988-12-07 | 半導体光メモリ |
| US07/676,476 US5084748A (en) | 1988-12-07 | 1991-03-27 | Semiconductor optical memory having a low switching voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63310361A JPH02155263A (ja) | 1988-12-07 | 1988-12-07 | 半導体光メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02155263A true JPH02155263A (ja) | 1990-06-14 |
Family
ID=18004313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63310361A Pending JPH02155263A (ja) | 1988-12-07 | 1988-12-07 | 半導体光メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5084748A (ja) |
| JP (1) | JPH02155263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536299A (ja) * | 2005-03-22 | 2008-09-04 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 可変降伏特性ダイオード |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4595012B2 (ja) * | 2008-03-26 | 2010-12-08 | 株式会社沖データ | 半導体発光装置、光プリントヘッド、および画像形成装置 |
| JP6056154B2 (ja) * | 2011-07-21 | 2017-01-11 | 富士ゼロックス株式会社 | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063971A (ja) * | 1984-08-06 | 1985-04-12 | Sharp Corp | 負性抵抗発光素子 |
| JPS6257259A (ja) * | 1985-09-06 | 1987-03-12 | Nec Corp | 発光半導体素子 |
| JPS6325987A (ja) * | 1986-07-18 | 1988-02-03 | Toshiba Corp | 光・電子双安定素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4122407A (en) * | 1976-04-06 | 1978-10-24 | International Business Machines Corporation | Heterostructure junction light emitting or responding or modulating devices |
| US4301463A (en) * | 1980-03-07 | 1981-11-17 | Bell Telephone Laboratories, Incorporated | Demultiplexing photodetector |
-
1988
- 1988-12-07 JP JP63310361A patent/JPH02155263A/ja active Pending
-
1991
- 1991-03-27 US US07/676,476 patent/US5084748A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063971A (ja) * | 1984-08-06 | 1985-04-12 | Sharp Corp | 負性抵抗発光素子 |
| JPS6257259A (ja) * | 1985-09-06 | 1987-03-12 | Nec Corp | 発光半導体素子 |
| JPS6325987A (ja) * | 1986-07-18 | 1988-02-03 | Toshiba Corp | 光・電子双安定素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536299A (ja) * | 2005-03-22 | 2008-09-04 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 可変降伏特性ダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| US5084748A (en) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Taylor et al. | A new double‐heterostructure optoelectronic switching device using molecular‐beam epitaxy | |
| US9299876B2 (en) | Light emitting and lasing semiconductor methods and devices | |
| US4987468A (en) | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser | |
| JPH0728047B2 (ja) | 光トランジスタ | |
| JPH02231777A (ja) | 共鳴トンネル光電素子 | |
| CA2000024C (en) | Resonant tunneling semiconductor devices | |
| US5164797A (en) | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser | |
| CA2061349C (en) | Surface-normal optoelectronic fusion device | |
| JPH05167066A (ja) | 励起放出能力を有する新規な量子井戸スイッチング素子 | |
| JPS61270885A (ja) | 半導体発光素子 | |
| JPH02155263A (ja) | 半導体光メモリ | |
| Taylor et al. | Experimental realization of an n‐channel double heterostructure optoelectronic switch | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| JPH05267715A (ja) | 半導体発光装置 | |
| JPS63196084A (ja) | ｐｎｐｎ光サイリスタ | |
| JPS60235491A (ja) | 半導体レ−ザ | |
| JP3307695B2 (ja) | 量子井戸型発光素子 | |
| JPH0714078B2 (ja) | 半導体光メモリ | |
| JPH02252283A (ja) | 双安定発光装置 | |
| JP2878709B2 (ja) | 半導体レーザ装置 | |
| JPS63136590A (ja) | 半導体超格子 | |
| Guo | Heterostructure optoelectronic switch with lightcontrollable S-shaped negative differential resistance | |
| JPS61276389A (ja) | 半導体光素子 | |
| JPH06314851A (ja) | 抵抗の減少したヘテロ界面 | |
| JPH0519997B2 (ja) |