JPH04263485A - 発光デバイス - Google Patents
発光デバイスInfo
- Publication number
- JPH04263485A JPH04263485A JP3269910A JP26991091A JPH04263485A JP H04263485 A JPH04263485 A JP H04263485A JP 3269910 A JP3269910 A JP 3269910A JP 26991091 A JP26991091 A JP 26991091A JP H04263485 A JPH04263485 A JP H04263485A
- Authority
- JP
- Japan
- Prior art keywords
- region
- article
- semiconductor region
- semiconductor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 9
- 239000002800 charge carrier Substances 0.000 claims description 9
- 230000006798 recombination Effects 0.000 claims description 5
- 238000005215 recombination Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 abstract description 15
- 230000001427 coherent effect Effects 0.000 abstract description 4
- 238000012546 transfer Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 12
- 230000005855 radiation Effects 0.000 description 9
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
- H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06203—Transistor-type lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06213—Amplitude modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18341—Intra-cavity contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【本発明の分野】本発明は発光半導体デバイスとそのよ
うなデバイスを含む製品に係る。
うなデバイスを含む製品に係る。
【０００２】
【本発明の背景】実空間転送（ＲＳＴ）電子デバイスは
、当業者には周知である。たとえば、“ヘテロ接合バン
ド不連続：物理及びデバイス応用”、エフ・キャパッソ
（Ｆ．Ｃａｐａｓｓｏ）ら編、エルセビア１９８７の特
に５１３−５３７頁を参照のこと。本文献は参照文献と
してここに含まれている。
、当業者には周知である。たとえば、“ヘテロ接合バン
ド不連続：物理及びデバイス応用”、エフ・キャパッソ
（Ｆ．Ｃａｐａｓｓｏ）ら編、エルセビア１９８７の特
に５１３−５３７頁を参照のこと。本文献は参照文献と
してここに含まれている。
【０００３】知られているＲＳＴデバイスはトランジス
タで、電荷注入トランジスタ（ＣＨＩＮＴ）又は負性抵
抗電界効果トランジスタ（ＮＥＲＦＥＴ）、正孔−電子
消去可能・プログラムランダムアクセス・メモリ（ＨＥ
２ＰＲＡＭ）などと各種よばれている。たとえば、米国
特許第４，９０３，０９２号を参照のこと。本文献も参
照文献としてここに含まれている。
タで、電荷注入トランジスタ（ＣＨＩＮＴ）又は負性抵
抗電界効果トランジスタ（ＮＥＲＦＥＴ）、正孔−電子
消去可能・プログラムランダムアクセス・メモリ（ＨＥ
２ＰＲＡＭ）などと各種よばれている。たとえば、米国
特許第４，９０３，０９２号を参照のこと。本文献も参
照文献としてここに含まれている。
【０００４】簡単にいうと、ＣＨＩＮＴは第１の伝導領
域から第２の伝導領域のホットエレクトロンの実空間転
送に基づいた三端子デバイスである。２つの伝導領域は
障壁領域により分離され、別々に接触が作られ、第１の
伝導領域は２つの表面電極（しばしば“ソース”及び“
ドレイン”とよばれる。）を有する。ソース−ドレイン
バイアスＶｓｄを印加すると、第１領域中の電子が加熱
され、そのため第２の伝導領域中へ電荷を注入すること
ができる。このように、第１の領域はホットエレクトロ
ン・エミッタとして、第２の領域はコレクタとして働く
。この用語はここで一般的に用いる。
域から第２の伝導領域のホットエレクトロンの実空間転
送に基づいた三端子デバイスである。２つの伝導領域は
障壁領域により分離され、別々に接触が作られ、第１の
伝導領域は２つの表面電極（しばしば“ソース”及び“
ドレイン”とよばれる。）を有する。ソース−ドレイン
バイアスＶｓｄを印加すると、第１領域中の電子が加熱
され、そのため第２の伝導領域中へ電荷を注入すること
ができる。このように、第１の領域はホットエレクトロ
ン・エミッタとして、第２の領域はコレクタとして働く
。この用語はここで一般的に用いる。
【０００５】従来技術のＲＳＴデバイスを含む論理回路
は既知である。たとえば、上で引用した論文の５２０頁
には、２つのＮＥＲＦＥＴを含む論理回路が描かれてい
る。
は既知である。たとえば、上で引用した論文の５２０頁
には、２つのＮＥＲＦＥＴを含む論理回路が描かれてい
る。
【０００６】最近新しいＲＳＴ論理要素が開発された。
エス・ルリ（Ｓ．Ｌｕｒｙｉ）らに１９９０年４月２５
日に承認された米国特許第０７／５１４，０７８号を参
照のこと。論理要素は電気的入力及び電気的出力を有し
、特に論理回路の簡単化が可能になる。それはまた自己
構成論理を可能にし、従来論理要素の組合せによっての
み得られた論理機能（ＸＮＯＲ）が実現できる。
日に承認された米国特許第０７／５１４，０７８号を参
照のこと。論理要素は電気的入力及び電気的出力を有し
、特に論理回路の簡単化が可能になる。それはまた自己
構成論理を可能にし、従来論理要素の組合せによっての
み得られた論理機能（ＸＮＯＲ）が実現できる。
【０００７】半導体発光デバイスはよく知られている。
それらの中には端面発光レーザ及び面発光レーザ（ＳＥ
Ｌ）がある。ＳＥＬの最近のレビュー記事としては、ケ
イ・イガ（Ｋ．Ｉｇａ）ら、アイ・イーイーイー・ジャ
ーナル・オブ・カンタム・エレクトロニクス（ＩＥＥＥ
Ｊｏｕｒｎａｌ ｏｆ Ｏｕａｎｔｕｍ Ｅｌｅｃｔ
ｒｏｎｉｃｓ）、第ＱＥ−２４巻、１８４５−１８５５
頁（１９８８）を参照のこと。 ＳＥＬの特に有利で可能性のある型は、“垂直空胴”Ｓ
ＥＬ（ＶＣＳＥＬ）として知られている。電流ポンピン
グＶＣＳＥＬにおいて、光空胴は典型的な場合、２つの
多層半導体“ミラー”により形成され、注入電流はミラ
ーを貫いて流す必要がある。典型的な場合、ミラーは比
較的高い電気的抵抗を有し、特に熱放散は好ましくなく
なる。ＳＥＬはたとえば光通信及び光計算に用いられる
可能性があるから、従来技術のＳＥＬのこの欠点及び他
の欠点をもたないＳＥＬを実現することが望ましい。
Ｌ）がある。ＳＥＬの最近のレビュー記事としては、ケ
イ・イガ（Ｋ．Ｉｇａ）ら、アイ・イーイーイー・ジャ
ーナル・オブ・カンタム・エレクトロニクス（ＩＥＥＥ
Ｊｏｕｒｎａｌ ｏｆ Ｏｕａｎｔｕｍ Ｅｌｅｃｔ
ｒｏｎｉｃｓ）、第ＱＥ−２４巻、１８４５−１８５５
頁（１９８８）を参照のこと。 ＳＥＬの特に有利で可能性のある型は、“垂直空胴”Ｓ
ＥＬ（ＶＣＳＥＬ）として知られている。電流ポンピン
グＶＣＳＥＬにおいて、光空胴は典型的な場合、２つの
多層半導体“ミラー”により形成され、注入電流はミラ
ーを貫いて流す必要がある。典型的な場合、ミラーは比
較的高い電気的抵抗を有し、特に熱放散は好ましくなく
なる。ＳＥＬはたとえば光通信及び光計算に用いられる
可能性があるから、従来技術のＳＥＬのこの欠点及び他
の欠点をもたないＳＥＬを実現することが望ましい。
【０００８】多くの現在の用途又は可能性のある用途で
は、電気的入力に応答する光出力を生成することが必要
である。しばしばこのようにして生成した光信号は、論
理要素に対する入力として役立つ。電気入力信号に応答
する光出力が、発光デバスも論理要素であるような本質
的な論理機能（すなわち、ＮＯＴ以外の論理機能）を果
たすことができるデバイスを実現することには、明らか
に興味がもたれるであろう。もし要素により生じる論理
機能が従来は単一の論理要素で実現できなかった機能で
あるなら、特に興味がもたれるであろう。
は、電気的入力に応答する光出力を生成することが必要
である。しばしばこのようにして生成した光信号は、論
理要素に対する入力として役立つ。電気入力信号に応答
する光出力が、発光デバスも論理要素であるような本質
的な論理機能（すなわち、ＮＯＴ以外の論理機能）を果
たすことができるデバイスを実現することには、明らか
に興味がもたれるであろう。もし要素により生じる論理
機能が従来は単一の論理要素で実現できなかった機能で
あるなら、特に興味がもたれるであろう。
【０００９】以下では異なる実施例がこれらの有利な特
性及び他の有利な特性をもつ新しい半導体発光ダイオー
ドについて、明らかにする。
性及び他の有利な特性をもつ新しい半導体発光ダイオー
ドについて、明らかにする。
【００１０】定 義
ここでの“論理要素”は少なくとも２つの入力端子及び
出力端子を有する回路要素である。要素には二値入力信
号を受け、入力信号に対してあらかじめ決められた変換
を行ない、出力端子に二値出力を生じる。論理要素の例
はアンド（ＡＮＤ）、オア（ＯＲ）、ナンド（ＮＡＮＤ
）、ノア（ＮＯＲ）及びイクスクルーシブ−ノア（ＥＸ
ＣＬＵＳＩＶＥ−ＮＯＲ）（ＸＮＯＲ）要素である。
出力端子を有する回路要素である。要素には二値入力信
号を受け、入力信号に対してあらかじめ決められた変換
を行ない、出力端子に二値出力を生じる。論理要素の例
はアンド（ＡＮＤ）、オア（ＯＲ）、ナンド（ＮＡＮＤ
）、ノア（ＮＯＲ）及びイクスクルーシブ−ノア（ＥＸ
ＣＬＵＳＩＶＥ−ＮＯＲ）（ＸＮＯＲ）要素である。
【００１１】ここでの“論理機能”というのは、論理要
素により実現される変換である。たとえば、ＡＮＤ論理
要素はＡＮＤ論理機能を果たす。すなわち、その出力は
ＡＮＤ真理値表で記述されるような方式で入力に依存す
る。
素により実現される変換である。たとえば、ＡＮＤ論理
要素はＡＮＤ論理機能を果たす。すなわち、その出力は
ＡＮＤ真理値表で記述されるような方式で入力に依存す
る。
【００１２】論理要素の“電気的状態”ということは、
入力端子に印加された電気信号全体を、ここでは意味す
る。２つの入力端子（Ａ，Ｂ）を有する論理要素の場合
、具体的な電気的状態はＡ＝１、Ｂ＝０で、更に具体的
な状態はＡ＝０、Ｂ＝０で、ここで１及び０は通常の方
式で用いられている。
入力端子に印加された電気信号全体を、ここでは意味す
る。２つの入力端子（Ａ，Ｂ）を有する論理要素の場合
、具体的な電気的状態はＡ＝１、Ｂ＝０で、更に具体的
な状態はＡ＝０、Ｂ＝０で、ここで１及び０は通常の方
式で用いられている。
【００１３】ここでの“発光”デバイスというのは、電
気的入力に応答して電磁放射を放出するデバイスで、放
射の波長は必ずしもスペクトルの可視領域にある必要は
ない。半導体領域はここでは、領域中の正味のドーピン
グが与えられた伝導形をもつようにドープされるなら、
すなわち領域が相対する（たとえばｐ）伝導形に付随し
た原子より、与えられた（たとえばｎ）伝導形に付随し
た原子をより高濃度に含むようにドープされるなら、与
えられた（すなわち、ｎ−又はｐ−）“ドーパント”伝
導形をもつ。
気的入力に応答して電磁放射を放出するデバイスで、放
射の波長は必ずしもスペクトルの可視領域にある必要は
ない。半導体領域はここでは、領域中の正味のドーピン
グが与えられた伝導形をもつようにドープされるなら、
すなわち領域が相対する（たとえばｐ）伝導形に付随し
た原子より、与えられた（たとえばｎ）伝導形に付随し
た原子をより高濃度に含むようにドープされるなら、与
えられた（すなわち、ｎ−又はｐ−）“ドーパント”伝
導形をもつ。
【００１４】半導体デバイスの半導体領域は、デバイス
の通常の動作中、もし半導体領域中の支配的な可動荷電
キャリアが与えられた伝導形をもつなら、与えられた（
すなわち、ｎ−又はｐ−）“実効的”伝導形と呼ぶこと
にする。従って、通常のデバイス動作中、実効的ｎ形の
領域中で、支配的な可動荷電キャリヤは電子で、実効的
ｐ形領域中では、通常のデバイス動作中、支配的な荷電
キャリヤは正孔である。
の通常の動作中、もし半導体領域中の支配的な可動荷電
キャリアが与えられた伝導形をもつなら、与えられた（
すなわち、ｎ−又はｐ−）“実効的”伝導形と呼ぶこと
にする。従って、通常のデバイス動作中、実効的ｎ形の
領域中で、支配的な可動荷電キャリヤは電子で、実効的
ｐ形領域中では、通常のデバイス動作中、支配的な荷電
キャリヤは正孔である。
【００１５】与えられた実効的な伝導形をもつ半導体領
域は、同じドーパント伝導形をもってもよいが、その必
要はないことに気がつくであろう。半導体領域が１ドー
パント伝導形と他方の実効伝導形をもつ状況のよく知ら
れた例は、ｎ−チャネル電界効果トランジスタ（ＦＥＴ
）のチャネル領域で、それは典型的な場合、ｐ−ドープ
半導体材料、すなわちｐ形ドーパント伝導形の材料中に
形成される。しかし、デバイスの通常の動作中、チャネ
ル領域中の支配的な可動荷電キャリヤは、電子である。 従って、チャネル領域は実効的にｎ伝導形である。
域は、同じドーパント伝導形をもってもよいが、その必
要はないことに気がつくであろう。半導体領域が１ドー
パント伝導形と他方の実効伝導形をもつ状況のよく知ら
れた例は、ｎ−チャネル電界効果トランジスタ（ＦＥＴ
）のチャネル領域で、それは典型的な場合、ｐ−ドープ
半導体材料、すなわちｐ形ドーパント伝導形の材料中に
形成される。しかし、デバイスの通常の動作中、チャネ
ル領域中の支配的な可動荷電キャリヤは、電子である。 従って、チャネル領域は実効的にｎ伝導形である。
【００１６】当業者には周知のように、半導体領域の実
効的伝導形は、その領域に形成される電気的接触の形に
より決められる。通常のデバイス動作中もし領域の中へ
あるいは領域から外へ電子（正孔）のオーム性の流れを
作るなら、接触は習慣的にｎ形（ｐ形）とよばれる。ｎ
形接触の例は、ドナを高濃度にドープした半導体領域で
、例えばｎ−チャネルＦＥＴのソース及びドレイン領域
である。
効的伝導形は、その領域に形成される電気的接触の形に
より決められる。通常のデバイス動作中もし領域の中へ
あるいは領域から外へ電子（正孔）のオーム性の流れを
作るなら、接触は習慣的にｎ形（ｐ形）とよばれる。ｎ
形接触の例は、ドナを高濃度にドープした半導体領域で
、例えばｎ−チャネルＦＥＴのソース及びドレイン領域
である。
【００１７】“第１の伝導形キャリヤ”ということでは
、第１の実効的伝導形の領域中の多数キャリヤである荷
電キャリヤを意味する。同様の定義は“第２の伝導形キ
ャリヤ”にも適用される。たとえば、第１の実効的伝導
形がｎ形実効伝導形なら、第１の伝導形キャリヤは電子
である。荷電キャリヤはここでは、次の場合に（格子）
温度Ｔをもつ与えられた半導体領域中で“ホット”な荷
電キャリヤである。すなわち、その領域中の前記荷電キ
ャリヤが、Ｔ＊＞Ｔである実効温度Ｔ＊と、ボルツマン
計数を含む数学的表現により、少なくとも概略的に記述
されるエネルギー分布をもつ場合である。典型的な場合
、（Ｔ＊−Ｔ）／Ｔは少なくとも０．１である。
、第１の実効的伝導形の領域中の多数キャリヤである荷
電キャリヤを意味する。同様の定義は“第２の伝導形キ
ャリヤ”にも適用される。たとえば、第１の実効的伝導
形がｎ形実効伝導形なら、第１の伝導形キャリヤは電子
である。荷電キャリヤはここでは、次の場合に（格子）
温度Ｔをもつ与えられた半導体領域中で“ホット”な荷
電キャリヤである。すなわち、その領域中の前記荷電キ
ャリヤが、Ｔ＊＞Ｔである実効温度Ｔ＊と、ボルツマン
計数を含む数学的表現により、少なくとも概略的に記述
されるエネルギー分布をもつ場合である。典型的な場合
、（Ｔ＊−Ｔ）／Ｔは少なくとも０．１である。
【００１８】もし実際にアンドープである（すなわち、
領域の材料中にドーパントが検出されない）か、故意に
はドープしていない（すなわち、領域の材料中でドーパ
ント原子が検出されるが、これらの原子は材料中に故意
にドープされたのではない）なら、ここでは半導体領域
は“アンドープ”である。“アンドープ”という用語は
ここでは、“アンドープ又は故意にはドープしていない
”場合に、同意語である。
領域の材料中にドーパントが検出されない）か、故意に
はドープしていない（すなわち、領域の材料中でドーパ
ント原子が検出されるが、これらの原子は材料中に故意
にドープされたのではない）なら、ここでは半導体領域
は“アンドープ”である。“アンドープ”という用語は
ここでは、“アンドープ又は故意にはドープしていない
”場合に、同意語である。
【００１９】本発明の要約
広義には本発明は新しい発光半導体デバイスを含む製品
である。現在好ましい実施例において、新しいデバイス
の構造は、上で述べたＲＳＴ電子デバイスに似ている。 しかし重要なことは、新しいデバイスは実効的なｎ形及
び実効的なｐ形領域の中間に障壁を含み、一方従来技術
のＲＳＴデバイスにおいては、障壁領域が同じ（ｎ又は
ｐの）実効的伝導形の２つの半導体領域を分離すること
である。
である。現在好ましい実施例において、新しいデバイス
の構造は、上で述べたＲＳＴ電子デバイスに似ている。 しかし重要なことは、新しいデバイスは実効的なｎ形及
び実効的なｐ形領域の中間に障壁を含み、一方従来技術
のＲＳＴデバイスにおいては、障壁領域が同じ（ｎ又は
ｐの）実効的伝導形の２つの半導体領域を分離すること
である。
【００２０】より具体的には、本発明に従う製品は、半
導体発光要素を含み、要素は第１の実効的伝導形の第１
の半導体領域（ここでは“エミッタ”）と第１の実効的
伝導形とは異なる第２の実効的伝導形の材料を含む第２
の半導体領域を含む。製品はまた、電流が第１及び第２
の半導体領域間に流れ、第２領域の少なくとも一部中の
電子／正孔再結合を通して光放射を生じるように、要素
と電気的接触を作る手段を含む。本質的にすべての再結
合が起こるデバイスの部分は、一般に“活性領域”とよ
ばれる。重要なことは、要素は更に第１及び第２の半導
体領域間に第３の半導体領域（ここでは“障壁”）を含
み、第３の領域はアンドープの半導体材料を含む。第１
及び第２の半導体領域には、第１及び少なくとも第２（
必ずしも異なる必要はない）の禁制帯が付随し、第３の
半導体領域の材料には第１及び第２の禁制帯より一般に
大きい第３の禁制帯が付随し、第１、第２及び第３の禁
制帯の間の関係は、障壁領域が第１の領域からの冷たい
多数のキャリヤの、また第２の領域からの多数キャリヤ
の障壁中への注入を抑えるのに効果的であるようなもの
である。少なくとも数ｋＴ（たとえば少なくとも４ｋＴ
）のバンド不連続量が、この目的のために必要である。 ここで、ｋはボルツマン定数である。もしエミッタ領域
が実効的にｎ形で、第２の半導体領域は実効的なｐ形の
材料から成るなら、エミッタ／障壁界面において、障壁
層材料はエミッタ領域材料より高い伝導帯端を持たなけ
ればならず、障壁／第２の領域界面において、障壁層材
料は第２の領域材料より低い価電子帯端を持たなければ
ならない。一方、もしエミッタ領域が実効的にｐ形伝導
で、第２の半導体領域が実効的にｎ形の材料から成るな
ら、エミッタ／障壁界面において、障壁層材料はエミッ
タ領域材料より低い価電子帯端を持たなければならず、
障壁／第２の領域界面において、障壁層材料は第２の領
域材料より高い伝導帯端を持たなければならない。
導体発光要素を含み、要素は第１の実効的伝導形の第１
の半導体領域（ここでは“エミッタ”）と第１の実効的
伝導形とは異なる第２の実効的伝導形の材料を含む第２
の半導体領域を含む。製品はまた、電流が第１及び第２
の半導体領域間に流れ、第２領域の少なくとも一部中の
電子／正孔再結合を通して光放射を生じるように、要素
と電気的接触を作る手段を含む。本質的にすべての再結
合が起こるデバイスの部分は、一般に“活性領域”とよ
ばれる。重要なことは、要素は更に第１及び第２の半導
体領域間に第３の半導体領域（ここでは“障壁”）を含
み、第３の領域はアンドープの半導体材料を含む。第１
及び第２の半導体領域には、第１及び少なくとも第２（
必ずしも異なる必要はない）の禁制帯が付随し、第３の
半導体領域の材料には第１及び第２の禁制帯より一般に
大きい第３の禁制帯が付随し、第１、第２及び第３の禁
制帯の間の関係は、障壁領域が第１の領域からの冷たい
多数のキャリヤの、また第２の領域からの多数キャリヤ
の障壁中への注入を抑えるのに効果的であるようなもの
である。少なくとも数ｋＴ（たとえば少なくとも４ｋＴ
）のバンド不連続量が、この目的のために必要である。 ここで、ｋはボルツマン定数である。もしエミッタ領域
が実効的にｎ形で、第２の半導体領域は実効的なｐ形の
材料から成るなら、エミッタ／障壁界面において、障壁
層材料はエミッタ領域材料より高い伝導帯端を持たなけ
ればならず、障壁／第２の領域界面において、障壁層材
料は第２の領域材料より低い価電子帯端を持たなければ
ならない。一方、もしエミッタ領域が実効的にｐ形伝導
で、第２の半導体領域が実効的にｎ形の材料から成るな
ら、エミッタ／障壁界面において、障壁層材料はエミッ
タ領域材料より低い価電子帯端を持たなければならず、
障壁／第２の領域界面において、障壁層材料は第２の領
域材料より高い伝導帯端を持たなければならない。
【００２１】要素と電気的接触を作るための手段は、第
１の半導体領域へ電気的接触を作るための少なくとも２
つの分離された手段を含み、更に第２の半導体領域へ電
気的接触を作るための手段を含む。
１の半導体領域へ電気的接触を作るための少なくとも２
つの分離された手段を含み、更に第２の半導体領域へ電
気的接触を作るための手段を含む。
【００２２】具体的な実施例において、新しいデバイス
は端面発光レーザである。別の実施例において、それは
垂直空胴面発光レーザ（ＶＣＳＥＬ）で、好ましくはＶ
ＣＳＥＬは誘電体材料から成る少なくとも１つの多層ミ
ラーを有する。デバイスは電気的入力及び光出力を有す
る論理要素として働かせることができる。少なくとも３
個の典型的な場合対称に配置されたエミッタ電極を有す
る実施例において、新しい論理要素は ’０７８特許明
細書のＮＯＲＡＮＤ要素により実現されるものとは相補
的な論理機能を果たすことができる。なお、他の実施例
も可能である。たとえば、本発明に従う具体的なデバイ
スは、２つの別々のあらかじめ決められた波長で、同時
に放射する。
は端面発光レーザである。別の実施例において、それは
垂直空胴面発光レーザ（ＶＣＳＥＬ）で、好ましくはＶ
ＣＳＥＬは誘電体材料から成る少なくとも１つの多層ミ
ラーを有する。デバイスは電気的入力及び光出力を有す
る論理要素として働かせることができる。少なくとも３
個の典型的な場合対称に配置されたエミッタ電極を有す
る実施例において、新しい論理要素は ’０７８特許明
細書のＮＯＲＡＮＤ要素により実現されるものとは相補
的な論理機能を果たすことができる。なお、他の実施例
も可能である。たとえば、本発明に従う具体的なデバイ
スは、２つの別々のあらかじめ決められた波長で、同時
に放射する。
【００２３】本発明に従うデバイスは、（約１．５μｍ
より長い波長の放射に適した）“長波長”材料を含む各
種の半導体系で実現できる。典型的な場合、材料はＩＩ
Ｉ−Ｖ半導体である。必要な条件は、必要なヘテロ構造
はエピタキシャル成長できることと、エミッタ材料の多
数キャリヤ帯は、冷たいキャリヤの制御されない注入が
抑えられるよう、障壁材料に比べ十分大きな（典型的な
場合＞１００ｍｅＶ）バンド端不連続をもつことである
。更に別の条件は、通常のデバイス動作温度（たとえば
０−１００℃）における第２の領域から障壁への多数キ
ャリヤの注入が抑えられるように、障壁／第２の領域界
面において、十分大きな（たとえば＞１００ｍｅＶ）の
バンド帯不連続が存在することである。更に、障壁材料
の禁制帯は活性領域より、少なくとも約５０ｍｅＶ大き
いことが望ましい。これは活性層中で放出された放射が
、障壁中で吸収されるのを防止する助けとなりうる。同
様に、場合によってはエミッタ材料の禁制帯は活性層の
それより大きいことが望ましい。しかし、このことは必
要条件ではなく、ある種の用途、特にＶＣＳＥＬの場合
、もしエミッタ層が十分薄ければ、それはゆるめること
ができる。半導体レーザの設計における利得損失の見積
りについては、当業者には良く知られている。たとえば
上で引用したイガ（Ｉｇａ）らの論文を参照のこと。本
発明を実施するのに有用なＩＩＩ−Ｖ系の例は、ＩｎＰ
に格子整合した三元ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ
構造とともに、各種の四元ＩｎＧａＡｓＰ及びそれらの
組合せである。以下の議論は基本的にＩｎＰ／ＩｎＧａ
Ａｓ系に関してである。これは具体的に示すためだけの
ことで、何らの制限を加えることではない。 いくつかの好ましい実施例の詳細な記述
より長い波長の放射に適した）“長波長”材料を含む各
種の半導体系で実現できる。典型的な場合、材料はＩＩ
Ｉ−Ｖ半導体である。必要な条件は、必要なヘテロ構造
はエピタキシャル成長できることと、エミッタ材料の多
数キャリヤ帯は、冷たいキャリヤの制御されない注入が
抑えられるよう、障壁材料に比べ十分大きな（典型的な
場合＞１００ｍｅＶ）バンド端不連続をもつことである
。更に別の条件は、通常のデバイス動作温度（たとえば
０−１００℃）における第２の領域から障壁への多数キ
ャリヤの注入が抑えられるように、障壁／第２の領域界
面において、十分大きな（たとえば＞１００ｍｅＶ）の
バンド帯不連続が存在することである。更に、障壁材料
の禁制帯は活性領域より、少なくとも約５０ｍｅＶ大き
いことが望ましい。これは活性層中で放出された放射が
、障壁中で吸収されるのを防止する助けとなりうる。同
様に、場合によってはエミッタ材料の禁制帯は活性層の
それより大きいことが望ましい。しかし、このことは必
要条件ではなく、ある種の用途、特にＶＣＳＥＬの場合
、もしエミッタ層が十分薄ければ、それはゆるめること
ができる。半導体レーザの設計における利得損失の見積
りについては、当業者には良く知られている。たとえば
上で引用したイガ（Ｉｇａ）らの論文を参照のこと。本
発明を実施するのに有用なＩＩＩ−Ｖ系の例は、ＩｎＰ
に格子整合した三元ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ
構造とともに、各種の四元ＩｎＧａＡｓＰ及びそれらの
組合せである。以下の議論は基本的にＩｎＰ／ＩｎＧａ
Ａｓ系に関してである。これは具体的に示すためだけの
ことで、何らの制限を加えることではない。 いくつかの好ましい実施例の詳細な記述
【００２４】図
１は本発明に従う実施例を模式的に描いたもので、図に
おいて、数字１０は第２の半導体領域の少なくとも一部
を構成する“コレクタ”（たとえば ｐ＋ＩｎＰ）をさ
し、数字１３はエミッタ（たとえばｎ−ＩｎＧａＡｓ）
をさし、１２は障壁（たとえばアンドープＩｎＰ）をさ
す。数字１５０、１５１及び１６はそれぞれ第１及び第
２のエミッタ接触（それらは“ソース”及び“ドレイン
”と入れかえて呼んでもよい）と、コレクタ接触をさす
。数字１１は活性領域をさし、その組成は電子／正孔再
結合がこの領域中で起こるように、選択される。“第２
の領域”はコレクタ及び活性領域を含むと考えられる。 領域１１は領域１３（たとえばｐＩｎＧａＡｓ）とは相
対する実効的な伝導形をもつ。従って、１１はアンドー
プか意図的にはドープされない。領域１１は必要に応じ
て部分層から成ってもよく、その組成は以下で詳細に述
べるように、第２の領域のその他の部分とは異なる。図
１は一般的な層構造を示すことを意図したもので、本発
明に従う特定のデバイスを正確に表わすことを意図した
ものでないことが認識されよう。
１は本発明に従う実施例を模式的に描いたもので、図に
おいて、数字１０は第２の半導体領域の少なくとも一部
を構成する“コレクタ”（たとえば ｐ＋ＩｎＰ）をさ
し、数字１３はエミッタ（たとえばｎ−ＩｎＧａＡｓ）
をさし、１２は障壁（たとえばアンドープＩｎＰ）をさ
す。数字１５０、１５１及び１６はそれぞれ第１及び第
２のエミッタ接触（それらは“ソース”及び“ドレイン
”と入れかえて呼んでもよい）と、コレクタ接触をさす
。数字１１は活性領域をさし、その組成は電子／正孔再
結合がこの領域中で起こるように、選択される。“第２
の領域”はコレクタ及び活性領域を含むと考えられる。 領域１１は領域１３（たとえばｐＩｎＧａＡｓ）とは相
対する実効的な伝導形をもつ。従って、１１はアンドー
プか意図的にはドープされない。領域１１は必要に応じ
て部分層から成ってもよく、その組成は以下で詳細に述
べるように、第２の領域のその他の部分とは異なる。図
１は一般的な層構造を示すことを意図したもので、本発
明に従う特定のデバイスを正確に表わすことを意図した
ものでないことが認識されよう。
【００２５】図２は本発明のＩｎＰ／ＩｎＧａＡｓデバ
イスに付随したバンド構造の適切な特徴を模式的に示し
、デバイスは他の第２の領域の材料より小さな禁制帯を
もつような組成の必要性に応じて加える部分層を含む。
イスに付随したバンド構造の適切な特徴を模式的に示し
、デバイスは他の第２の領域の材料より小さな禁制帯を
もつような組成の必要性に応じて加える部分層を含む。
【００２６】そのような部分層は単に当業者には周知の
可能な活性層構造の多くのものの１つにすぎない。たと
えば、本発明に従うデバイスに組込むことのできる他の
周知の活性層構造は、傾斜屈折率単一又は複数の量子井
戸構造のような量子井戸構造である。（たとえば、ここ
で引用文献として含めたジー・ピー・アグラウォル（Ｇ
．Ｐ．Ａｇｒａｗａｌ）及びエヌ・ケイ・デュッタ（Ｎ
．Ｋ．Ｄｕｔｔａ）、“長波長半導体レーザ”ファン・
ノストランド、１９８６、第９章を参照のこと。）特別
に調整された活性層の設計は、やはりここでも考えられ
る非レーザ発光デバイスに対して、本質的な利点をもた
らさない可能性がある。しかし、可干渉性光源でさえ、
単純な均一活性層とともに設計することが可能で、特別
に設計された部分層を導入することにより、当業者には
周知のように、レーザ閾値を著しく下げることが可能で
ある。
可能な活性層構造の多くのものの１つにすぎない。たと
えば、本発明に従うデバイスに組込むことのできる他の
周知の活性層構造は、傾斜屈折率単一又は複数の量子井
戸構造のような量子井戸構造である。（たとえば、ここ
で引用文献として含めたジー・ピー・アグラウォル（Ｇ
．Ｐ．Ａｇｒａｗａｌ）及びエヌ・ケイ・デュッタ（Ｎ
．Ｋ．Ｄｕｔｔａ）、“長波長半導体レーザ”ファン・
ノストランド、１９８６、第９章を参照のこと。）特別
に調整された活性層の設計は、やはりここでも考えられ
る非レーザ発光デバイスに対して、本質的な利点をもた
らさない可能性がある。しかし、可干渉性光源でさえ、
単純な均一活性層とともに設計することが可能で、特別
に設計された部分層を導入することにより、当業者には
周知のように、レーザ閾値を著しく下げることが可能で
ある。
【００２７】図２の数字２５は伝導帯端をさし、２６は
価電子帯端を、２７は電子フェルミレベルを、２８は正
孔フェルミレベルをさす。バンド図は接触１５０及び１
５１に対してコレクタ接触１６を正バイアスし、エミッ
タ接触間にはバイアスを印加しないことを仮定している
。図２からわかるように、障壁領域２２中の禁制帯は、
エミッタ接触間にバイアスがないとき（すなわち、ＶＳ
Ｄ＝０）、たとえ本質的にコレクタバイアス下でも、比
較的少数の電子がエミッタ／障壁層界面における電位障
壁を越えられるように、エミッタ領域中の禁制帯を越え
る。活性領域からエミッタへの正孔の流れを抑える働き
をする障壁層／第２の領域（領域２１及び２０から成る
）における価電子帯不連続が存在することに、注意すべ
きである。この界面を越える逆のキャリヤの流れを抑え
ることは、重要な設計上の点であると考えられる。
価電子帯端を、２７は電子フェルミレベルを、２８は正
孔フェルミレベルをさす。バンド図は接触１５０及び１
５１に対してコレクタ接触１６を正バイアスし、エミッ
タ接触間にはバイアスを印加しないことを仮定している
。図２からわかるように、障壁領域２２中の禁制帯は、
エミッタ接触間にバイアスがないとき（すなわち、ＶＳ
Ｄ＝０）、たとえ本質的にコレクタバイアス下でも、比
較的少数の電子がエミッタ／障壁層界面における電位障
壁を越えられるように、エミッタ領域中の禁制帯を越え
る。活性領域からエミッタへの正孔の流れを抑える働き
をする障壁層／第２の領域（領域２１及び２０から成る
）における価電子帯不連続が存在することに、注意すべ
きである。この界面を越える逆のキャリヤの流れを抑え
ることは、重要な設計上の点であると考えられる。
【００２８】エミッタ接触（即ちＶＳＤ＞０）間に適当
なバイアス電圧が印加されると、領域２３中の電子が加
熱され、ある程度のホットエレクトロンがエネルギー障
壁を越え、領域２１中に入る。これらの少数キャリヤが
正孔と再結合すると、活性層材料の基本波長（たとえば
Ｉｎ０．５７Ｇａ０．４３Ａｓの場合１．６５μｍ）に
おいて、発光が生じる。もし必要に応じて加える部分層
２４が存在すると、再結合は主として部分層中で起こり
、放出される放射はより長波長をもつであろう。
なバイアス電圧が印加されると、領域２３中の電子が加
熱され、ある程度のホットエレクトロンがエネルギー障
壁を越え、領域２１中に入る。これらの少数キャリヤが
正孔と再結合すると、活性層材料の基本波長（たとえば
Ｉｎ０．５７Ｇａ０．４３Ａｓの場合１．６５μｍ）に
おいて、発光が生じる。もし必要に応じて加える部分層
２４が存在すると、再結合は主として部分層中で起こり
、放出される放射はより長波長をもつであろう。
【００２９】ＶＳＤが臨界値ＶＣＲ（１）を越えるとき
、ドレイン特性（すなわち、ＩＤ対ＶＳＤ、ここでＩＤ
はドレイン接触における電流）は負性微分抵抗（ＮＤＲ
）を示し、高電界ドメインがエミッタチャネル中に形成
される。ＶＣＲ（１）の値はエミッタチャネル長（すな
わち、ソース及びドレイン接触間の距離）と電荷注入に
対する障壁高さに依存する。たとえば、ＩｎＰ／ＩｎＧ
ａＡｓデバイス中の１μｍのチャネル長の場合、ＶＣＲ
（１）は典型的な場合≦０．５Ｖである。
、ドレイン特性（すなわち、ＩＤ対ＶＳＤ、ここでＩＤ
はドレイン接触における電流）は負性微分抵抗（ＮＤＲ
）を示し、高電界ドメインがエミッタチャネル中に形成
される。ＶＣＲ（１）の値はエミッタチャネル長（すな
わち、ソース及びドレイン接触間の距離）と電荷注入に
対する障壁高さに依存する。たとえば、ＩｎＰ／ＩｎＧ
ａＡｓデバイス中の１μｍのチャネル長の場合、ＶＣＲ
（１）は典型的な場合≦０．５Ｖである。
【００３０】ＶＳＤをＶＣＲ（１）以上に増加させると
、注入電流（ＩＣ）が急速に上昇する。ＶＳＤがもう１
つの臨界値ＶＣＲ（２）に達すると、ＮＤＲ特性は終り
、デバイスは不安定になる。この時点で、ソース電流（
ＩＳ）のほとんどは障壁を越えて注入される。エミッタ
の単位幅当りの最大注入電流密度ＪＣｍａｘ（なだれ効
果は無い）は、約εＥｂｒＶと見積もられる。ここで、
εは障壁の誘電率、Ｅｂｒは障壁の誘電体強度、ＶはＲ
ＳＴ以前のエミッタチャネル中の実効高電界電子速度で
ある。これらのパラメータに適切な値を仮定すると、Ｊ
Ｃｍａｘ〜３Ａ／ｃｍを得る。ＪＣの最大測定値は、上
の見積りに従う値をかなり越え、障壁層中でなだれ増倍
が起こりうることを暗示している。そのような増倍は有
利な効果と考えられ、それは本発明に従うデバイスの光
出力を増す可能性がある。 従って、本発明のいくつかの好ましい実施例においては
、障壁層厚は障壁層中の適切な衝突イオン化距離を越え
る。ここで、“衝突イオン化距離”というのは、材料中
で電子／正孔対を生成させるのに必要な最小エネルギー
を得るために、与えられた半導体材料中でキャリヤが移
動しなければならない印加電界に平行な距離である。 適切な印加電界というのは、デバイスの名目上のバイア
ス条件に対応する電界である。
、注入電流（ＩＣ）が急速に上昇する。ＶＳＤがもう１
つの臨界値ＶＣＲ（２）に達すると、ＮＤＲ特性は終り
、デバイスは不安定になる。この時点で、ソース電流（
ＩＳ）のほとんどは障壁を越えて注入される。エミッタ
の単位幅当りの最大注入電流密度ＪＣｍａｘ（なだれ効
果は無い）は、約εＥｂｒＶと見積もられる。ここで、
εは障壁の誘電率、Ｅｂｒは障壁の誘電体強度、ＶはＲ
ＳＴ以前のエミッタチャネル中の実効高電界電子速度で
ある。これらのパラメータに適切な値を仮定すると、Ｊ
Ｃｍａｘ〜３Ａ／ｃｍを得る。ＪＣの最大測定値は、上
の見積りに従う値をかなり越え、障壁層中でなだれ増倍
が起こりうることを暗示している。そのような増倍は有
利な効果と考えられ、それは本発明に従うデバイスの光
出力を増す可能性がある。 従って、本発明のいくつかの好ましい実施例においては
、障壁層厚は障壁層中の適切な衝突イオン化距離を越え
る。ここで、“衝突イオン化距離”というのは、材料中
で電子／正孔対を生成させるのに必要な最小エネルギー
を得るために、与えられた半導体材料中でキャリヤが移
動しなければならない印加電界に平行な距離である。 適切な印加電界というのは、デバイスの名目上のバイア
ス条件に対応する電界である。
【００３１】なだれイオン化により障壁１２中に生じた
正孔は、エミッタ１３中に注入され、そこで電子と再結
合し、ルミネセンスを生じる。もし、１３の材料が活性
領域１１とは異なる禁制帯をもつなら、１３からのルミ
ネセンス放射は、１１からのそれとは波長が異なり、デ
バイスは２つのあらかじめ決められた波長の放射を同時
に放出できる。
正孔は、エミッタ１３中に注入され、そこで電子と再結
合し、ルミネセンスを生じる。もし、１３の材料が活性
領域１１とは異なる禁制帯をもつなら、１３からのルミ
ネセンス放射は、１１からのそれとは波長が異なり、デ
バイスは２つのあらかじめ決められた波長の放射を同時
に放出できる。
【００３２】
【外１】
【００３３】本発明は放射出力が可干渉性でないデバイ
ス中と同様、可干渉性放射を放出できるデバイス中でも
実施できる。本発明に従う端面発光レーザの例が、図３
に描かれている。この図において、３０は基板（たとえ
ばｎＩｎＰ）をさし、３１はエミッタチャネル（たとえ
ばｎ形ＩｎＧａＡｓ）を、３２は障壁層（たとえばアン
ドープＩｎＰ）を、３４はｐ形ＩｎＧａＡｓの必要に応
じて設ければよい歪層を、３５はコレクタ領域（たとえ
ばｐ形ＩｎＰ）を、３６はコレクタ接触（たとえば、ｐ
＋ＩｎＧａＡｓとそれに続く適当な周知の金属層）をさ
す。領域３３（たとえばｐ形ＩｎＧａＡｓ）は注入電子
を冷却する働きをする。もし、部分層の必要性がないな
ら、領域３３それ自身が光学的活性層を形成する。上で
述べたように、本発明に従うデバイス（図３のデバイス
を含む）は、傾斜屈折率単一又は多量子井戸構造のよう
な周知の各種活性領域設計を含んでよい。数字３７０及
び３７１は２つのエミッタ接触、たとえばイオン注入ｎ
形領域をさす。Ｓｉドナの高濃度注入とそれに続く金属
（たとえばＡｕ）堆積は、これらの接触を生成するのに
好ましい周知の技術である。もう１つの可能性は、当業
者には周知のように、合金Ａｕ−Ｇｅ接触を用いること
である。図３はデバイスの一般的な層構造を示すことを
目的としている。当業者は図３に従う実施例に存在する
に違いないいくつかの特徴に、更に気がつくであろう。 たとえば、ドーピングレベルは一般に層３１を貫いて均
一ではなく、３１の残りの部分中より、３２に隣接した
薄い（たとえば２．５ｎｍ）領域中で、本質的に高くて
よく、それによってチャネル中での電子のＲＳＴが容易
になる。必要に応じて設ける部分層３４はコレクタ領域
に隣接している必要はなく、３３内に埋込むこともでき
、恐らく３３（たとえば組成Ｉｎ０．５３Ｇａ０．４７
Ａｓ）と３４（たとえば組成Ｉｎ０．６Ｇａ０．４Ａｓ
）間で、階段状又は連続的に組成が変化する。本発明に
従う端面発光レーザが、図３の“コレクタ−アップ”の
形状をもつことは本質的ではなく、“エミッタ−アップ
”の形状をもつデバイスも考えられることが認識されよ
う。
ス中と同様、可干渉性放射を放出できるデバイス中でも
実施できる。本発明に従う端面発光レーザの例が、図３
に描かれている。この図において、３０は基板（たとえ
ばｎＩｎＰ）をさし、３１はエミッタチャネル（たとえ
ばｎ形ＩｎＧａＡｓ）を、３２は障壁層（たとえばアン
ドープＩｎＰ）を、３４はｐ形ＩｎＧａＡｓの必要に応
じて設ければよい歪層を、３５はコレクタ領域（たとえ
ばｐ形ＩｎＰ）を、３６はコレクタ接触（たとえば、ｐ
＋ＩｎＧａＡｓとそれに続く適当な周知の金属層）をさ
す。領域３３（たとえばｐ形ＩｎＧａＡｓ）は注入電子
を冷却する働きをする。もし、部分層の必要性がないな
ら、領域３３それ自身が光学的活性層を形成する。上で
述べたように、本発明に従うデバイス（図３のデバイス
を含む）は、傾斜屈折率単一又は多量子井戸構造のよう
な周知の各種活性領域設計を含んでよい。数字３７０及
び３７１は２つのエミッタ接触、たとえばイオン注入ｎ
形領域をさす。Ｓｉドナの高濃度注入とそれに続く金属
（たとえばＡｕ）堆積は、これらの接触を生成するのに
好ましい周知の技術である。もう１つの可能性は、当業
者には周知のように、合金Ａｕ−Ｇｅ接触を用いること
である。図３はデバイスの一般的な層構造を示すことを
目的としている。当業者は図３に従う実施例に存在する
に違いないいくつかの特徴に、更に気がつくであろう。 たとえば、ドーピングレベルは一般に層３１を貫いて均
一ではなく、３１の残りの部分中より、３２に隣接した
薄い（たとえば２．５ｎｍ）領域中で、本質的に高くて
よく、それによってチャネル中での電子のＲＳＴが容易
になる。必要に応じて設ける部分層３４はコレクタ領域
に隣接している必要はなく、３３内に埋込むこともでき
、恐らく３３（たとえば組成Ｉｎ０．５３Ｇａ０．４７
Ａｓ）と３４（たとえば組成Ｉｎ０．６Ｇａ０．４Ａｓ
）間で、階段状又は連続的に組成が変化する。本発明に
従う端面発光レーザが、図３の“コレクタ−アップ”の
形状をもつことは本質的ではなく、“エミッタ−アップ
”の形状をもつデバイスも考えられることが認識されよ
う。
【００３４】図４は本発明の好ましい実施例、すなわち
ＶＣＳＥＬを概略的に描く。ＩｎＰ基板４０上にはエッ
チ停止層（たとえばｐ形ＩｎＧａＡｓ）と、それに続く
ｐ−−ＩｎＰコレクタ４２、ｐＩｎＧａＡｓ活性領域４
３、アンドープＩｎＰ障壁４４及びｎＩｎＧａＡｓエミ
ッタ４５がある。活性領域中への注入電子の横方向の閉
じ込めは、ｐ＋領域４６により実現され、それはたとえ
ばイオン注入によりドープされる。コレクタ接触（図示
されていない）は、ウエハの裏面に置くことができ、ｐ
形基板が用いられる。これにより、ＶＣＳＥＬデバイス
のアレイに、共通のコレクタを用いることが可能になる
。もし系統的に考え、半絶縁性基板を用いる必要があれ
ば、層４２は基板上にエピタキシャル成長させ、ＳＥＬ
の側面に接触した厚い（１ミクロン以上）高導電性ｐ形
ＩｎＰ層と理解すべきである。数字４７０及び４７１は
エミッタ接触をさし、４８及び４９は誘電体ミラーをさ
し、たとえばそれぞれ多数のＳｉ／ＳｉＯ２層対から成
り、各層はλ／４の光学的厚さをもつ。そのようなミラ
ーは周知で、非常に高い（＞９９％）反射率をもつこと
ができる。たとえば、ディー・ジー・デッペ（Ｄ．Ｇ．
Ｄｅｐｐｅ）ら、アプライド・フィジックス・レターズ
（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）
、第５６巻、２１７２頁（１９９０）を参照のこと。ミ
ラー４９の堆積前に、ＩｎＰ基板は周知のＶ溝技術によ
りエッチング除去でき、層４１で停止させ、周知のエッ
チャントでも除去することができる。
ＶＣＳＥＬを概略的に描く。ＩｎＰ基板４０上にはエッ
チ停止層（たとえばｐ形ＩｎＧａＡｓ）と、それに続く
ｐ−−ＩｎＰコレクタ４２、ｐＩｎＧａＡｓ活性領域４
３、アンドープＩｎＰ障壁４４及びｎＩｎＧａＡｓエミ
ッタ４５がある。活性領域中への注入電子の横方向の閉
じ込めは、ｐ＋領域４６により実現され、それはたとえ
ばイオン注入によりドープされる。コレクタ接触（図示
されていない）は、ウエハの裏面に置くことができ、ｐ
形基板が用いられる。これにより、ＶＣＳＥＬデバイス
のアレイに、共通のコレクタを用いることが可能になる
。もし系統的に考え、半絶縁性基板を用いる必要があれ
ば、層４２は基板上にエピタキシャル成長させ、ＳＥＬ
の側面に接触した厚い（１ミクロン以上）高導電性ｐ形
ＩｎＰ層と理解すべきである。数字４７０及び４７１は
エミッタ接触をさし、４８及び４９は誘電体ミラーをさ
し、たとえばそれぞれ多数のＳｉ／ＳｉＯ２層対から成
り、各層はλ／４の光学的厚さをもつ。そのようなミラ
ーは周知で、非常に高い（＞９９％）反射率をもつこと
ができる。たとえば、ディー・ジー・デッペ（Ｄ．Ｇ．
Ｄｅｐｐｅ）ら、アプライド・フィジックス・レターズ
（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）
、第５６巻、２１７２頁（１９９０）を参照のこと。ミ
ラー４９の堆積前に、ＩｎＰ基板は周知のＶ溝技術によ
りエッチング除去でき、層４１で停止させ、周知のエッ
チャントでも除去することができる。
【００３５】当業者は部分層活性領域が本発明に従うＶ
ＣＳＥＬ中で現在好ましくないことを認識するであろう
。その理由は擬形態成長の条件で課されるそのような層
の厚さに対する固有の制約による。しかし、ＶＣＳＥＬ
技術が進歩するとともに、不完全なミラー反射率とミラ
ーエッジにおける回折による損失は最小にできると期待
され、そのため（恐らく歪んだ）多量子井戸層から成る
薄い活性層は、好ましい改善になる可能性がある。
ＣＳＥＬ中で現在好ましくないことを認識するであろう
。その理由は擬形態成長の条件で課されるそのような層
の厚さに対する固有の制約による。しかし、ＶＣＳＥＬ
技術が進歩するとともに、不完全なミラー反射率とミラ
ーエッジにおける回折による損失は最小にできると期待
され、そのため（恐らく歪んだ）多量子井戸層から成る
薄い活性層は、好ましい改善になる可能性がある。
【００３６】低レーザ閾値を達成するため、エミッタ層
材料は発光活性領域より（たとえば約５０ｍｅＶ以上）
かなり大きな禁制帯をもつことが望ましい。更に、“ク
ラッド”層のそれぞれ４２及び４４は比較的薄く（たと
えば約５０−２００ｎｍ）、エミッタ層は比較的薄く（
たとえば約２５−１００ｎｍ）、ミラーは反射損が１％
以下であるように、ミラーは高い反射率を持つことが望
ましい。電荷注入効率は一般にソース及びドレイン間の
距離ａが増すとともに減少するから、ａは比較的小さく
、たとえば≦２μｍで、空胴のフレネル数が比較的大き
く、好ましくは約２となるようにすることが望ましい。 周知のように、図４の“空胴”のフレネル数はａ２／λ
Ｌと定義できる。ここで、Ｌはミラー４８及び４９間の
距離で、λは空胴媒体中のレーザ波長である。
材料は発光活性領域より（たとえば約５０ｍｅＶ以上）
かなり大きな禁制帯をもつことが望ましい。更に、“ク
ラッド”層のそれぞれ４２及び４４は比較的薄く（たと
えば約５０−２００ｎｍ）、エミッタ層は比較的薄く（
たとえば約２５−１００ｎｍ）、ミラーは反射損が１％
以下であるように、ミラーは高い反射率を持つことが望
ましい。電荷注入効率は一般にソース及びドレイン間の
距離ａが増すとともに減少するから、ａは比較的小さく
、たとえば≦２μｍで、空胴のフレネル数が比較的大き
く、好ましくは約２となるようにすることが望ましい。 周知のように、図４の“空胴”のフレネル数はａ２／λ
Ｌと定義できる。ここで、Ｌはミラー４８及び４９間の
距離で、λは空胴媒体中のレーザ波長である。
【００３７】フレネル数に基づいた考察は、現在の技術
で用いられている平坦ミラー非誘導垂直空胴に対して適
切である。曲線状表面を有するミラーを用いた共焦点空
胴は、周知のレーザ光学部品である。ＶＣＳＥＬに応用
するため、そのような空胴が期待どおりに開発されると
、回折損の制約が本質的に緩和されるであろう。本発明
に関連した特に望ましい開発は、小さな（サブミクロン
）横方向寸法のミラーにおける回折損をほとんど全部抑
えると期待できる導波垂直空胴共振器を期待どおり完全
にすることである。従って、上で述べた制約は、現在の
技術にあてはまるが、絶対的な制約ではないと考えるべ
きである。
で用いられている平坦ミラー非誘導垂直空胴に対して適
切である。曲線状表面を有するミラーを用いた共焦点空
胴は、周知のレーザ光学部品である。ＶＣＳＥＬに応用
するため、そのような空胴が期待どおりに開発されると
、回折損の制約が本質的に緩和されるであろう。本発明
に関連した特に望ましい開発は、小さな（サブミクロン
）横方向寸法のミラーにおける回折損をほとんど全部抑
えると期待できる導波垂直空胴共振器を期待どおり完全
にすることである。従って、上で述べた制約は、現在の
技術にあてはまるが、絶対的な制約ではないと考えるべ
きである。
【００３８】以下は本発明に従う発光デバイスを作成す
る方法の例である。０．００１Ωｃｍの抵抗率を有する
通常のｐＩｎＰ基板上に、以下の順で堆積させる。１μ
ｍ厚のｐ＋（１０１８ｃｍ−３Ｂｅ）ＩｎＰコレクタ層
、０．１μｍ ｐ（１０１６ｃｍ−３Ｂｅ）Ｉｎ０．５
３Ｇａ０．４７Ａｓ活性層、０．３μｍの意図的にはド
ープしてないＩｎＰ障壁層、５０ｎｍのｎ形格子整合Ｉ
ｎＧａＡｓＰ（基本波長＝１．５５μｍ）エミッタ層で
、その最上部２．５ｎｍはｎ＋（１０１８ｃｍ−３Ｓｉ
）にドープされ、残りはｎ−（１０１７ｃｍ−３Ｓｉ）
、５０ｎｍのｎ＋（約１０１９ｃｍ−３Ｓｎ）ＩｎＰキ
ャップ層、及び０．２μｍ ｎ＋（１０１９Ｓｎ）Ｉｎ
ＧａＡｓＰ接触層である。堆積は当業者には周知の通常
の手段により行なえる。通常のフォトリソグラフィ及び
エッチング技術により、１μｍ幅のチャネルがソース及
びドレイン間のキャップ層中に開けられ、デバイスの横
方向寸法は５μｍ幅のメサを形成することにより規定さ
れ、その上に中心をもつチャネルを有する。３００ｎｍ
のＳｉＯ２層をウエハ上に堆積させ、ソース及びドレイ
ン接触領域上のＳｉＯ２層中に約１μｍ幅の窓をあけ、
Ａｕのパターン形成層を堆積させ、エミッタ接触領域へ
の電気的接触を形成する。これらの工程は他のプロセス
技術とともに、通常どおりに用いることができる。周知
の方式でこのようにして生成したウエハを切断及びヘキ
開し、そのようにして生成したデバイスの１つに、約５
ボルトのソース−コレクタバイアスと約１．５ＶのＶＳ
Ｄを印加すると、デバイスからの発光が起こると期待さ
れる。
る方法の例である。０．００１Ωｃｍの抵抗率を有する
通常のｐＩｎＰ基板上に、以下の順で堆積させる。１μ
ｍ厚のｐ＋（１０１８ｃｍ−３Ｂｅ）ＩｎＰコレクタ層
、０．１μｍ ｐ（１０１６ｃｍ−３Ｂｅ）Ｉｎ０．５
３Ｇａ０．４７Ａｓ活性層、０．３μｍの意図的にはド
ープしてないＩｎＰ障壁層、５０ｎｍのｎ形格子整合Ｉ
ｎＧａＡｓＰ（基本波長＝１．５５μｍ）エミッタ層で
、その最上部２．５ｎｍはｎ＋（１０１８ｃｍ−３Ｓｉ
）にドープされ、残りはｎ−（１０１７ｃｍ−３Ｓｉ）
、５０ｎｍのｎ＋（約１０１９ｃｍ−３Ｓｎ）ＩｎＰキ
ャップ層、及び０．２μｍ ｎ＋（１０１９Ｓｎ）Ｉｎ
ＧａＡｓＰ接触層である。堆積は当業者には周知の通常
の手段により行なえる。通常のフォトリソグラフィ及び
エッチング技術により、１μｍ幅のチャネルがソース及
びドレイン間のキャップ層中に開けられ、デバイスの横
方向寸法は５μｍ幅のメサを形成することにより規定さ
れ、その上に中心をもつチャネルを有する。３００ｎｍ
のＳｉＯ２層をウエハ上に堆積させ、ソース及びドレイ
ン接触領域上のＳｉＯ２層中に約１μｍ幅の窓をあけ、
Ａｕのパターン形成層を堆積させ、エミッタ接触領域へ
の電気的接触を形成する。これらの工程は他のプロセス
技術とともに、通常どおりに用いることができる。周知
の方式でこのようにして生成したウエハを切断及びヘキ
開し、そのようにして生成したデバイスの１つに、約５
ボルトのソース−コレクタバイアスと約１．５ＶのＶＳ
Ｄを印加すると、デバイスからの発光が起こると期待さ
れる。
【００３９】本発明に従うデバイスは、論理要素として
働かせることができる。そのような要素は、電気的入力
及び光出力を有する。エミッタ端子（たとえば図１に従
うデバイス）の１つを端子Ｘ１とし、他方を端子Ｘ２と
し、論理０及び１を通常の方式で入力端子として用い、
デバイスからの光出力Ｌを出力状態１（及び本質的に光
出力が無い状態を出力状態０）と指定すると、表１はデ
バイスには論理に機能ＥＸＣＬＵＳＩＶＥＯＲ（ＸＯＲ
）が付随することを示す。
働かせることができる。そのような要素は、電気的入力
及び光出力を有する。エミッタ端子（たとえば図１に従
うデバイス）の１つを端子Ｘ１とし、他方を端子Ｘ２と
し、論理０及び１を通常の方式で入力端子として用い、
デバイスからの光出力Ｌを出力状態１（及び本質的に光
出力が無い状態を出力状態０）と指定すると、表１はデ
バイスには論理に機能ＥＸＣＬＵＳＩＶＥＯＲ（ＸＯＲ
）が付随することを示す。
【表１】
【００４０】本発明に従うデバイスは、より複雑な真理
値表をもつことができる。たとえば、もし３個の適切に
配置したエミッタ接触を作り（たとえば ’０７８特許
明細書の図３に示されたような方式で配置される）、第
３の接触をＸ３と指定すれば、デバイスで行なえる変換
は表２の真理値表により記述される。
値表をもつことができる。たとえば、もし３個の適切に
配置したエミッタ接触を作り（たとえば ’０７８特許
明細書の図３に示されたような方式で配置される）、第
３の接触をＸ３と指定すれば、デバイスで行なえる変換
は表２の真理値表により記述される。
【表２】
【００４１】この真理値表により表わされる論理機能は
、 ’０７８特許明細書のＮＯＲＡＮＤ機能の相補的な
ものである。本発明に従う要素はＸ３＝０の時、Ｌ＝Ｏ
Ｒ（Ｘ１，Ｘ２）で、Ｘ３＝１の時、Ｌ＝ＮＡＮＤ（Ｘ
１，Ｘ２）を与える。そのような論理機能は重要な光電
子用途、たとえば光計算又は光通信に用途をもつと期待
される。たとえば、そのような要素は自己構成論理を構
成するために使用できる。
、 ’０７８特許明細書のＮＯＲＡＮＤ機能の相補的な
ものである。本発明に従う要素はＸ３＝０の時、Ｌ＝Ｏ
Ｒ（Ｘ１，Ｘ２）で、Ｘ３＝１の時、Ｌ＝ＮＡＮＤ（Ｘ
１，Ｘ２）を与える。そのような論理機能は重要な光電
子用途、たとえば光計算又は光通信に用途をもつと期待
される。たとえば、そのような要素は自己構成論理を構
成するために使用できる。
【００４２】当業者は認識するであろうが、上の真理値
表は従来の周知の論理要素のいずれとも異なり、従来は
２又はそれ以上の従来技術の論理要素の組合せによって
のみ得ることができた。この新しい論理機能を、“ＯＲ
ＮＡＮＤ”とよぶことを提案する。本発明に従う論理要
素には、各種の用途、たとえば高速計算機又は信号処理
機中での反応が見出されるであろう。
表は従来の周知の論理要素のいずれとも異なり、従来は
２又はそれ以上の従来技術の論理要素の組合せによって
のみ得ることができた。この新しい論理機能を、“ＯＲ
ＮＡＮＤ”とよぶことを提案する。本発明に従う論理要
素には、各種の用途、たとえば高速計算機又は信号処理
機中での反応が見出されるであろう。
【図１】本発明に従うＲＳＴデバイスの例を模式的に示
す図である。
す図である。
【図２】図１に示された形のデバイスのエネルギー帯の
適切な一部を示す図である。
適切な一部を示す図である。
【図３】端面発光レーザとして働かすことのできる本発
明に従うＲＳＴデバイスの例を模式的に描いた図である
。
明に従うＲＳＴデバイスの例を模式的に描いた図である
。
【図４】本発明の別の実施例、すなわちＶＣＳＥＬを模
式的に示す図である。
式的に示す図である。
１０ 半導体領域
１１ 活性領域、領域
１２ 障壁
１３ エミッタ、領域
１６ エミッタ接触
２０ 領域
２１ 領域
２２ 障壁領域
２３ 領域
２４ 部分層
２５ 伝導帯端
２６ 価電子帯端
２７ 電子フェルミレベル
２８ 正孔フェルミレベル
３０ 基板
３１ エミッタチャネル、層３２
障壁層 ３３ 領域 ３４ 歪層 ３５ コレクタ領域 ３６ コレクタ接触 ４０ 基板 ４１ 層 ４２ コレクタ、層 ４３ 活性領域 ４４ 障壁、層 ４５ エミッタ ４６ 領域 ４８ 誘電体ミラー、ミラー４９
誘電体ミラー、ミラー１５０ 第１のエミッタ
接触、接触１５１ 第２のエミッタ接触、接触３
７０ エミッタ接触 ３７１ エミッタ接触 ４７０ エミッタ接触 ４７１ エミッタ接触
障壁層 ３３ 領域 ３４ 歪層 ３５ コレクタ領域 ３６ コレクタ接触 ４０ 基板 ４１ 層 ４２ コレクタ、層 ４３ 活性領域 ４４ 障壁、層 ４５ エミッタ ４６ 領域 ４８ 誘電体ミラー、ミラー４９
誘電体ミラー、ミラー１５０ 第１のエミッタ
接触、接触１５１ 第２のエミッタ接触、接触３
７０ エミッタ接触 ３７１ エミッタ接触 ４７０ エミッタ接触 ４７１ エミッタ接触
Claims (12)
- 【請求項１】 ａ）第１の実効的伝導形をもつ第１の
半導体領域（“エミッタ”とよぶ）及び第１の実効的伝
導形とは異なる第２の実効的伝導形を有する第２の半導
体領域が含まれ、第１及び第２の半導体領域は第１及び
少なくとも第２の禁制帯をそれぞれもち、第１の禁制帯
は必ずしも第２の禁制帯とは異ならず、 ｂ）第１及び第２の半導体領域間に電流が生じるように
、また電子−正孔再結合及び発光が生じるように、半導
体要素と電気的接触を作るための手段が含まれる半導体
発光要素を含む製品において、 ｃ）第１及び第２の半導体領域間に第３の半導体領域が
含まれ、第３の半導体領域（“障壁”とよぶ）はアンド
ープ又は意図的にはドープされていない半導体材料から
成り、その禁制帯は通常の順方向バイアス条件下におい
て、第１の伝導形キャリヤ及び第２の伝導形キャリヤに
対してそれぞれエミッタ及び第２の半導体領域間に電位
障壁が存在し、前記通常の順方向バイアス条件下で、第
１の伝導形の正孔荷電キャリヤから本質的に成る電流が
、第１の半導体領域から第２の半導体領域中に流れ、第
２の半導体領域から第１の半導体領域へは第２の伝導形
の荷電キャリヤは実質的に同時には流れないようなもの
で、 ｄ）ｂ）の手段は第１の半導体領域への電気的接触を作
るための少なくとも２つの空間的に分離された手段を含
み、更に第２の半導体領域に電気的接触を作るための手
段を含むことを特徴とする製品。 - 【請求項２】 請求項１記載の製品において、発光要
素はレーザーである製品。 - 【請求項３】 請求項２記載の製品において、レーザ
は垂直空胴面発光レーザ（ＶＣＳＥＬ）である製品。 - 【請求項４】 請求項３記載の製品において、ＶＣＳ
ＥＬは１ないし複数の誘電体層から成る少なくとも１つ
の多層反射手段を含む製品。 - 【請求項５】 請求項１記載の製品において、発光要
素はＩＩＩ−Ｖ半導体材料から成る製品。 - 【請求項６】 請求項５記載の製品において、発光要
素はＩｎＰから成る製品。 - 【請求項７】 請求項１記載の製品において、第１の
伝導形はｎ形である製品。 - 【請求項８】 請求項１記載の製品において、障壁は
前記通常の順方向バイアス条件下において、障壁中での
第１の伝導形のキャリアの衝突イオン化距離を越える厚
さをもつ製品。 - 【請求項９】 請求項１記載の製品において、製品は
共通の半導体基板手段上に配置された複数の前記発光要
素を含む製品。 - 【請求項１０】 請求項１記載の製品において、前記
要素に電気的デバイスを印加するための手段及びデバイ
スにより放出された光に応答する手段が更に含まれる製
品。 - 【請求項１１】 請求項１０記載の製品において、発
光要素はＮＯＴ要素以外の論理要素で、光応答手段は更
に電気的状態が発光要素の電気的状態に依存する論理要
素を含む製品。 - 【請求項１２】 請求項１０記載の製品において、発
光要素は第１の半導体領域に電気的接触を作成するため
の少なくとも３個の空間的に分離された手段を含む論理
要素である製品。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60147790A | 1990-10-19 | 1990-10-19 | |
| US716751 | 1991-06-18 | ||
| US07/716,751 US5223723A (en) | 1990-10-19 | 1991-06-18 | Light emitting device |
| US601477 | 1996-02-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04263485A true JPH04263485A (ja) | 1992-09-18 |
| JP3051519B2 JP3051519B2 (ja) | 2000-06-12 |
Family
ID=27083866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26991091A Expired - Lifetime JP3051519B2 (ja) | 1990-10-19 | 1991-10-18 | 発光デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5223723A (ja) |
| EP (1) | EP0481681B1 (ja) |
| JP (1) | JP3051519B2 (ja) |
| DE (1) | DE69129218T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2263194B (en) * | 1992-01-09 | 1995-11-01 | Univ Hull | Electroluminescent device |
| US5309003A (en) * | 1992-02-28 | 1994-05-03 | At&T Bell Laboratories | Article comprising a real space transfer semiconductor device, and method of making the article |
| JP2780564B2 (ja) * | 1992-05-20 | 1998-07-30 | 日本電気株式会社 | 電荷転送装置 |
| US5319655A (en) * | 1992-12-21 | 1994-06-07 | Xerox Corporation | Multiwavelength laterally-injecting-type lasers |
| US5646419A (en) * | 1995-04-07 | 1997-07-08 | California Institute Of Technology | n-type wide bandgap semiconductors grown on a p-type layer to form hole injection pn heterojunctions and methods of fabricating the same |
| US5960024A (en) | 1998-03-30 | 1999-09-28 | Bandwidth Unlimited, Inc. | Vertical optical cavities produced with selective area epitaxy |
| US6493372B1 (en) | 1998-04-14 | 2002-12-10 | Bandwidth 9, Inc. | Vertical cavity apparatus with tunnel junction |
| US6493373B1 (en) | 1998-04-14 | 2002-12-10 | Bandwidth 9, Inc. | Vertical cavity apparatus with tunnel junction |
| US6493371B1 (en) | 1998-04-14 | 2002-12-10 | Bandwidth9, Inc. | Vertical cavity apparatus with tunnel junction |
| US5991326A (en) | 1998-04-14 | 1999-11-23 | Bandwidth9, Inc. | Lattice-relaxed verticle optical cavities |
| US6487231B1 (en) | 1998-04-14 | 2002-11-26 | Bandwidth 9, Inc. | Vertical cavity apparatus with tunnel junction |
| US6760357B1 (en) | 1998-04-14 | 2004-07-06 | Bandwidth9 | Vertical cavity apparatus with tunnel junction |
| US6535541B1 (en) | 1998-04-14 | 2003-03-18 | Bandwidth 9, Inc | Vertical cavity apparatus with tunnel junction |
| US6487230B1 (en) | 1998-04-14 | 2002-11-26 | Bandwidth 9, Inc | Vertical cavity apparatus with tunnel junction |
| US6111361A (en) * | 1998-09-11 | 2000-08-29 | Motorola, Inc. | Light emitting apparatus and method of fabrication |
| DE19860701B4 (de) * | 1998-12-30 | 2005-07-07 | Kasper, Erich, Prof. Dr.rer.nat. | Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen |
| US6226425B1 (en) | 1999-02-24 | 2001-05-01 | Bandwidth9 | Flexible optical multiplexer |
| US6275513B1 (en) | 1999-06-04 | 2001-08-14 | Bandwidth 9 | Hermetically sealed semiconductor laser device |
| US6233263B1 (en) | 1999-06-04 | 2001-05-15 | Bandwidth9 | Monitoring and control assembly for wavelength stabilized optical system |
| US6831301B2 (en) * | 2001-10-15 | 2004-12-14 | Micron Technology, Inc. | Method and system for electrically coupling a chip to chip package |
| US6980577B1 (en) * | 2002-03-18 | 2005-12-27 | Finisar Corporation | Vertical laser cavity with a non-planar top mirror |
| KR100652864B1 (ko) * | 2005-12-16 | 2006-12-04 | 서울옵토디바이스주식회사 | 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드 |
| KR200483075Y1 (ko) * | 2015-04-10 | 2017-03-31 | 삼성중공업 주식회사 | 케이블 트레이 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL302497A (ja) * | 1962-12-31 | |||
| US4686550A (en) * | 1984-12-04 | 1987-08-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction semiconductor devices having a doping interface dipole |
| US4973858A (en) * | 1986-07-18 | 1990-11-27 | Ibm Corporation | Resonant tunneling semiconductor devices |
| JPS6331165A (ja) * | 1986-07-18 | 1988-02-09 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 共鳴トンネリング半導体デバイス |
| US4903092A (en) * | 1986-08-12 | 1990-02-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Real space electron transfer device using hot electron injection |
| JPH0666519B2 (ja) * | 1986-08-14 | 1994-08-24 | 東京工業大学長 | 超格子構造体 |
| JP2555881B2 (ja) * | 1988-01-20 | 1996-11-20 | 日本電気株式会社 | Ａ▲ｌ▼ＧａＩｎＰ系結晶の結晶成長方法および半導体レ−ザ |
| US4999687A (en) * | 1990-04-25 | 1991-03-12 | At&T Bell Laboratories | Logic element and article comprising the element |
| US5081633A (en) * | 1990-05-31 | 1992-01-14 | Applied Solar Energy Corporation | Semiconductor laser diode |
| US5111255A (en) * | 1990-06-05 | 1992-05-05 | At&T Bell Laboratories | Buried channel heterojunction field effect transistor |
-
1991
- 1991-06-18 US US07/716,751 patent/US5223723A/en not_active Expired - Lifetime
- 1991-10-10 DE DE69129218T patent/DE69129218T2/de not_active Expired - Fee Related
- 1991-10-10 EP EP91309329A patent/EP0481681B1/en not_active Expired - Lifetime
- 1991-10-18 JP JP26991091A patent/JP3051519B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129218T2 (de) | 1998-07-30 |
| EP0481681A1 (en) | 1992-04-22 |
| EP0481681B1 (en) | 1998-04-08 |
| JP3051519B2 (ja) | 2000-06-12 |
| DE69129218D1 (de) | 1998-05-14 |
| US5223723A (en) | 1993-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223723A (en) | Light emitting device | |
| JP3539977B2 (ja) | 光電半導体構成素子 | |
| US6936486B2 (en) | Low voltage multi-junction vertical cavity surface emitting laser | |
| US5010374A (en) | Quantum well laser utilizing an inversion layer | |
| US6326646B1 (en) | Mounting technology for intersubband light emitters | |
| US4829357A (en) | PNPN thyristor | |
| Oe et al. | GaInAsP lateral current injection lasers on semi-insulating substrates | |
| US5361273A (en) | Semiconductor optical surface transmission device | |
| JP3016302B2 (ja) | ｐｎｐｎ半導体素子とその駆動回路 | |
| EP0530942B1 (en) | Novel quantum well optoelectric switching device with stimulated emission | |
| US5206526A (en) | Staircase bandgap photodetector using recombination | |
| US5789772A (en) | Semi-insulating surface light emitting devices | |
| Pikhtin et al. | Internal optical loss in semiconductor lasers | |
| Luryi | Light‐emitting devices based on the real‐space transfer of hot electrons | |
| JPS59208889A (ja) | 半導体レ−ザ | |
| JPH1154793A (ja) | 所定の波長で電磁放射を射出する素子および当該素子の製造方法 | |
| JPH07240506A (ja) | 面入出力光電融合素子 | |
| JP2904227B2 (ja) | 面発光レーザ | |
| JP2001509315A (ja) | 半導体レーザ素子 | |
| Taylor et al. | Demonstration of a heterostructure field‐effect laser for optoelectronic integration | |
| US5084748A (en) | Semiconductor optical memory having a low switching voltage | |
| EP0593531A1 (en) | Active optical logic device incorporating a surface-emitting laser | |
| JP2007005642A (ja) | 半導体発光素子 | |
| Jain | ZnSe-ZnSxSe1− x and ZnSe-Zn1− xMnxSe metal-insulator-semiconductor heterostructure lasers | |
| JP2591333B2 (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000301 |