DE19860701B4 - Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen - Google Patents

Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen Download PDF

Info

Publication number
DE19860701B4
DE19860701B4 DE1998160701 DE19860701A DE19860701B4 DE 19860701 B4 DE19860701 B4 DE 19860701B4 DE 1998160701 DE1998160701 DE 1998160701 DE 19860701 A DE19860701 A DE 19860701A DE 19860701 B4 DE19860701 B4 DE 19860701B4
Authority
DE
Germany
Prior art keywords
layer
component
circuit arrangement
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998160701
Other languages
English (en)
Other versions
DE19860701A1 (de
Inventor
Erich Kasper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE1998160701 priority Critical patent/DE19860701B4/de
Publication of DE19860701A1 publication Critical patent/DE19860701A1/de
Application granted granted Critical
Publication of DE19860701B4 publication Critical patent/DE19860701B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Integrierte Schaltungsanordnung (1) mit mindestens einem ersten Bauelement (2; 102), welches zur Klasse Heterobipolartransistor gehört und mindestens einem zweiten Bauelement (3; 103), welches zur Klasse der Ladungsinjektionstransistoren gehört, auf einem gemeinsamen Substrat (4), wobei die Bauelemente (2, 3; 102, 103) in einer in Bezug auf eine Oberfläche (5; 105) der Schaltungsanordnung (1) lateralen Richtung aktive (2a, 3a), kontaktierende (2b, 3b) und isolierende (2c; 3c) Gebiete aufweisen, und in den aktiven Gebieten (2a, 3a) in einer in Bezug auf die Oberfläche (5; 105) vertikalen Richtung eine Schichtfolge von hinsichtlich Störstellen-Typ unterschiedlichen Schichten (A, B, C, D) aufweisen, wobei in den aktiven Gebieten (2a, 3a) das erste Bauelement (2; 102) und das zweite Bauelement (3; 103) ausgehend von dem Substrat (4) oder von einem ersten, auf dem Substrat (4) aufgebrachten oder in das Substrat (4) eingebrachten Schichbereich (A+) in Richtun auf die Oberfläche (5; 105) die gleiche Folge (A-B-C-D) von vier halbleitenden...

Description

  • Die Erfindung betrifft eine integrierte Schaltungsanordnung mit mindestens einem ersten Bauelement einer ersten Bauelement-Technologie und mindestens einem zweiten Bauelement einer zweiten Bauelement-Technologie auf einem gemeinsamen Substrat, wobei die Bauelemente in einer in Bezug auf eine Oberfläche der Schaltungsanordnung lateralen Richtung aktive, kontaktierende und isolierende Gebiete aufweisen, und in den aktiven Gebieten in einer in Bezug auf die Oberfläche vertikalen Richtung eine Folge von hinsichtlich Störstellen-Typ und Störstellen-Konzentration unterschiedlichen Schichten aufweisen sowie ein Verfahren zur Herstellung einer solchen Schaltungsanordnung.
  • Derartige Schaltungsanordnungen sind beispielsweise als Kombination von Transistoren der Bipolar-Technologie und der MOS-Technologie bekannt. Der Entwurf und die Analyse derartiger Bauelement ist beispielsweise in Paul R. Gray, Robert G. Meyer: Analysis and Design of Analog Integrated circuits 2. Aufl., New York, John Wiley and Sons, 1984 beschrieben.
  • Weitere Bauelement-Technologien sind beispielsweise die in Erich Kasper (ed): Properties of strained and relaxed silicon germanium, in: EMIS Data Reviews, Series No. 12, London, IEE, INSPEC 1995 beschriebenen SiGe-Heterobipolartransistoren oder die in M. Mastrapasqua, C. A. King, P. R. Smith and M. R. Pinto: Functional devices based on real space transfer in Si/SiGe-structure; IEEE Trans. El. Dev.; Vol. 43; no 10; 1996; S 1671-1677 beschriebenen, sogenannten CHINT-(charge injection transister)Ladungsinjektions- bzw. Ladungstransfertransistoren. Ähnliche Einzelbauelemente sind auch in der US 5,223,723 A in der US 4,999,687 beschrieben. Die halbleitertechnologischen Prozesse und Verfahren zur technologischen Herstellung solcher Bauelemente sind beispielsweise in C. Y. Chang und S. M. Sze (ed): ULSI Technology, New York, McGraw-Hill, 1996 beschrieben.
  • Die DE 38 30 102 A1 zeigt eine integrierte Schaltungsanordnung mit einem npn-Heterobipolartransistor (HBT), der zur Erhöhung der Stromtreibereigenschaften mit einem modulationsdotierten Feldeffekttransistor (MODFET) kombiniert ist. Beide Bauelemente stimmen bezüglich eines Teils ihrer Schichtfolge überein. Abweichend von der Schichtfolge des MODFETs ist beim HBT aber zwischen einer den Kollektor bildenden Schicht und einer Pufferschicht eine niederohmige. Anschlußschicht für die Kollektorschicht zwischengeschaltet.
  • Die Kombination von Bauelementen unterschiedlicher Bauelement-Technologien erlaubt zwar eine Kombination der für die jeweilige Bauelement-Technologie vorteilhaften Eigenschaften für die zu realisierende integrierte Schaltungsanordnung, fordert jedoch in einer in Bezug auf eine Oberfläche vertikalen Richtung unterschiedliche Folgen von Halbleiterschichten und erhöht dadurch die Komplexität des Herstellungsprozesses, insbesondere durch eine Erhöhung der erforderlichen Maskenschritte.
  • Der Erfindung liegt daher das Problem zugrunde, eine integrierte Schaltungsanordnung und ein zugehöriges Herstellverfahren bereitzustellen, die eine Kombination von Bauelementen unterschiedlicher Bauelement-Technologien, speziell einer Heterobipolartransistor (HBT) und einer Ladungsträgerinjektionstransistor(CHINT)-Technologie, bei vergleichsweise geringer Komplexität des Herstellverfahrens und dadurch mit hoher Ausbeute und großer Zuverlässigkeit ermöglicht.
  • Das Problem wir durch die in den unabhängigen Patentansprüchen offenbarte Schaltungsanordnung und das zugehörige Verfahren gelöst.
  • Besondere Ausführungsarten der Erfindung sind in den Unteransprüchen offenbart.
  • Das Problem ist gemäß Anspruch 1 insbesondere dadurch gelöst, daß in den aktiven Gebieten das erste Bauelement und das zweite Bauelement ausgehend von dem Substrat oder von einer ersten, auf dem Substrat aufgebrachten oder in das Substrat eingebrachten ersten Schichtbereich in Richtung auf die Oberfläche die gleiche Folge von halbleitenden Schichten aufweisen. Der erste Schichtbereich kann sich dabei ganzflächig über das gesamte Substrat erstrecken oder nur lokal vorhanden sein. Vorteilhaft ist dabei, daß die Schichten ganzflächig auf dem Substrat bzw. der ersten Schicht aufgebracht werden können, und somit zahlreiche und grundsätzlich aufwendige Maskenschritte entfallen können. Beispielsweise können vorprozessierte Siliciumscheiben, sogenannte Wafer, eingesetzt werden, die die entsprechenden Schichtfolgen auf ihrer gesamten Fläche bereits aufweisen. Für die Herstellung von integrierten Schaltungsanordnungen müssen derartige Scheiben dann nur noch mit isolierenden und/oder kontaktierenden Gebieten versehen werden. Die erfindungsgemäßen Schaltungsanordnungen weisen sehr gute Bauelementparameter auf und gewährleisten eine lange störungsfreie Betriebsdauer. Die Störstellenprofile in den einzelnen Schichten sind zuverlässig reproduzierbar. Unter den aktiven Gebieten sind alle Bereiche der Schaltungsanordnung zu verstehen, die kein isolierendes oder kontaktierendes Gebiet darstellen.
  • Gemäß Anspruch 2 handelt es sich bei den halbleitenden Schichten um epitaktisch auf das Substrat aufgebrachte Schichten. Aufgrund des mit der Epitaxie einstellbaren geringen Gradienten im Störstellenverlauf weisen die erfindungsgemäßen Schaltungsanordnungen Bauelemente mit besonders günstige Bauelementparametern auf.
  • Bei dem ersten Bauelement der ersten Bauelement-Technologie handelt es sich um einen Heterostrukturbipolartransistor. Heterostruktur-Bauelemente weisen beispielsweise aufgrund der Möglichkeit, den Bandabstand bestimmter Schichten einzustellen, besonders günstige Bauelementparameter auf. Beispielsweise können damit rauscharme Höchstfrequenztransistoren mit einer Transitfrequenz von mehr als 100 GHz realisiert werden.
  • Gemäß Anspruch 3 basiert die Heterostruktur-Technologie auf Silicium. Dies hat den Vorteil, daß insbesondere Silicium-Germanium (Si/Ge) Heterostrukturen realisierbar sind, die mit der bewährten Siliciumtechnologie kompatibel sind. Silicium und Germanium sind sich chemisch sehr ähnlich, da sie beide der vierten Gruppe des periodischen Systems angehören. Die Gitter-Fehlanpassung von Si/Ge zu Si ist vergleichsweise gering. Si/Ge-Si-Heterostrukturen können beispielsweise als Quantenbauelemente oder als optoelektronische Bauelemente eingesetzt werden.
  • Gemäß Anspruch 4 handelt es sich bei dem ersten Bauelement um einen Si/Ge-Heterobipolartransistor, der eine Schichtfolge Si-Si/Ge-Si aufweist. Durch die sehr schmale und hoch p-dosierte Basis (Si/Ge) lassen sich sehr kurze Transitzeiten der Ladungsträger in der Basis realisieren und damit sehr hohe Grenzfrequenzen des Heterobipolartransistors.
  • Bei dem zweiten Bauelement der zweiten Bauelement-Technologie handelt es sich um einen Ladungsinjektionstransistor (CHINT) Bei diesen sogenannten CHINT-Bauelementen handelt es sich um sogenannte „space transfer"-Bauelemente, die sich insbesondere für den Einsatz in logischen Schaltungen eignen. Eine Kombination von Ladungsinjektions- Bauelementen und Heterobipolar-Bauelementen erlaubt die Verknüpfung der digitalen mit der analogen Schaltungstechnik in einer integrierten Schaltungsanordnung auf einem gemeinsamen Substrat.
  • Gemäß Anspruch 5 ist auch die Ladungsinjektions-Technologie siliciumbasiert, d. h. es kann auf die hochentwickelten Methoden der ausgereiften Siliciumtechnologie zurückgegriffen werden. Dies führt zu sehr günstigen Bauelementparametern der Ladungsinjektions-Bauelemente.
  • Gemäß Anspruch 6 handelt es sich bei dem zweiten Bauelement um einen Ladungsinjektionstransistor, der auf einer Schichtfolge Si/Ge-Si-Si/Ge aufbaut. Der Ladungsinjektionstransistor setzt sich damit aus Schichten zusammen, von denen zumindest ein Teil auch Bestandteil von Bauelementen einer anderen Bauelement-Technologie ist.
  • Gemäß Anspruch 7 umfassen die isolierenden Gebiete einen in Sperrichtung geschalteten p/n-Übergang und/oder einen elektrisch isolierend wiederaufgefüllten Isolationsgraben. Sperrende p/n-Übergänge bieten eine zuverlässige und technologisch einfach zu realisierende Möglichkeit der Potentialtrennung lateral bzw. vertikal benachbarter Gebiete bzw. Schichten. Der Einsatz von Isolationsgräben, sogenannten „trench" Isolationen, bietet den Vorteil hochspannungsfester und besonders platzsparender Isolation benachbarter Gebiete und/oder Schichten.
  • Gemäß Anspruch 8 sind die Bauelemente der unterschiedlichen Bauelement-Technologien in einer gemeinsamen Bauelementzelle angeordnet, in der alle die Schichten kontaktierenden Anschlüsse an die Oberfläche geführt sind, und bei der nur durch ein Auswählen der Anschlüsse ein Bauelement der ersten Bauelement-Technologie und/oder ein Bauelement der zweiten Bauelement-Technologie in die Schaltungsanordnung einbringbar sind/ist. Dies hat den Vorteil, daß erst gegen Ende des Herstellungsprozesses, nämlich zum Zeitpunkt der Kontaktlochöffnung bzw. der Metallisierung, entschieden werden kann, ob der Bauelementzelle ein Bauelement der erste und oder der zweiten Bauelement-Technologie realisiert wird. Dies bietet dem Schaltungsentwickler ausgehend von entsprechend vorgefertigten Halbleiterscheiben größere Freiheitsgrade beim Schaltungsentwurf.
  • Das der Erfindung zugrunde liegende Problem ist auch gelöst durch ein Verfahren gemäß Anspruch 9 zur Herstellung einer Schaltungsanordnung mit mindestens einem ersten Bauelement einer ersten Bauelement-Technologie und mindestens einem zweiten Bauelement einer zweiten Bauelement-Technologie ausgehend von einem gemeinsamen Substrat oder einen ersten auf dem Substrat aufgebrachten oder in das Substrat eingebrachten Schichtbereich, mit den Schritten ganzflächiges epitaktisches Aufwachsen einer Schicht auf der jeweils vorangehenden Schicht bzw. auf dem Substrat, Einbringen von kontaktierenden Gebieten in die zu kontaktierenden Schichten und Einbringen von isolierenden Gebieten zwischen den Bauelementen.
  • Durch das ganzflächige epitaktische Aufwachsen der zweiten bis fünften und gegebenenfalls auch des ersten Schichtbereichs, bei dem es sich vorzugsweise um eine hochdotierte, sogenannte „buried layer" Schicht handelt, bietet den Vorteil, daß aufwendige Maskenschritte für selektive Abscheidungen oder selektive Diffusionen entfallen. Darüber hinaus bieten epitaktisch abgeschiedene Schichten eine hohe Schichtqualität bei in weiten Bereichen frei wählbaren Störstellenprofilen. Dies führt zu besonders günstigen Bauelementparametern.
  • Gemäß Anspruch 10 wird für die epitaktischen Verfahrensschritte eine Molekularstrahl-Epitaxie eingesetzt. Dadurch lassen sich vorteilhaft sehr geringe Schichten bei guter Reproduzierbarkeit und höher Schichtqualität hinsichtlich mechanischer und elektricher Eigenschaften realisieren.
  • Gemäß Anspruch 11 erfolgt das epitaktische Aufwachsen nacheinander in einer Reaktionskammer, ohne daß diese zwischen den Abscheidevorgängen auf Atmosphärendruck gebracht wird. Dies verhindert zuverlässig Verunreinigungen der Oberflächen und gewährleistet die Abscheidung qualitativ hochwertiger Schichten mit reproduzierbaren günstigen Schicht- und damit Bauelementeigenschaften.
  • Gemäß Anspruch 12 umfaßt das Einbringen der kontaktierenden Gebiete eine Ionenimplantation von Störstellen. Dadurch lassen sich die kontaktierenden Gebiete und gegebenenfalls auch die isolierenden Gebiete mit einer geringen Temperaturbelastung der bereits prozessierten Siliciumscheibe einbringen. Darüber hinaus läßt sich mittels der Ionenimplantation die Menge der eingebrachten Störstellen exakt kontrollieren, wodurch eine reproduzierbar genaue Einstellung beispielsweise des Schichtwiderstandes der kontaktierenden Gebiete möglich ist.
  • Gemäß Anspruch 13 erfolgt anschließend an oder gleichzeitig mit der Ionenimplantation eine Diffusion der eingehrachten Störstellen. Durch diese Diffusion lassen sich gegebenenfalls größere Eindringtiefen der Störstellen erreichen, als dies mit der Ionenimplantation möglich oder aufgrund der damit verbundenen Strahlenschäden wünschenswert ist.
  • Gemäß Anspruch 14 umfaßt das Einbringen von isolierenden Gebiete Isolationsgräben, die von der Oberfläche teilweise bis auf das Substrat eingebracht werden und anschließend elektrisch isolierend wieder aufgefüllt werden. Dadurch lassen sich isolierende Gebiete mit einer Streifenbreite von deutlich weniger als 1 μm realisieren.
  • Die Wiederbefüllung der Isolationsgraben kann beispielsweise mit abgeschiedenem SiO2 oder abgeschiedenem polykristallinen oder amorphen Silicium erfolgen.
  • Gemäß Anspruch 15 werden die Isolationsgräben durch anisotropes Ätzen eingebracht, insbesondere durch anisotropes reaktives Ionenätzen. Letzteres bietet den Vorteil, daß ein hohes Verhältnis von Grabentiefe zu Grabenbreite erreichbar ist und daß das Profil der Isolationsgräben im Querschnitt einstellbar ist, was insbesondere hinsichtlich der Wiederausfüllung bedeutsam ist.
  • Gemäß Anspruch 16 weist die Schichtfolge ausgehend von einem hochohmigen Siliciumsubstrat vom p-Typ einen ersten, niederohmigen Si-Schichtbereich vom n-Typ auf, eine zweite, schwachdotierte Si-Schicht vom N-Typ, eine dritte hochdotierte Si/Ge-Schicht vorn p-Typ, eine vierte, nahezu intrinsiche Si-Schicht vom n-Typ und eine fünfte, nahezu intrinsische Si/Ge-Schicht vom p-Typ. Diese Schichtfolge hat den Vorteil, daß gemäß Anspruch 17 ein erstes Bauelement einer ersten Bauelement-Technologie als ein Si/Ge-Heterobipolartransistor durch eine den ersten Schichtbereich kontaktierende Kollektorelektrode, eine die dritte Schicht kontaktierende Basiselektrode und eine die vierte Schicht kontaktierende Emitterelektrode gebildet ist. Weiterhin ist durch diese Schichtfolge ein zweites Bauelement einer zweiten Bauelement-Technologie als ein Ladungsinjektionstransistor durch eine die dritte Schicht kontaktierende Ausgangselektrode und auf der fünften Schicht aufliegenden metallische Quellen- und Senkenelektroden (SOURCE und DRAIN) gebildet. Dadurch lassen sich in einfacher Weise Bauelemente unterschiedlicher Bauelement-Technologien mit einer einzigen Schichtfolge auf einem gemeinsamen Substrat und nur wenigen Maskenschritten realisieren. Dies führt nicht nur zu einer reproduzierbar hohen Ausbeute an funktionsfähigen Bauelementen und damit Schaltungsanordungen, sondern die auf diese Art hergestellten Bauelemente weisen zudem günstige elektriche Parameter auf.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus den Unteransprüchen sowie der nachfolgenden Beschreibung, in der untenr Bezugnahme auf die Zeichnungen mehrere Ausführungsbeispiele im einzelnen beschrieben sind.
  • 1 zeigt einen Querschnitt durch ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung,
  • 2 zeigt eine Aufsicht auf ein zweites Ausführungsbeispiel der erfindungsgemäßen Schaltungsanonrdnung und
  • 3 zeigt ein Ausführungsbeispiel des Verfahrens zur Herstellung einer Schaltungsanordnung in Form eines Flußdiagrammes.
  • Die 1 zeigt einen Querschnitt durch ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung 1. Im Bereich eines ersten Bauelements 2 einer ersten Bauelement-Technologie, einem Si/Ge-Heterobipolartransistor, ist in das gemeinsame Substrat 4 vorzugsweise durch Ionenimplantation von As- oder Sb-Ionen einer hochdotierter Schichtbereich A+ vom Typ n eingebracht. Alternativ kann der hochdotierte Schichtbereich A+ auch ganzfächig, beispielsweise durch ganzflächige Ionenimplantation oder durch epitaktisches Aufwachsen aufgebracht sein. An den hochdotierten Schichtbereich A+ schließen sich sowohl im Bereich des ersten Bauelements 2 als auch im Bereich des zweiten Bauelements 3 einer zweiten Bauelement- Technologie, im vorliegenden Fall eiens eines Ladungsinjektionstransistors, die Schichten A-B-C-D an.
  • Bei der zweiten Schicht A handelt es sich um eine schwachdotierte Siliciumschicht vom Typ n, die beim Heterobipolartransistor 2 die die Raumladungszone des in Sperrichtung gepolten Basiskollektor-Überganges aufnehmende Kollektorzone bildet. Beim Ladungsinjektionstransistor bildet die Schicht A eine Sperrzone zum p-dotierten Substrat. Die dritte, hochdotierte Si/Ge-Schicht B vom Typ p bildet beim Heterobipolartransistor 2 die schmale, hochdotierte Basis. Beim Ladungsinjektionstransistor bildet diese Schicht die Sammelelektrode, die in der Regel als Kollektor oder als Ausgangselektrode bezeichnet wird. Die vierte, nahezu intrinsische Siliziumschicht C vom Typ n bildet beim Heterobipolartransistor 2 die Emitterschicht. Beim Ladungsinjektionstransistor 3 bildet diese Schicht C die zu überwindende Barriere. Die fünfte, nahezu intrinsische Si/Ge-Schicht D vom Typ p ist beim Heterobipolartransistor 2 ohne Funktion. Diese Schicht bildet beim Ladungsinjektionstransistor 3 die Ladungsträgeraussendende Schicht
  • Der an die Oberfläche 5 geführte Anschluß an den vergrabenden, hochdotierten Schichtbereich A+ („buried layer") liegt außerhalb der Zeichenebene der 1 und ist daher in der 1 nicht dargestellt. Durch Ionenimplantation und anschließende Diffusion ist im Bereich des Heterobipolartransistors 2 ein hochdotierter Anschluß 6 vom Typ p der dritten Schicht B, der Basiselektrode, an die Oberfläche 5 der Schaltungsanordnung 1 geführt und mit einer metallischen Anschlußelektrode 7 versehen. Außerdem ist ein hochdotierter Anschluß 8 vom Typ n vorgesehen, der eine Kontaktierung der vierten Schicht C, der Emitterelektrode, an der Oberfläche mittels einer metallischen Anschlußelektrode 9 ermöglicht. Zwischen der Basiselektrode 7 und der Emitterelektrode 9 ist ein bis an die dritte Schicht B heranreichender elektrisch isolierender Isolationsgraben 10 angeordnet.
  • Im Bereich des Ladungsinjektionstransistors 3 ist die fünfte Schicht D mittels einer Quellenelektrode (SOURCE) 11 und einer Senkenelektrode (DRAIN) 12 kontaktiert. Weiterhin ist die dritte Schicht B mittels einer hochdotierten Anschlußdiffusion 13 vom Typ p von der Oberfläche 5 der Schaltungsanordnung über eine metallische Anschlußelektrode 14 kontaktierbar, die die Ausgangs- oder Kollektorelektrode des Ladungsinjektionstransistors bildet. Beim Betrieb des Ladungsinjektionstransistor 2 werden die über die Quellenelektrode 11 in die fünfte Schicht D injizierten Ladungsträger durch eine Potentialdifferenz zwischen der Senkenelektrode 12 und der Quellenelektrode 11 beschleunigt, überwinden anschließend die Barriere der vierten Schicht C und werden über die dritte Schicht B über die Kontaktdiffusion 13 an die Kollektor- oder Ausgangselektrode 14 geführt.
  • Zwischen der Senkenelektrode 12 und der Kollektor- oder Ausgangselektrode 14 ist ein bis an die dritte Schicht B reichender elektrisch isolierender Isolationsgraben 15 angeordnet. Zwischen dem Heterobipolartransistor 2 und dem Ladungsinjektionstransistor 3 ist ein bis unterhalb des ersten Schichtbereichs A+ reichender elektrisch isolierender isolationsgraben 16 angeordnet. Entsprechendes gilt für den in der 1 linken Rand des Heterobipolartransistors 2 und den in der 1 rechten Rand des Ladungsinjektionstransistor 3.
  • Die 2 zeigt eine Aufsicht auf ein zweites Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung. Die Schichtfolge ausgehend von der Oberfläche 105 ist ebenso wie in der 1 dargestellt D-C-B-A-A+. Die Bauelementzelle 120 weist dabei für die Basis des Heterobipolartransistors 102 und für die Kollektor- oder Ausgangselektrode des Ladungsinjektionstransistor 103 eine gemeinsame Elektrode 107, 114 auf. In der linken Bildhälfte der 2 ist die den vergabenen Schichtbereich A+ kontaktierende Kollektorelektrode 117 angeordnet und die die vierte Schicht C kontaktierende Emitterelektrode 109 des Heterobipolartransistors 102 angeordnet. In der rechten Bildhälfte der 2 sind die die fünfte Schicht D kontaktierende Quellenelektrode 111 und Senkelektrode 112 angeordnet.
  • Die gesamte Bauelementzelle 120 ist von einem nur schematisch dargestellten elektrisch isolierenden Isolationsgraben 118 umgeben. Durch Kontaktieren der Elektroden 107, 109 und 117 kann aus der Bauelementzelle 120 ein Heterobipolartransistor realisiert und in die integrierte Schaltungsanordnung eingebunden werden. Entsprechend kann durch Kontaktieren der Elektroden 111, 112 und 114 ein Ladungsinjektionstransistor aus der Bauelementzelle 120 realisiert und in die integrierte Schaltungsanordnung eingebunden werden.
  • Die 3 zeigt ein Ausführungsbeispiel des Verfahrens zur Herstellung einer Schaltungsanordnung in Form eines Flußdiagrammes. Ausgehend von einem hochohmigen, schwachdotierten Siliciumsubstrat vom Typ p wird durch Implantieren 51 einer hohen Dosis von n-Typ-Störstellen ein erster Schichtbereich A+ gebildet. An das Implantieren kann sich ein Diffusionsschritt anschließen, beispielsweise durch ein Erwärmen des Siliciumsubstrats Alternativ zum Implantieren kann auch ganzflächig ein hochdotierter Schichtbereich A+ vom Typ n aufgebracht werden, beispielsweise durch Epitaxie.
  • Anschließend erfolgt nacheinander das ganzflächige epitaktische Aufwachsen einer zweiten Siliciumschicht A vom Typ n (52), einer dritten Si/Ge-Schicht B vom Typ p (53), einer vierten, nahezu intrinsischen Siliciumschicht von Typ n (54) und einer fünften, nahezu intrinsischen Si/Ge-Schicht vom Typ p (55). Das epitaktische Aufwachsen erfolgt vorzugsweise ganzflächig, kann gegebenenfalls aber auch mittels einer Maskierung selektiv nur lokal erfolgen.
  • Für die Kombination eines Heterobipolartransistors (2; 102) und eines Ladungsinjektionstransistors (3; 103) ist die zweite Schicht A vorzugsweise schwachdotiert und die dritte Schicht B hochdotiert. Anschließend an das epitaktische Aufwachsen (52, 53, 54, 55) erfolgt ein maskiertes Implantieren von Störstellen vom Typ p (56) zum Einbringen der Kontaktierungsgebiete (6, 13) für die dritte Schicht B und gegebenenfalls für das Substrat 4 und das maskierte Implantieren von Störstellen vom Typ n (57) zum Eibringen von kontaktierungsgebieten (8) für die erste Schicht für A+ und die vierte Schicht C. Dem maskierten Implantieren (56, 57) folgt ein vorzugsweise thermisch bedingtes Diffundieren (58) der implantierten Störstellen, bei der auch eine elektrische Aktivierung der implantierten Störstellen erfolgt.
  • Anschließend werden durch anisotropes Ätzen (59), vorzugsweise durch reaktives Ionenätzen, die Isolationsgräben gebildet. Diese werden durch chemische Gasphasenabscheidung (chemical vapour deposition - CVD) mit einer elektrisch isolierenden SiO2 oder Si3N4-Schicht wiederaufgefüllt (60). Abschließend erfolgt eine Metallisierung der integrierten Schaltungsanordnung und damit eine Verdrahtung der Bauelemente (2, 3; 102, 103).

Claims (18)

  1. Integrierte Schaltungsanordnung (1) mit mindestens einem ersten Bauelement (2; 102), welches zur Klasse Heterobipolartransistor gehört und mindestens einem zweiten Bauelement (3; 103), welches zur Klasse der Ladungsinjektionstransistoren gehört, auf einem gemeinsamen Substrat (4), wobei die Bauelemente (2, 3; 102, 103) in einer in Bezug auf eine Oberfläche (5; 105) der Schaltungsanordnung (1) lateralen Richtung aktive (2a, 3a), kontaktierende (2b, 3b) und isolierende (2c; 3c) Gebiete aufweisen, und in den aktiven Gebieten (2a, 3a) in einer in Bezug auf die Oberfläche (5; 105) vertikalen Richtung eine Schichtfolge von hinsichtlich Störstellen-Typ unterschiedlichen Schichten (A, B, C, D) aufweisen, wobei in den aktiven Gebieten (2a, 3a) das erste Bauelement (2; 102) und das zweite Bauelement (3; 103) ausgehend von dem Substrat (4) oder von einem ersten, auf dem Substrat (4) aufgebrachten oder in das Substrat (4) eingebrachten Schichbereich (A+) in Richtun auf die Oberfläche (5; 105) die gleiche Folge (A-B-C-D) von vier halbleitenden Schichten wechselnden Störstellentyps (A, B, C, D) und unterschiedlicher chemischer Zusammensetzung als die Schichtfolge aufweisen.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei den halbleitenden Schichten (A, B, C, D) um epitaktisch auf das Substrat (4) aufgewachsene Schichten handelt.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, das den Heterobipolartransistor eine siliciumbasiert Heterostruktur-Technologie zugrunde liegt.
  4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die siliciumbasierte Heterostruktur-Technologie eine Schichtfolge Si-Si/Ge-Si (A-B-C) umfaßt und daß es sich bei dem ersten Bauelement (2) um einen Si/Ge-Heterobipolartransistor handelt.
  5. Schaltungsanordnung nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß der Ladungsinjektionstransistor siliciumbasiert ist.
  6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der siliciumbasierte Ladungsinjektionstransistor Schichtfolge Si/Ge-Si-Si/Ge (B-C-D) aufweist.
  7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die isolierenden Gebiete (2c, 3c) einen in Sperrichtung geschalteten p/n-Übergang enthalten und/oder einen in Bezug auf die Oberfläche (5; 105) vertikalen Isolationsgraben (10, 15, 16; 118) enthalten.
  8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das erste Bauelement (2; 102) und das zweite Bauelement (3; 103) in einer gemeinsamen Bauelementzelle (120) angeordnet sind, in der alle die Schichten (A+, B, C, D) kontaktierenden Anschlüsse an Anschlußelektroden (7, 9, 11, 12, 14; 107, 109, 111, 112, 114, 117) an die Oberfläche (5; 105) geführt sind, und daß durch ein Auswählen der Anschlußelektroden (7, 9, 11, 12, 14; 107, 109, 111, 112, 114, nur der erste Bauelement (2; 102) oder nur das zweite Bauelement (3; 103) oder beide Bauelemente der Bauelementezelle (120) funktionell in die Schaltungsanordnung ein gebracht sind/ist.
  9. Verfahren zur Herstellung einer Schaltungsanordnung (1) nach einem der Ansprüche 1-8 mit den Schritten: – Ganzflächiges epitaktisches Aufwachsen (52) einer zweiten Schicht (A) auf dem Substrat (4) oder auf dem ersten schichtbereich (A+), – Ganzflächiges epitaktisches Aufwachsen (53) einer dritten Schicht (B) auf der zweiten Schicht (A), – Ganzflächiges epitaktisches Aufwachsen (54) einer vierten Schicht (C) auf der dritten Schicht (B), – Ganzflächiges epitaktisches Aufwachsen (55) einer fünften Schicht (D) auf der vierten Schicht (C), und – Einbringen (56, 57, 58) von kontaktierend Gebieten (2b, 3b) in die zu kontaktierenden Schichten oder schichtbereiche (4, A+, B, C) und – Einbringen (59, 60) von isolierenden Gebieten (2c, 3c) zwischen den Bauelementen (2, 3; 102, 103).
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß für das ganzflächige epitaktische Aufwachsen (52, 53, 54, 55) der zweiten bis fünften Schicht (A, B, C, D) eine Molekularstrahl-Epitaxie eingesetzt wird.
  11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß das ganzflächige epitaktische Aufwachsen (52, 53, 54, 55) nacheinander in einer Reaktionskammer abläuft, ohne daß diese zwischen den Abscheidevorgängen auf Atmosphärendruck gebracht wird.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Einbringen (56, 57, 58) der kontaktierenden Gebiete (2b, 3b) eine Ionenimplantation von Störstellen umfaßt.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß anschließend an oder gleichzeitig mit der Ionenimplantation (56, 57) eine Diffusion (58) der eingebrachten Störstellen erfolgt.
  14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß Isolationsgräben (15, 16; 118) von der Oberfläche (5; 105) teilweise (16; 118) bis auf das Substrat (4) eingebracht werden (59) und anschließend elektrisch isolierend wiederaufgefüllt werden (60).
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Isolationsgräben (15, 16; 118) durch anisotropes Ätzen eingebracht werden (59), insbesondere durch anisotropes reaktives Ionenätzen.
  16. Verfahren nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, – daß das Substrat (4) ein hochohmiges Siliciumsubstrat vom p-Typ ist, – daß der erste Schichtbereich (A+) eine niederohmige Si-Schicht vom n-Typ ist, – daß die zweite Schicht (A) eine schwach dotierte Si-Schicht vom n-Typ ist, – daß die dritte Schicht (B) eine hochdotierte Si/Ge-Schicht vom p-Typ ist, – daß die vierte Schicht (C) eine nahezu intrinsische Si-Schicht vom n-Typ ist und – daß die fünfte Schicht (D) eine nahezu intrinsische Si/Ge-Schicht vom p-Typ ist.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß ein erstes Baulelement (2; 102) als ein Si/Ge-Heterobipolartransistor durch – eine den ersten Schichtbereich (A+) kontaktierende Kollektorelektrode (117), – eine die dritte (B) Schicht kontaktierende Basiselektrode (7; 107) – und eine die vierte Schicht (C) kontaktierende Emitterelektrode (9; 109) gebildet ist.
  18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß ein zweites Bauelement (3; 103) als ein Ladungsinjektionstransistor durch – eine die vierte Schicht (C) kontaktierende Ausgangselektrode (14; 114), – eine auf der fünften Schicht (D) aufliegende Quellenelektrode (11; 111) und – eine auf der fünfen Schicht (D) aufliegende Senkenelektrode (12; 112) gebildet ist.
DE1998160701 1998-12-30 1998-12-30 Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen Expired - Fee Related DE19860701B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998160701 DE19860701B4 (de) 1998-12-30 1998-12-30 Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998160701 DE19860701B4 (de) 1998-12-30 1998-12-30 Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen

Publications (2)

Publication Number Publication Date
DE19860701A1 DE19860701A1 (de) 2000-07-06
DE19860701B4 true DE19860701B4 (de) 2005-07-07

Family

ID=7893110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998160701 Expired - Fee Related DE19860701B4 (de) 1998-12-30 1998-12-30 Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen

Country Status (1)

Country Link
DE (1) DE19860701B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10061191A1 (de) 2000-12-08 2002-06-13 Ihp Gmbh Schichten in Substratscheiben

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3620686A1 (de) * 1986-06-20 1987-12-23 Licentia Gmbh Strukturierter halbleiterkoerper
DE3830102A1 (de) * 1987-09-16 1989-03-30 Licentia Gmbh Si/sige-halbleiterkoerper
US4999687A (en) * 1990-04-25 1991-03-12 At&T Bell Laboratories Logic element and article comprising the element
US5023687A (en) * 1988-02-03 1991-06-11 Hitachi, Ltd. Semiconductor device
US5223723A (en) * 1990-10-19 1993-06-29 At&T Bell Laboratories Light emitting device
JPH08264741A (ja) * 1995-03-23 1996-10-11 Furukawa Electric Co Ltd:The 光電子集積素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3620686A1 (de) * 1986-06-20 1987-12-23 Licentia Gmbh Strukturierter halbleiterkoerper
DE3830102A1 (de) * 1987-09-16 1989-03-30 Licentia Gmbh Si/sige-halbleiterkoerper
US5023687A (en) * 1988-02-03 1991-06-11 Hitachi, Ltd. Semiconductor device
US4999687A (en) * 1990-04-25 1991-03-12 At&T Bell Laboratories Logic element and article comprising the element
US5223723A (en) * 1990-10-19 1993-06-29 At&T Bell Laboratories Light emitting device
JPH08264741A (ja) * 1995-03-23 1996-10-11 Furukawa Electric Co Ltd:The 光電子集積素子

Also Published As

Publication number Publication date
DE19860701A1 (de) 2000-07-06

Similar Documents

Publication Publication Date Title
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102010016455A1 (de) Halbleiterbauelement und Herstellungsverfahren
DE1944793B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE10317098A1 (de) Verfahren zur Herstellung eines Bipolartransistors
US4837178A (en) Method for producing a semiconductor integrated circuit having an improved isolation structure
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung
DE10218381A1 (de) Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
WO2003046947A2 (de) Bipolar transistor
DE19860701B4 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
EP1636846A1 (de) Integrierte schaltungsanordnung mit npn- und pnp-bipolartransistoren sowie herstellungsverfahren
DE10254663B4 (de) Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen
DE102004013478B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss
DE19912950B4 (de) Halbleiterbauelement, mit drei aufeinander folgenden Schichten von wechselndem Dotiertyp integrierter Schaltkreis mit einem solchen Halbleiterbauelement und Verfahren zur Herstellung eines solchen Halbleiterbauelements
EP0381207A2 (de) Amorphisierungsverfahren zur Strukturierung eines Halbleiterkörpers
EP1474826B1 (de) Polysilizium-bipolartransistor und verfahren zur herstellung desselben
DE102007027626B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1153437A1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE112021005664T5 (de) Sperrschichttransistor mit vertikal integriertem widerstand

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licenses declared
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8370 Indication of lapse of patent is to be deleted
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120703