DE3620686A1 - Strukturierter halbleiterkoerper - Google Patents

Strukturierter halbleiterkoerper

Info

Publication number
DE3620686A1
DE3620686A1 DE19863620686 DE3620686A DE3620686A1 DE 3620686 A1 DE3620686 A1 DE 3620686A1 DE 19863620686 DE19863620686 DE 19863620686 DE 3620686 A DE3620686 A DE 3620686A DE 3620686 A1 DE3620686 A1 DE 3620686A1
Authority
DE
Germany
Prior art keywords
semiconductor
body according
semiconductor body
structured
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863620686
Other languages
English (en)
Other versions
DE3620686C2 (de
Inventor
Heinrich Dr Ing Daembkes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler AG
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19863620686 priority Critical patent/DE3620686C2/de
Publication of DE3620686A1 publication Critical patent/DE3620686A1/de
Application granted granted Critical
Publication of DE3620686C2 publication Critical patent/DE3620686C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft einen strukturierten Halbleiterkörper nach dem Oberbegriff des Patentanspruchs 1.
Strukturierte Halbleiterkörper der oben genannten Art finden in digitalen Schaltungen, in analogen Hochfrequenzschaltungen, in der Leistungselektronik und in optoelektronischen Schaltungen Anwendung.
Aus der DE-OS 23 63 577 ist eine Kombination aus einem bipolaren Transistor und einem Metalloxid-Halbleiter- Feldeffekt-Transistor (MOSFET) bekannt. Dort ist auf einem Saphir- oder Spinellsubstrat eine Si-Schicht aufgebracht. Die einzelnen Bereiche des Feldeffekt-Transistors (FET) und des bipolaren Transistors sind so angeordnet, daß der Kollektorbereich auf dem Basisbereich angebracht ist und der Drainanschluß des FET identisch mit der Basis des bipolaren Transistors ist. Die auf dem Basisbereich angeordnete Elektrode stellt zusammen mit der Oberfläche des Basisbereiches einen Schottky-Kontakt dar, der als Kollektor dient.
Aus der DE-OS 30 24 166 und der DE-OS 30 39 009 sind Sperrschicht-Feldeffekt-Transistoren bekannt, die eine Kombination mit bipolaren Transistoren erlauben.
In allen oben genannten Schriften besitzen die auf Siliziumbasis hergestellten Halbleiterkörper eine Homostruktur. Die Verwendung von Heterostruktur-Halbleiterkörpern für elektronische Bauelemente ist in der DE-OS 29 13 068 beschrieben. Es werden III/V-Halbleiterverbindungen verwendet und ein Verfahren angegeben, das die Beweglichkeit der Ladungsträger dadurch erhöht, daß die Ladungsträger aus einem relativ stark dotierten Halbleitermaterial mit großem Bandabstand in ein reines Halbleitermaterial mit einem kleinen Bandabstand abwandern können. Als Beispiel ist ein Schottky-Gate-Metall-Halbleiter-Feldeffekt-Transistor (MESFET) auf GaAs/AlGaAs-Basis beschrieben. Die Schichtenfolge wurde durch Molekularstrahl-Epitaxie oder chemische Gasphasen-Epitaxie aus metallorganischen Verbindungen hergestellt. Dotierstoffe sind Ge und Si und die Dotierung erfolgt gleichmäßig.
Ein modulationsdotierter Feldeffekt-Transistor (MODFET), der eine Heterostruktur aus einer modulationsdotierten Si1-x Ge x -Schicht sowie einer undotierten Si-Schicht besitzt, ist in der unveröffentlichten Patentanmeldung P 35 42 482.6 beschrieben.
Der Erfindung liegt die Aufgabe zugrunde, einen gattungsgemäßen Halbleiterkörper anzugeben, der die Vorteile von FET's mit den hohen Stromtreibereigenschaften der bipolaren Transistoren kombiniert, eine nahezu beliebige Verdrahtung verschiedener elektronischer Bauelemente ermöglicht und kostengünstig ist.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen entnehmbar.
Die Verwendung von Heterostruktur-Halbleiterkörpern für die in Patentanspruch 1 beschriebene Anordnung hat den Vorteil, daß der modulationsdotierte Feldeffekt-Transistor (MODFET) und der Heterobipolartransistor (HBT) unabhängig voneinander auf einem Substrat angeordnet sind. Außerdem ist es möglich, verschiedene Kombinationen von elektronischen Bauelementen auf einem Substrat anzuordnen, so daß nicht nur eine äußerst schnelle Schaltung möglich ist, sondern auch Substratfläche eingespart werden kann, so daß eine sehr große Packungsdichte möglich ist.
Ferner besitzen die III/V-Heterostruktur-Halbleiterkörper hohe Beweglichkeiten der Ladungsträger, die mit Hilfe der Si-Technik nicht erreicht werden können.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf schematische Zeichnungen näher erläutert.
Die Fig. 1a, 1b, 1c und 2 zeigen Querschnitte durch strukturierte Halbleiterkörper.
In Fig. 1a, 1b, 1c sind Kombinationen eines MODFET 14 mit einem HBT 15 dargestellt.
In Fig. 2 sind eine Diode 16, ein Kondensator 17 und ein Widerstand 18 auf einem Substrat aufgebracht.
Fig. 3 zeigt eine Schaltungsanordnung gemäß den Fig. 1a, 1b und 1c.
In den Ausführungsbeispielen sind auf einem hochohmigen halbisolierenden GaAs-Substrat 1 mindestens zwei epitaktische Halbleiterschichten mit unterschiedlichen Bandabständen und unterschiedlichen Verunreinigungskonzentrationen aufgebracht, so daß eine Heterostruktur-Schichtenfolge entsteht. Die erste n--dotierte GaAs-Schicht 2 besitzt einen kleineren Bandabstand als die zweite Halbleiterschicht, die aus einer undotierten Al x Ga1-x As-Schicht 3 a und einer n-dotierten Al x Ga1-x As-Schicht 3 besteht. Die dritte n⁺-dotierte GaAs-Schicht 4 hat einen kleineren Bandabstand als die zweite Halbleiterschicht. Das Halbleitermaterial 3 mit dem größeren Bandabstand enthält vorteilhafterweise z. B. 0,5-3 · 1018 Ladungsträger bzw. ionisierte Störstellen eines vorgegebenen Leitungstyps pro cm3 und hat eine Schichtdicke d 2 von 0,03 µm. Das Halbleitermaterial mit dem kleineren Bandabstand enthält Verunreinigungskonzentrationen von 0,1-3 · 1016 Ladungsträger pro cm3 für die n--GaAs-Schicht 2 und mehr als 1 · 1018 Ladungsträger pro cm3 für die n⁺-GaAs-Schicht 4. Die Schichtdicke d 1 der n--GaAs-Schicht 2 beträgt 0,3-3 µm und die n⁺-GaAs-Schicht 4 hat eine Schichtdicke d 3 von 0,01-0,2 µm. Dotierungsmaterialien sind z. B. Si und/oder Ge. Das verwendete Dotierungsverfahren ist in der nicht vorveröffentlichten deutschen Patentanmeldung P 34 42 460.1 beschrieben.
Die Halbleiter- und Dotierungsmaterialien sind so gewählt, daß die Dotierniveaus in der zweiten Schicht 3 energetisch ungünstiger liegen als das ihnen benachbarte Energieband der ersten Schicht 2 und somit freie Ladungsträger aus der dotierten zweiten Schicht 3 in den angrenzenden Bereich der ersten Schicht 2 abwandern können. Dadurch bildet sich ein steuerbarer n-leitender Kanal.
Um einen abrupten Heteroübergang und damit einen störenden Leitungsbandsprung beim Übergang von der Halbleiterschicht 3 nach 4 zu vermeiden, kann der Al x -Anteil in der Halbleiterschicht 3 kontinuierlich geringer werden und im Grenzbereich zur Halbleiterschicht 4 gegen Null gehen (X → 0).
Die Oberfläche des strukturierten Halbleiterkörpers wird mit den in der Halbleitertechnik geläufigen Verfahren metallisiert und so strukturiert, daß der Source- 5, Gate- 6 und Drain-Anschluß 7 des MODFET in einer Ebene angebracht ist.
Der in Fig. 1a dargestellte Heterobipolartransistor (HBT) besitzt einen n-leitenden Emitterbereich (Schicht 3 a, 3 und 4) sowie einen p-implantierten Basisbereich 12, der senkrecht zur dritten und zweiten Halbleiterschicht 4 bzw. 3 und parallel zur ersten Halbleiterschicht 2 verläuft und der entgegengesetzt zur MODFET-Schicht leitend ist. Der Kollektoranschluß 10 ist stufenförmig unterhalb des Emitter- 8 und Basisanschlusses 9 auf dem n--leitenden Kollektorbereich (Schicht 2) angeordnet. Emitter- 8 und Basisanschluß 9 befinden sich auf gleicher Ebene wie die elektrischen Anschlüsse des MODFET.
Ein weiteres Ausführungsbeispiel für eine Kombination aus FET und HBT ist in Fig. 1b dargestellt. Der Kollektoranschluß 10 liegt auf gleicher Höhe mit den anderen elektrischen Anschlüssen. Eine n⁺-dotierte, implantierte Kontaktschicht 13 verläuft senkrecht zu den Halbleiterschichten 3 und 4 und reicht bis in die Halbleiterschicht 2. Die Kontaktschicht 13 ist begrenzt durch die Isolierschichten 11 a, die senkrecht zu den Halbleiterschichten 3 und 4 verlaufen. Die Isolierschichten 11 a werden z. B. durch Ionenimplantation erzeugt.
Um den Kollektor niederohmig zu kontaktieren, wird eine n⁺-dotierte Kontaktschicht 13 a durch selektive Diffusion oder Implantation vor dem epitaktischen Aufwachsen der Halbleiterschichten auf dem halbisolierenden Substrat 1 aufgebracht und entweder wie in Fig. 1a oder Fig. 1b mit dem Kollektoranschluß 10 verbunden. Fig. 1c zeigt einen Halbleiterkörper mit vergrabener n⁺-dotierter Kontaktschicht 13 a und einem Kollektoranschluß gemäß Fig. 1a.
MODFET und HBT sind durch eine elektrisch isolierende Schicht 11 getrennt, die senkrecht zu den Halbleiterschichten 2 bis 4 angeordnet ist, und die bis in das Substrat 1 reicht. Diese elektrisch isolierende Schicht wird z. B. durch Ionenimplantation, z. B. mit Protonen mit einer Energie von ungefähr 200-500 keV, erzeugt und hat eine Breite b von 1-100 µm. Eine weitere Ausführungsform der Schicht 11 ist durch Ätzen eines geeigneten Isoliergrabens sowie gegebenenfalls Auffüllen mit einem geeigneten Isolatormaterial möglich. Da sich die Protonen gut fokussieren lassen, ist die Schicht 11 gut abgrenzbar.
Die beschriebenen strukturierten Halbleiterkörper sind Kombinationen aus einem Halbleiterbauelement (MODFET) mit einem Stromfluß parallel zur Halbleiterschichtenfolge und einem Halbleiterbauelement (HBT) mit einem Stromfluß senkrecht zur Halbleiterschichtenfolge. Diese strukturierten Halbleiterkörper haben den Vorteil, daß MODFET und HBT zunächst elektrisch unabhängig sind, jedoch durch externe Verdrahtung eine Verknüpfung des hochohmigen, schnellschaltenden MODFET und mit dem, mit guten Stromtreibereigenschaften ausgestattetem HBT möglich ist. In Fig. 3 ist beispielsweise eine Schaltanordnung für eine Kombination aus MODFET und HBT dargestellt. Die Metallkontakte in Fig. 3 sind alle an der Oberfläche angebracht und die Verdrahtung kann somit extern erfolgen.
Weiterhin ist es möglich in der Halbleiterschichtenfolge zusätzliche elektronische Bauelemente, z. B. Dioden, Kondensatoren sowie Widerstände, zu erzeugen und diese extern entsprechend der herzustellenden Schaltanordnung zu verdrahten.
Fig. 2 zeigt, daß sich durch Verdrahten von Kathoden- 19 und Anodenanschluß 20 eine Diode 16 ergibt.
Einen Kondensator 17 erhält man z. B. dadurch, daß in der dritten Halbleiterschicht 4 eine elektrisch isolierende Schicht 11 c erzeugt wird z. B. durch Protonenimplantation. Auf diese Schicht 11 c wird ein erster Metallkontakt 21 aufgebracht. Ein weiterer Metallkontakt 22 ist mit der Halbleiterschicht 4 verbunden. Die Kapazität des Kondensators 17 ist durch die Wahl der geometrischen Abmessungen der isolierenden Schicht 11 c einstellbar.
Ein Widerstand 18 ist durch zwei Metallkontakte 23 oder 24 auf der dritten Halbleiterschicht 4 herstellbar. Durch Wahl des Abstandes der Metallkontakte und/oder durch Änderung der Leitfähigkeit der Halbleiterschicht sind unterschiedliche Widerstandswerte einstellbar.
Die jeweiligen Bauelemente in Fig. 2 sind durch isolierende Schichten 11 b getrennt, die senkrecht zur Halbleiterschichtenfolge verlaufen und bis in das Substrat 1 reichen. Diese isolierenden Schichten 11 b werden vorzugsweise durch Protonenbeschuß erzeugt.
Die struktierten Halbleiterkörper gemäß der Erfindung lassen sich beispielsweise mit Hilfe von Molekularstrahl- Epitaxie oder chemischer Gasphasen-Epitaxie aus metallorganischen Verbindungen herstellen. Außer der in den Ausführungsbeispielen angegebenen Materialkombinationen GaAs/- A1 x Ga1-x As auf GaAs-Substrat sind weitere Halbleitermaterialien zur Herstellung der beschriebenen Halbleiterkörper geeignet:
In P/GaInPAs oder InGaAsP/InAlAs auf GaAs- oder InP-Substrat. Durch Hetero-Epitaxie können die oben aufgeführten Halbleitermaterialien über Gitterfehlanpassung auch auf Si-Substrat aufgebracht werden. Weiterhin ist das Materialsystem SiGe/Si auf Siliziumsubstrat geeignet.
Auf dem halbisolierenden Substrat 1 kann auch eine Halbleiterschichtenfolge aufgebracht werden, die mindestens ein Supergitter enthält. Beispielsweise wird die AlGaAs- Schicht 3 durch ein Supergitter mit mindestens zwei vorzugsweise binären Halbleitermaterialien mit unterschiedlichem Bandabstand, wie z. B. GaAs/AlAs, ersetzt. Die Dotierung des Supergitters kann auf ein Halbleitermaterial beschränkt sein (selektive Dotierung). Da hauptsächlich die Ladungsträger in der Nähe des Heteroüberganges (≦ωτ10 nm) zum Ladungstransfer beitragen, kann die Dotierung auf den Teilbereich des Supergitters nahe dem Heteroübergang begrenzt werden. Das Supergitter ist, entsprechend den verschiedenen Materialkombinationen, aus denen der strukturierte Halbleiterkörper besteht, aus III/V- und/- oder aus Si/SiGe-Halbleitermaterialien aufgebaut.
Die Verwendung von Supergittern beim Aufbau von strukturierten Halbleiterkörpern verbessert die Material- und damit auch die Bauelementeigenschaften.

Claims (13)

1. Strukturierter Halbleiterkörper, bestehend aus einem halbisolierenden Substrat, auf dem eine Halbleiterschichtenfolge aufgebracht ist, die zumindest einen Feldeffekt- Transistor, sowie mindestens einen Bipolartransistor enthält, dadurch gekennzeichnet, daß zumindest der Feldeffekt- Transistor (14) eine Heterostruktur besitzt und daß auf dem gleichen Substrat (1) unter Zwischenfügung einer elektrisch isolierenden Schicht (11) zumindest ein Heterobipolartransistor (15) angeordnet ist, der von dem Feldeffekt- Transistor (14) zunächst elektrisch unabhängig ist.
2. Strukturierter Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß in dem Feldeffekt-Transistor (14) der Stromfluß im wesentlichen parallel zur Halbleiterschichtenfolge erfolgt und daß der Stromfluß in dem Heterobipolartransistor (15) im wesentlichen senkrecht zur Halbleiterschichtenfolge erfolgt.
3. Strukturierter Halbleiterkörper nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die elektrisch isolierende Schicht (11) im wesentlichen senkrecht zur Halbleiterschichtenfolge angeordnet ist.
4. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrisch isolierende Schicht (11) durch Ionenimplantation entstanden ist.
5. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Heterobipolartransistor mindestens eine Halbleiterschicht (2) eines ersten Leitungstyps enthält, in die mindestens eine Halbleiterschicht (12) eines zweiten Leitungstyps implantiert ist.
6. Struktuierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die implantierte Halbleiterschicht (12) als Basisbereich ausgebildet ist.
7. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest die elektrischen Anschlüsse des Feldeffekt-Transistors (14) und des Heterobipolartransistors (15) auf einer Oberfläche angeordnet sind.
8. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das halbisolierende Substrat (1) sowie die darauf aufgebrachte Halbleiterschichtenfolge aus III/V-Halbleitermaterialien bestehen und daß zumindest der Feldeffekt-Transistor (14) als modulationsdotierter Feldeffekt-Transistor ausgebildet ist.
9. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das halbisolierende Substrat (1) aus GaAs besteht und daß darauf eine Halbleiterschichtenfolge aus einer n--GaAs-Schicht (2), einer undotierten AlGaAs-Schicht (3 a), einer n- AlGaAs-Schicht (3) sowie einer n⁺-GaAs-Schicht (4) aufgewachsen ist.
10. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Halbleiterschichtenfolge mindestens ein von einem Transistor verschiedenes Bauelement vorhanden ist (Fig. 2).
11. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrischen Anschlüsse eines jeden Bauelementes an der Oberfläche angebracht sind und daß eine äußere Verdrahtung der Bauelemente möglich ist entsprechend einer herzustellenden Schaltungsanordnung.
12. Strukturierter Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschichtenfolge sowie deren Dotierung durch ein Molekularstrahl-Epitaxie-Verfahren und/oder ein chemisches metallorganisches Gasphasen-Epitaxie-Verfahren erzeugbar sind.
13. Strukturierter Halbleiterkörper nach einem der vorher gehenden Ansprüche, dadurch gekennzeichnet, daß auf dem halbisolierenden Substrat (1) eine Halbleiterschichtenfolge vorhanden ist, die mindestens eine Halbleiter-Supergitter enthält, aus dem mindestens ein Halbleiterbauelement herstellbar ist.
DE19863620686 1986-06-20 1986-06-20 Strukturierter Halbleiterkörper Expired - Fee Related DE3620686C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863620686 DE3620686C2 (de) 1986-06-20 1986-06-20 Strukturierter Halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863620686 DE3620686C2 (de) 1986-06-20 1986-06-20 Strukturierter Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE3620686A1 true DE3620686A1 (de) 1987-12-23
DE3620686C2 DE3620686C2 (de) 1999-07-22

Family

ID=6303324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863620686 Expired - Fee Related DE3620686C2 (de) 1986-06-20 1986-06-20 Strukturierter Halbleiterkörper

Country Status (1)

Country Link
DE (1) DE3620686C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307850A1 (de) * 1987-09-16 1989-03-22 Licentia Patent-Verwaltungs-GmbH Si/SiGe-Halbleiterkörper
EP1309012A2 (de) * 2001-10-31 2003-05-07 Sanyo Electric Co., Ltd. Integrierte Schottkydiode und Verfahren zur Herstellung
DE19860701B4 (de) * 1998-12-30 2005-07-07 Kasper, Erich, Prof. Dr.rer.nat. Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144242A2 (de) * 1983-12-05 1985-06-12 Fujitsu Limited Integrierte Halbleiterschaltungsanordnung mit Verbindungsmaterial
US4591889A (en) * 1984-09-14 1986-05-27 At&T Bell Laboratories Superlattice geometry and devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2363577A1 (de) * 1973-12-20 1975-06-26 Siemens Ag Kombination aus einem bipolaren transistor und einem mos-feldeffekttransistor
DE2913068A1 (de) * 1979-04-02 1980-10-23 Max Planck Gesellschaft Heterostruktur-halbleiterkoerper und verwendung hierfuer
FR2460543A1 (fr) * 1979-06-29 1981-01-23 Radiotechnique Compelec Transistor a effet de champ du type a jonction et son procede de fabrication
JPS5658259A (en) * 1979-10-18 1981-05-21 Toshiba Corp Semiconductor device and production thereof
DE3442460A1 (de) * 1984-11-22 1986-05-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur dotierung von halbleitermaterial
DE3542482A1 (de) * 1985-11-30 1987-06-04 Licentia Gmbh Modulationsdotierter feldeffekttransistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144242A2 (de) * 1983-12-05 1985-06-12 Fujitsu Limited Integrierte Halbleiterschaltungsanordnung mit Verbindungsmaterial
US4591889A (en) * 1984-09-14 1986-05-27 At&T Bell Laboratories Superlattice geometry and devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307850A1 (de) * 1987-09-16 1989-03-22 Licentia Patent-Verwaltungs-GmbH Si/SiGe-Halbleiterkörper
DE19860701B4 (de) * 1998-12-30 2005-07-07 Kasper, Erich, Prof. Dr.rer.nat. Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen
EP1309012A2 (de) * 2001-10-31 2003-05-07 Sanyo Electric Co., Ltd. Integrierte Schottkydiode und Verfahren zur Herstellung
EP1309012A3 (de) * 2001-10-31 2005-04-20 Sanyo Electric Co., Ltd. Integrierte Schottkydiode und Verfahren zur Herstellung

Also Published As

Publication number Publication date
DE3620686C2 (de) 1999-07-22

Similar Documents

Publication Publication Date Title
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE69232344T2 (de) Halbleiterbauelement des Typs HEMT
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE3788253T2 (de) Steuerbare Tunneldiode.
DE69609771T2 (de) InAlAs-InGaAlAs-Heteroübergangsbipolartransistor mit quaternärem Kollektor
DE3806164C2 (de)
DE69116076T2 (de) Heterostruktur-Feldeffekttransistor
DE4025269A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE3887716T2 (de) Transistor.
DE3650606T2 (de) Schnellschaltender, lateraler Feldeffekttransistor mit isolierter Steuerelektrode
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
DE3736693C2 (de) Bipolarer Transistor mit Heteroübergang
EP0098496A1 (de) IGFET mit Injektorzone
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE69327012T2 (de) Bauelement mit einer räumlichen Transfer verwendenden Halbleiteranordnung
DE69612605T2 (de) Bipolartransistor für hohe Spannungen unter Benutzung von feldabgeschlossenen Anschlusselektroden
DE69606579T2 (de) Herstellungsverfahren für Halbleiterbauelement mit plasmabehandelter Schicht
DE3620686C2 (de) Strukturierter Halbleiterkörper
DE3781285T2 (de) Bipolarer heterouebergangstransistor mit einem basisbereich aus germanium.
DE3787691T2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung.
DE3888602T2 (de) Bipolartransistor mit Heteroübergängen.
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DAIMLER-BENZ AKTIENGESELLSCHAFT, 7000 STUTTGART, D

8120 Willingness to grant licenses paragraph 23
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 27/12

8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee