DE3736693C2 - Bipolarer Transistor mit Heteroübergang - Google Patents
Bipolarer Transistor mit HeteroübergangInfo
- Publication number
- DE3736693C2 DE3736693C2 DE3736693A DE3736693A DE3736693C2 DE 3736693 C2 DE3736693 C2 DE 3736693C2 DE 3736693 A DE3736693 A DE 3736693A DE 3736693 A DE3736693 A DE 3736693A DE 3736693 C2 DE3736693 C2 DE 3736693C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- heterojunction
- collector
- base region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 28
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 10
- 230000007704 transition Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910001425 magnesium ion Inorganic materials 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001295 No alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
Die vorliegende Erfindung betrifft einen bipolaren Transistor mit Heteroübergang
nach dem Oberbegriff des Patentanspruchs. Ein derartiger Transistor ist
beispielsweise aus DE 35 12 841 A1 bekannt.
Bei bipolaren Transistoren mit Heteroübergang treten einige Nachteile nicht auf,
die systembedingt bei bipolaren Transistoren mit homogenem Übergang vorlie
gen.
Zur Erläuterung dieser Vorteile wird auf einen Transistor mit Heteroübergang
eingegangen, der beispielsweise Aluminiumgalliumarsenid (AlGaAs) als Material
des Emitters (E) und GaAs als Material für Basis (B) und Kollektor (C) hat, bei
dem Löcher oder Majoritätsträger in der Basis aufgrund einer Energiebarriere,
die durch eine Bandabstandsdifferenz (ΔEg) zwischen E und B erzeugt wird,
nicht in den Emitter diffundieren können, so daß der Basisstrom herabgesetzt
wird und der Injektionswirkungsgrad für Elektronen von dem Emitter zu der Ba
sis erhöht wird. Daher kann der Stromverstärkungsfaktor in Emitterschaltung
(β = IC/IB) selbst dann erhöht werden, wenn die Basiskonzentration einen hohen
Wert einnimmt und die Emitterkonzentration auf einem niedrigen Wert liegt.
Dies bedeutet, daß der Basiswiderstand und die Übergangskapazität zwischen
Emitter und Basis, die die Betriebsgeschwindigkeit des Transistors beeinflussen,
vermindert werden können. Es wurde theoretisch wie auch experimentell bestä
tigt, daß ein bipolarer Transistor mit Heteroübergang mit einer höheren Ge
schwindigkeit als ein Bipolartransistor mit Homoübergang arbeitet.
Fig. 1 zeigt den typischen Aufbau eines AlGaAs/GaAs-Bipolartransistors mit He
teroübergang des planaren Typs, der durch Ionenimplantation und Technologien
zum Erzeugen versenkter Metallisierungen hergestellt ist. Ein Beispiel des Her
stellungsverfahrens eines Transistors 13 mit einem derartigen Aufbau wird kurz
im nachfolgenden Text erläutert.
Wie in Fig. 1 vgl. DE 35 12 841 A1 dargestellt ist, werden auf einem halb-isolie
renden GaAs-Substrat 1 aufeinander durch epitaxiales Abscheiden folgende
Schichten aufgebracht: eine n+-GaAs-Schicht, die als Kollektorelektrodenleit
schicht 2 dient, eine n-GaAs-Schicht, die als Kollektorbereich 3 dient, eine
p-GaAs-Schicht, die als Basisbereich (wirksamer Basisbereich) 4 dient, eine
n-AlGaAs-Schicht, die als Emitterbereich 5 dient, sowie eine n-GaAs-Schicht
und n+-GaAs-Schicht, die als Deckschicht dienen. Anschließend wird die Deck
schicht 6, die aus n+-GaAs besteht, durch Ätzen entfernt, so daß der Emitterbe
reich 5 übrig bleibt. Anschließend wird Mg implantiert, wobei eine SiO2-Schicht
als Maske verwendet wird, woraufhin eine äußere Basisschicht 7 durch Erwär
men hergestellt wird. Ferner werden ein Elemententrennbereich 8 sowie ein Ba
sis/Kollektor-Isolationsbereich 9 jeweils durch Implantieren von Bor- oder H+-
Ionen in diese Bereiche erzeugt. Abschließend wird ein Teil einer SiO2-Schicht
10, der einem die Kollektorelektrode formenden Bereich entspricht, zum Bilden
eines Fensters oder einer Öffnung entfernt, woraufhin ein Graben gebildet wird,
wobei anschließend Metall 12 im Graben 11 zum Herstellen des Tansistors 13
versenkt wird. In der Zeichnung bezeichnen das Bezugszeichen 14 eine Basise
lektrode, das Bezugszeichen 15 eine Emitterelektrode und das Bezugszeichen 16
eine Kollektorelektrode.
Es wurde bereits ein bipolarer Transistor 17 mit Heteroübergang des sogenann
ten "Kollektortop"-Typs vorgeschlagen, bei dem der Kollektorbereich an dessen
oberer Fläche liegt, wie dies in Fig. 2 gezeigt ist, (vgl. "Collector-Top GaAs/-
AlGaAs Heterojunction Bipolar Transistors for High-Speed Digital ICs" in
Electronics Letters, 13 March 1986, Vol. 22, No. 6, Seiten 315-316). Das Herstel
lungsverfahren des bipolaren Transistors mit Heteroübergang des "Kollektortop"-
Typs entspricht im wesentlichen demjenigen des in Fig. 1 dargestellten bipolaren
Transistors 13 mit Heteroübergang des "Emittertop"-Typs, wobei die einzige Aus
nahme darin besteht, daß die Reihenfolge des eptaxialen Wachstums ausge
tauscht wird. In der Fig. 2 sind diejenigen Teile, die denen gemäß Fig. 1 entspre
chen, mit denselben Bezugszeichen bezeichnet. Das Bezugszeichen 18 bezeich
net eine n+-GaAs-Schicht, die als Emitterelektrodenleitschicht dient. Das Be
zugszeichen 19 bezeichnet eine n+-GaAs-Schicht, die als Kollektordeckschicht
dient.
Die Schaltzeit τs eines bipolaren Transistors mit Heteroübergang ist durch fol
gende Gleichung gegeben:
τs = 5RbCc/2 + Rb . τb/RL + (3Cc + CL)RL
In dieser Gleichung ist Rb der Basiswiderstand, Cc die Übergangskapazität zwi
schen Basis und Kollektor, RL ein Lastwiderstand, CL eine Lastkapazität, und τb
eine Basisdurchtrittszeit.
Aus der obigen Gleichung ist erkenntlich, daß eine Verminderung von Rb und Cc
notwendig ist, um τs zu verringern. Es wird allgemein angenommen, daß beim
Bipolar-Transistor mit Heteroübergang des "Kollektortop"-Typs der Wert Cc in
vorteilhafter Weise vermindert werden kann im Vergleich zum Bipolar-Transistor
mit Heteroübergang des "Emittertop"-Typs, so daß der "Kollektortop"-Typ mit ei
ner höheren Geschwindigkeit als der "Emittertop"-Typ arbeiten kann. Dies sei
nachfolgend erläutert.
- a) Bei dem bipolaren Transistor mit Heteroübergang des "Kollektortop"-Typs ist die Kollektorfläche verkleinert, so daß die Übergangskapazität zwischen Kollek tor und Basis reduziert ist, was sich vorteilhaft auf die Betriebsgeschwindigkeit auswirkt. Andererseits ist die Emitterfläche relativ groß, so daß die Übergangs kapazität zwischen Emitter und Basis vergrößert ist, was sich nachteilig aus wirkt. Jedoch ist der Übergang zwischen Emitter und Basis ein Heteroübergang, der kleiner als ein homogener Übergang ist. Da ferner die Emitterkonzentra tion niedrig ist, kann die Emitterübergangskapazität systembedingt niedrig ge macht werden, so daß keine erheblichen Probleme auftreten. Vorteile aufgrund der Verminderung der Kollektorkapazität überwiegen daher die Nachteile auf grund der Erhöhung der Übergangskapazität zwischen Emitter und Basis. Der zuvor vorgeschlagene bipolare Transistor mit Heteroübergang zeigt, daß ein "Kol lektortop"-Typ mit einer höheren Geschwindigkeit als ein "Emittertop"-Typ arbei tet.
- b) Bei der Schaltungsstruktur einer Emitter-gekoppelten Logik (ECL - emitter coupled logic) werden die Gatter durch Verbinden von Emittern von mehreren Transistoren gebildet, so daß die Abmessung des Elementes dadurch vermindert werden kann, daß die n+-Emitterschicht gemeinsam ohne Isolation ausgebildet wird.
Jedoch ist ein bipolarer Transistor mit Heteroübergang des "Kollektortop"-Typs
gemäß Fig. 2 unter folgenden Gesichtspunkten nachteilig:
- a) Wenn das Element klein ausgestaltet wird, wird der Stromverstärkungsfaktor durch einen sogenannten Peripherie-Effekt vermindert, der dadurch entsteht, daß vom Emitterbereich 5 zum Basisbereich (wirksamen Basisbereich) 4 injizier te Elektronen, die in der Peripherie existieren, durch die Diffusionslänge (einige Mikrometer) zu dem äußeren Basisbereich 7 diffundieren und mit Löchern re kombinieren, wodurch ein Fehlstrom entsteht.
- b) Der äußere Basisbereich 7 wird durch Implantieren von Mg-Ionen in den Kol lektorbereich, der aus der n-GaAs-Schicht 3 besteht, sowie durch Erwärmen er zeugt. Da die n-GaAs-Schicht des Kollektorbereiches 3 eine niedrige Konzentrati on in der Größenordnung von 1016 cm-3 hat, bewirkt das Implantieren einer ho hen Konzentration von Mg-Ionen und das Erhitzen eine Diffusion in der horizon talen Richtung, wordurch die Kollektorabmessung instabil wird oder der Kollek torbereich im schlimmsten Fall verschwindet. Daher muß die Kollektorabmes sung durch das Verfahrensmaß relativ groß gewählt werden, so daß der Kollek tor bei der gewünschten Stabilität nicht klein (in der Größenordnung von 1 µm) ausgebildet werden kann. Daher kann die Übergangskapazität zwischen Kollek tor und Basis auch nicht beseitigt werden.
- c) Der Übergang mit breitem Bandabstand zwischen dem äußeren Emitter und der äußeren Basis wird ebenfalls durch Implantieren von Mg-Ionen und durch Erwärmen gebildet. Wenn die Diffusion in der vertikalen Richtung groß ist, kann der Fall auftreten, daß implantierte Ionen den n-AlGaAs-Emitterbereich 5 durch dringen. Um das Durchdringen zu verhindern, muß der Emitterbereich 5, der aus einer n-AlGaAs-Schicht mit niedriger Konzentration besteht, dick ausgestal tet werden, was zu einem erhöhten Emitterwiderstand bei verminderter Betriebs geschwindigkeit führt.
Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufga
be zugrunde, einen bipolaren Transistor mit Heteroübergang der eingangs ge
nannten Art zu schaffen, der einen hohen Stromverstärkungsfaktor aufweist.
Diese Aufgabe wird bei einem bipolaren Transistor mit Heteroübergang nach
dem Oberbegriff des Patentanspruchs erfindungsgemäß durch die im kennzeich
nenden Teil des Patentanspruchs angegebenen Merkmale gelöst.
Ein besonderer Vorteil des erfindungsgemäßen Transistors liegt darin, daß bei
diesem Transistor der Peripherie-Effekt vermieden wird.
Bevorzugte Ausführungsformen des erfindungsgemäßen Transistors werden
nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläu
tert. Es zeigen:
Fig. 1 eine Querschnittsdarstellung eines bipolaren Transistors mit He
teroübergang des "Emittertop"-Typs gemäß dem Stand der Tech
nik;
Fig. 2 einen bipolaren Transistor mit Heteroübergang des "Kollektor
top"-Typs gemäß dem Stand der Technik;
Fig. 3A bis 3E Diagramme der Herstellungsverfahren eines erfindungsgemäßen
Ausführungsbeispiels; und
Fig. 4 eine Querschnittsdarstellung eines weiteren Ausführungsbei
spiels gemäß der vorliegenden Erfindung.
Nachfolgend wird unter Bezugnahme auf die Fig. 3A bis 3E eine Ausführungs
form eines bipolaren Transistors mit Heteroübergang des "Kollektortop"-Typs ge
mäß der vorliegenden Erfindung sowie dessen Herstellungsverfahren erläutert.
Wie zunächst in Fig. 3A dargestellt ist, werden auf einem halbisolierenden GaAs-
Substrat 31 der Reihe nach durch das metallorganische Dampfabscheidungs
verfahren (MOCVD = metal organic vapor deposition) eine n+-GaAs-Schicht
mit einer Dicke von 0,5 µm und einer Verunreinigungskonzentration von
ungefähr 3 × 1018 cm-3, die als Emitterelektrodenleitschicht 32 dient, eine
n-Al0.3Ga0.7As-Schicht mit einer Dicke von 0,2 µm und einer Verunreinigungs
konzentration von 5 × 1017 cm-3, die als Emitterbereich 33 dient, eine
p-Al0.3Ga0.7As-Schicht mit einer Dicke von 0,1 µm und einer Verunreinigungs
konzentration von ungefähr 5 × 1018cm-3, die als blockierende Schicht 34 dient
(und einen Teil des äußeren Basisbereiches 36 bildet) sowie eine p+-GaAs-
Schicht 35 mit einer Dicke von 0,5 µm und einer Verunreinigungskonzentration
von ungefähr 1 × 1019 cm-3 abgeschieden, die einen Teil des äußeren Basisbe
reichs 36 bildet. Daraufhin werden auf der p+-GaAs-Schicht 35 eine Si3N4-
Schicht 37 durch Sputtern oder durch ein chemisches Dampfablagerungsverfah
ren (CVD = chemical vapor deposition) aufgebracht. Daraufhin wird ein Teil der
Si3N4-Schicht 37 entsprechend eines Kollektorbereiches, der später auszubilden
ist, durch photolitographische Techniken entfernt, um eine Öffnung in diesem
Bereich zu bilden. Die p+-GaAs-Schicht 35 wird selektiv durch Ätzen entfernt,
wobei die Si3N4-Schicht 37 als Maske zum Bilden einer Ausnehmung 38 dient.
Daraufhin wird, wie dies in Fig. 3B gezeigt ist, eine Seitenwand 39 aus Si3N4 auf
den Seitenflächen der p+-GaAs-Schicht 35 in der Ausnehmung 38 gebildet. Die
Seitenwand 39 wird zunächst durch Ablagern der Si3N4-Schicht über die ge
samte Fläche einschließlich der Ausnehmung 38 und dann durch Ausführen ei
nes anisotropen Ätzens beispielsweise mit einem reaktiven Ionenätzen (RIE = re
active ion etching) gebildet. Die p-AlGaAs-Schicht 34 am Boden der Ausneh
mung 38 wird selektiv beispielsweise durch Naßätzen entfernt, wobei die Seiten
wand 39 als Maske dient.
Daraufhin wird, wie dies in Fig. 3C gezeigt ist, ein wirksamer Basisbereich 40
aus p+-GaAs mit einer Dicke von 0, am und einer Verunreinigungskonzentrati
on von 5 × 1018cm-3, ein Kollektorbereich 41 aus n-GaAs mit einer Dicke von
0,6 µm und einer Verunreinigungskonzentration von 5 × 1016 cm-3 und eine
Deckschicht 42 aus n+-GaAs mit einer Dicke von 0,1 µm und einer Verunreini
gungskonzentration von 5 × 1018cm-3 in der Ausnehmung 38 durch das selekti
ve MOCVD-Verfahren aufgewachsen. Bei diesem epitaxialen Wachstum wächst
GaAs niemals auf der Si3N4-Schicht 37 auf. Daraufhin werden B+- oder H+-Io
nen implantiert, um einen Emitter/Basis-Isolationsbereich 43 und einen das
Element isolierenden Bereich 44 herzustellen.
Daraufhin wird ein Teil der Si3N4-Schicht 37 entsprechend eines die Emittere
lektrode bildenden Bereiches entfernt, um eine einen Graben bildende Öffnung
(Kerbabschnitt) zu bilden, woraufhin ein Metall, wie beispielsweise Au/Ge in
dem Graben versenkt wird, um eine Emitterelektrode 45 herzustellen (siehe
Fig. 3D und 3E). Ein anderer Teil der Si3N4-Schicht 37 entsprechend eines
eine Basiselektrode bildenden Bereiches wird entfernt, um eine Öffnung zu bil
den, woraufhin eine Basiselektrode 46 aus Ti/Pt/Au (keine Legierung) herge
stellt wird. Ferner wird auf der Deckschicht 42 eine Kollektorelektrode 47 aus
Au/Ge/Ni (Legierung) gebildet, um einen bipolaren Transistor 48 mit Hetero
übergang des "Kollektortop"-Typs gemäß Fig. 3E fertigzustellen.
Der bipolare Transistor mit Heteroübergang des "Kollektortop"-Typs gemäß obi
ger Bauweise hat folgende Vorteile:
Da weder Ionenimplantation noch Erwärmung zum Bilden des äußeren Basisbe
reiches 36 und des p-AlGaAs/N-AlGaAs-Überganges (der Übergang zwischen der
p-AlGaAs-Sperrschicht 34 und den N-AlGaAs-Emitterbereich 33) verwendet werden,
variieren weder die Struktur noch die Charakteristika des Transistors, so
daß eine gute Reproduzierbarkeit erhalten werden kann. Insbesondere stimmt die
Kollektordimension mit dem Konstruktionswert überein. Der Kollektorbereich 41
hat eine Größe, die durch die lithographischen Abmessungen festgelegt wird.
Ebenfalls ist es möglich, den Kollektorbereich 41 kleiner als die durch lithogra
phische Abmessung bestimmte Größe auszubilden.
Der Kollektorbereich 41 und die p-GaAs-Schicht 35, die als äußerer Basisbe
reich dient, werden voneinander durch die Isolierschicht isoliert, und zwar die
Seitenwand, die aus Si3N4 besteht und eine Dielektrizitätskonstante hat, die
kleiner als diejenige von GaAs ist, so daß die äußere Übergangskapazität zwi
schen Kollektor und Basis vernachlässigbar klein bezüglich derjenigen des wirk
samen Bereiches wird. Ferner wird der Grenzbereich zwischen dem wirksamen
Basisbereich 40 und dem äußeren Basisbereich oder der Sperrschicht 34 als
p-GaAs/P-AlGaAs-Heteroübergansstruktur ausgebildet, so daß von dem Emitter
bereich 33 in den wirksamen Basisbereich 40 injizierte Elektronen nicht in den
äußeren Basisbereich 36 diffundieren können. Dies bedeutet, daß ein Elektro
nenverlust in der Peripherie vermieden wird, also daß der Peripherie-Effekt aus
geschaltet wird. Selbst wenn daher der aktive Bereich auf einige Mikrometer ver
mindert wird, und selbst in einem Bereich eines niedrigen Stromes kann daher
ein hoher Stromverstärkungsfaktor (β = IC/IB) erzielt werden. Da die Schicht 35,
die als äußerer Basisbereich dient, aus p-GaAs besteht, dessen Verunreini
gungskonzentration höher als 1019 cm-3 ist, kann der äußere Basiswiderstand
erheblich vermindert werden. Da ferner der äußere Basisbereich 36 durch das
MOCVD-Verfahren gebildet wird, dringt der äußere Basisbereich nie in den
Emitterbereich mit hohem Bandabstand vor, wie dies im Stand der Technik bei
dem Ionenimplantationsverfahren und Erwärmungsverfahren der Fall ist. Daher
ist es möglich, die Dicke des Emitterbereiches 33 mit niedrig konzentriertem
n-AlGaAs, verglichen mit dem Stand der Technik, zu vermindern, wodurch der
Emitterwiderstand sinkt.
Wie oben beschrieben worden ist, kann die Kapazität Cc zwischen der Basis und
dem Kollektor auf extreme Werte reduziert werden, wobei ferner der Basiswider
stand Rb ebenfalls erheblich vermindert werden kann, so daß höhere Betriebs
geschwindigkeiten erzielbar sind und der Peripherie-Effekt vermieden werden
kann, wodurch ein hoher Stromverstärkungsfaktor selbst bei einem Element mit
einer Länge von ungefähr 1 µm erzielbar ist.
Fig. 4 zeigt eine andere Ausführungsform der vorliegenden Erfindung in Anwen
dung auf eine Schaltungskonfiguration, die aus einer Mehrzahl von Transistoren
mit gemeinsamen Emittern gebildet wird. Das Herstellungsverfahren dieser
Schaltung entspricht demjenigen des oben beschriebenen ersten Ausführungs
beispiels. Die mit dem Ausführungsbeispiel nach Fig. 3 übereinstimmenden Tei
le sind mit gleichen Bezugszeichen bezeichnet, so daß deren erneute Erläute
rung fortgelassen werden kann.
Gemäß der vorliegenden Erfindung kann der sogenannte Peripherie-Effekt, d. h.
die Rekombination von von dem Emitterbereich in den wirksamen Basisbereich
in der Peripherie injizierten Trägern bei einem bipolaren Transistor mit Hetero
übergang durch Einfügen des Heteroübergangs in dem Grenzbereich zwischen
dem wirksamen Basisbereich und dem äußeren Basisbereich vermieden werden.
Daher ist es möglich, einen bipolaren Transistor mit Heteroübergang zu schaf
fen, der einen hohen Stromverstärkungsfaktor selbst dann hat, wenn der Tran
sistor eine kleine Abmessung aufweist.
Claims (1)
1. Bipolarer Transistor mit Heteroübergang, bei dem eine erste Schichtenfolge mit
mindestens einer Schicht als Emitter (33) oder Kollektor (41) auf oder in einem
Substrat (31) eines Verbindungshalbleiters ausgebildet ist und sich auf dieser
ersten Schichtenfolge eine zweite Schichtenfolge befindet, die einen Basisbereich
(34, 35, 36, 40) mit einem inneren, wirksamen Basisbereich (40) und einem den
wirksamen Basisbereich seitlich begrenzenden, äußeren Basisbereich (34, 35,
36) umfaßt und auf dem inneren, wirksamen Basisbereich (40) eine dritte, den
wirksamen Basisbereich ganz bedeckende Schichtenfolge zur Ausbildung des drit
ten elektrischen Anschlußbereichs (33, 41) des Transistors aufgebracht ist,
dadurch gekennzeichnet, daß
- - der äußere Basisbereich (34) aus einem Material mit einem größeren Bandab stand und der wirksame, innere Basisbereich (40) aus einem Material mit einem demgegenüber kleineren Bandabstand besteht, und
- - daß der wirksame Basisbereich (40) unmittelbar an den Anschlußbereich (33, 41) angrenzt, und
- - eine Isolierschicht (37) die dritte Schichtenfolge seitlich gegen andere elektri sche Anschlüße des Transistors abschirmt, wobei die Grenzfläche zwischen die ser Isolierschicht (37) und der dritten Schichtenfolge mit dem Heteroübergang im Basisbereich eine Ebene bildet.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61257293A JP2590842B2 (ja) | 1986-10-29 | 1986-10-29 | ヘテロ接合型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3736693A1 DE3736693A1 (de) | 1988-05-11 |
| DE3736693C2 true DE3736693C2 (de) | 2001-10-18 |
Family
ID=17304356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3736693A Expired - Fee Related DE3736693C2 (de) | 1986-10-29 | 1987-10-29 | Bipolarer Transistor mit Heteroübergang |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4903104A (de) |
| JP (1) | JP2590842B2 (de) |
| KR (1) | KR950014277B1 (de) |
| DE (1) | DE3736693C2 (de) |
| FR (1) | FR2606214B1 (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5154080A (en) * | 1986-10-29 | 1992-10-13 | Westinghouse Electric Corp. | Integrated check valve testing system |
| US5008207A (en) * | 1989-09-11 | 1991-04-16 | International Business Machines Corporation | Method of fabricating a narrow base transistor |
| US5132765A (en) * | 1989-09-11 | 1992-07-21 | Blouse Jeffrey L | Narrow base transistor and method of fabricating same |
| JP3210657B2 (ja) * | 1989-11-27 | 2001-09-17 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
| US5027182A (en) * | 1990-10-11 | 1991-06-25 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High-gain AlGaAs/GaAs double heterojunction Darlington phototransistors for optical neural networks |
| JPH0785476B2 (ja) * | 1991-06-14 | 1995-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | エミッタ埋め込み型バイポーラ・トランジスタ構造 |
| JPH0529332A (ja) * | 1991-07-22 | 1993-02-05 | Rohm Co Ltd | ヘテロ接合バイポーラトランジスタとその製造方法 |
| JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
| US5557131A (en) * | 1992-10-19 | 1996-09-17 | At&T Global Information Solutions Company | Elevated emitter for double poly BICMOS devices |
| US5365089A (en) * | 1992-12-23 | 1994-11-15 | International Business Machines Corporation | Double heterojunction bipolar transistor and the method of manufacture therefor |
| JPH10294491A (ja) * | 1997-04-22 | 1998-11-04 | Toshiba Corp | 半導体発光素子およびその製造方法ならびに発光装置 |
| US6936519B2 (en) * | 2002-08-19 | 2005-08-30 | Chartered Semiconductor Manufacturing, Ltd. | Double polysilicon bipolar transistor and method of manufacture therefor |
| US20040043584A1 (en) * | 2002-08-27 | 2004-03-04 | Thomas Shawn G. | Semiconductor device and method of making same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3512841A1 (de) * | 1984-05-29 | 1985-12-05 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181060A (ja) * | 1983-03-30 | 1984-10-15 | Fujitsu Ltd | 半導体装置 |
| JPS59208873A (ja) * | 1983-05-13 | 1984-11-27 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
| JPS6231165A (ja) * | 1985-08-02 | 1987-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合化合物半導体装置 |
| JPH0614536B2 (ja) * | 1985-09-17 | 1994-02-23 | 株式会社東芝 | バイポ−ラ集積回路 |
| JPH06119167A (ja) * | 1992-10-06 | 1994-04-28 | Nec Corp | ディジタル信号処理回路 |
-
1986
- 1986-10-29 JP JP61257293A patent/JP2590842B2/ja not_active Expired - Fee Related
-
1987
- 1987-09-24 KR KR1019870010563A patent/KR950014277B1/ko not_active IP Right Cessation
- 1987-10-29 DE DE3736693A patent/DE3736693C2/de not_active Expired - Fee Related
- 1987-10-29 FR FR878715016A patent/FR2606214B1/fr not_active Expired
-
1989
- 1989-07-05 US US07/376,904 patent/US4903104A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3512841A1 (de) * | 1984-05-29 | 1985-12-05 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung |
Non-Patent Citations (3)
| Title |
|---|
| "Collector-Top GaAs/AIGaAs Heterojunction Bipolar Transistors for High-Speed Digital ICS", in: Electronic Letters, 13 March, 1986, Vol. 22, No. 6, S. 315-316 * |
| CLIFTON G. FONSTAD: "Consideration of the Relative Frequency Performance Potential of Inverted Heterojunction n-p-n Transistors", in: IEEE Electron Device Letters, Vol. EDL-5, No. 3, March 1984, S. 99-100 * |
| SADAO ADACHI et al.: "Collector-Up HBT's Fabricated by Be·+· and O·+· Ion Implantations", in: IEEE Electron Device Letters, Vol. EDL-7, No. 1, January 1986, S. 32-34 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3736693A1 (de) | 1988-05-11 |
| FR2606214A1 (fr) | 1988-05-06 |
| KR950014277B1 (ko) | 1995-11-24 |
| JP2590842B2 (ja) | 1997-03-12 |
| FR2606214B1 (fr) | 1989-12-15 |
| JPS63110774A (ja) | 1988-05-16 |
| KR880005688A (ko) | 1988-06-30 |
| US4903104A (en) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69631664T2 (de) | SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT | |
| DE69835204T2 (de) | ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE | |
| DE3736693C2 (de) | Bipolarer Transistor mit Heteroübergang | |
| DE10161129A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE1539079A1 (de) | Planartransistor | |
| DE2757762A1 (de) | Monolithische kombination zweier komplementaerer bipolartransistoren | |
| DE60036729T2 (de) | Heteroübergang-Bipolartransistor mit obenliegendem Kollektor und dessen Herstellungsverfahren | |
| DE1932590A1 (de) | Monolithische Schaltung mit eingegliederten Schalttransistoren und stark nichtlineare Widerstandscharakteristiken aufweisenden Schottkydioden und Verfahren zu ihrer Herstellung | |
| DE1811492A1 (de) | Feldeffekttransistor | |
| DE102017115546B4 (de) | Bipolartransistor mit Heteroübergang | |
| DE69818720T2 (de) | Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE4315178A1 (de) | IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung | |
| DE2515577A1 (de) | Schaltungsanordnung mit einem transistor hoher eingangsimpedanz | |
| DE2734997A1 (de) | Integrierte halbleiterschaltung | |
| DE3148323A1 (de) | Halbleiterschaltung | |
| DE2210599A1 (de) | HF-Leistungstransistor und Verfahren zu seiner Herstellung | |
| EP0198383A2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung für die integrierte Injektionslogik und nach diesem Verfahren hergestellte Halbleiteranordung | |
| DE2525529B2 (de) | Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung | |
| DE3010986A1 (de) | Integrierte halbleiterschaltung | |
| DE3512841A1 (de) | Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung | |
| DE3528562A1 (de) | Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung | |
| DE2516877A1 (de) | Halbleiterbauelement | |
| DE102021130281A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
| EP0619921A1 (de) | Elektronisches bauelement und verfahren zu dessen herstellung | |
| DE2652103C2 (de) | Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |