JPS6231165A - ヘテロ接合化合物半導体装置 - Google Patents
ヘテロ接合化合物半導体装置Info
- Publication number
- JPS6231165A JPS6231165A JP17151485A JP17151485A JPS6231165A JP S6231165 A JPS6231165 A JP S6231165A JP 17151485 A JP17151485 A JP 17151485A JP 17151485 A JP17151485 A JP 17151485A JP S6231165 A JPS6231165 A JP S6231165A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- layer
- heterojunction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ヘテロ接合を用いた高速動作あるいは高電流
利得を持つ化合物半導体装置に関し、特にヘテロ接合バ
イポーラトランジスタに関する。
利得を持つ化合物半導体装置に関し、特にヘテロ接合バ
イポーラトランジスタに関する。
従来の技術
現在、ヘテロ接合を有する化合物半導体装置は、各種結
晶層を結晶成長で作成する方法が主流である。結晶成長
には、液相成長法、気相成長法２分子線エピタキシー法
等がある。特に液相成長法は実用化の段階をむかえてい
るが、この成長法で厚さ０・２μｍ程度あるいはそれ以
下の層を、段差のあるウェハに成長させようとすると、
膜厚の不均一、角部での膜のとぎれ等が生じ制御が難し
い。
晶層を結晶成長で作成する方法が主流である。結晶成長
には、液相成長法、気相成長法２分子線エピタキシー法
等がある。特に液相成長法は実用化の段階をむかえてい
るが、この成長法で厚さ０・２μｍ程度あるいはそれ以
下の層を、段差のあるウェハに成長させようとすると、
膜厚の不均一、角部での膜のとぎれ等が生じ制御が難し
い。
また他の２種の成長法でも角部での膜のとぎれが生じる
ことがあった。そこで、従来ヘテロ接合を有する半導体
装置は、まず平担なウニノ・上に必要な結晶層を同じく
平担に成長し、その後にエツチング等のプロセスにより
素子形成を行っていた。
ことがあった。そこで、従来ヘテロ接合を有する半導体
装置は、まず平担なウニノ・上に必要な結晶層を同じく
平担に成長し、その後にエツチング等のプロセスにより
素子形成を行っていた。
特に集積化等に備えて全ての電極をウニ八表面よりとシ
出す必要のある時には、下部の層とのコンタクトのため
、その上部の員をエツチングで選択的に除去するため、
その部分に段差が生じ、プロセスを難しくしていた。
出す必要のある時には、下部の層とのコンタクトのため
、その上部の員をエツチングで選択的に除去するため、
その部分に段差が生じ、プロセスを難しくしていた。
第３図は従来のヘテロ接合バイポーラトランジスタ（以
後ＨＢＴと呼ぶ。）の断面図を示している。この構造で
はベース層１０６とベース電極１１０とのコンタクトの
ために厚さ０．７μｍ程度のエミツタ層を通して亜鉛を
拡散してｐ型ＺｎＰグラフトベース層１０６を形成して
いる。ところがコレクタ層１ｏ３とコレクタ電極のコン
タクトは、拡散等でエミツタ層とベース層を通シ抜けて
ウニ八表面で形成することが難しい。なぜなら、ＩｎＰ
系化合物半導体ではｎ型不純物の深い拡散が難しい、Ｉ
ｎＰとＩｎＧａＡｓＰ で拡散速度が違う等の問題があ
るからである。このような問題はＧ＆人Ｓ系でもある。
後ＨＢＴと呼ぶ。）の断面図を示している。この構造で
はベース層１０６とベース電極１１０とのコンタクトの
ために厚さ０．７μｍ程度のエミツタ層を通して亜鉛を
拡散してｐ型ＺｎＰグラフトベース層１０６を形成して
いる。ところがコレクタ層１ｏ３とコレクタ電極のコン
タクトは、拡散等でエミツタ層とベース層を通シ抜けて
ウニ八表面で形成することが難しい。なぜなら、ＩｎＰ
系化合物半導体ではｎ型不純物の深い拡散が難しい、Ｉ
ｎＰとＩｎＧａＡｓＰ で拡散速度が違う等の問題があ
るからである。このような問題はＧ＆人Ｓ系でもある。
従って通常ＨＢＴのベースの下側にある層への電極のコ
ンタクトには、エツチングによりその層を露出し、直接
金属を堆積させる手法が採られており、コレクタ電極１
１１はこのようにして形成されている。
ンタクトには、エツチングによりその層を露出し、直接
金属を堆積させる手法が採られており、コレクタ電極１
１１はこのようにして形成されている。
このようにすると、最低０．８μｍ程度、あるいは本従
来例以外の例では１μｍ以上の段差を表面に持つため、
後に絶縁膜１４の被覆不良等が生じ、不純物拡散、電極
形成等を難しくしていた。第３図において、１２は裏面
電極、１０１はｎ−ＩｎＰ１１０２はｐ−ＩｎＰ分離層
、１０４はｐ −ＩｎＰ Ｚｎ拡散層、１０９，１１０
，１１１はエミッタ、べ一ス、コレクタ電極である。
来例以外の例では１μｍ以上の段差を表面に持つため、
後に絶縁膜１４の被覆不良等が生じ、不純物拡散、電極
形成等を難しくしていた。第３図において、１２は裏面
電極、１０１はｎ−ＩｎＰ１１０２はｐ−ＩｎＰ分離層
、１０４はｐ −ＩｎＰ Ｚｎ拡散層、１０９，１１０
，１１１はエミッタ、べ一ス、コレクタ電極である。
発明が解決しようとする問題点
このように、主に電極形成のために形成されてしまう段
差はプロセスを難しくし、素子の歩留りの低乍、リーク
電流の発生等を引き起こす。また、集積度の向上のため
にもプレーナ型ＨＢＴの実現は不可欠である。
差はプロセスを難しくし、素子の歩留りの低乍、リーク
電流の発生等を引き起こす。また、集積度の向上のため
にもプレーナ型ＨＢＴの実現は不可欠である。
問題点を解決するための手段
本発明は、このような問題点を解決するために、従来ウ
ェハ表面の所定の層をエツチングして電極とのコンタク
トを形成する必要のあった化合物半導体層を最初に形成
し、その化合物半導体層を選択的にエツチングして凹部
を作り、その時のエツチングマスクを除去せずに結晶成
長を行ない、凹部の中のみ単結晶を成長させ、その高さ
がウェハの表面とほぼ一致するような膜厚に制御し、そ
の後、エツチングマスク上の多結晶または非結晶の部分
のみを、エツチングレートの差またはｓｉｏ 。
ェハ表面の所定の層をエツチングして電極とのコンタク
トを形成する必要のあった化合物半導体層を最初に形成
し、その化合物半導体層を選択的にエツチングして凹部
を作り、その時のエツチングマスクを除去せずに結晶成
長を行ない、凹部の中のみ単結晶を成長させ、その高さ
がウェハの表面とほぼ一致するような膜厚に制御し、そ
の後、エツチングマスク上の多結晶または非結晶の部分
のみを、エツチングレートの差またはｓｉｏ 。
等を用いた平担化プロセスにより除去し、ウニ八表面を
平担することにより、プレーナ型のＨＢＴ等のヘテロ接
合化合物半導体装置を提供するものである。加えて、凹
部に最初に成長された層が薄膜で、その層と電極とのコ
ンタクトを形成することが難しい場合あらかじめ凹部の
周囲に前記薄膜と同一導電型の層を設けておくことによ
り、この層を介して電極とのコンタクトを形成可能にす
るものである。
平担することにより、プレーナ型のＨＢＴ等のヘテロ接
合化合物半導体装置を提供するものである。加えて、凹
部に最初に成長された層が薄膜で、その層と電極とのコ
ンタクトを形成することが難しい場合あらかじめ凹部の
周囲に前記薄膜と同一導電型の層を設けておくことによ
り、この層を介して電極とのコンタクトを形成可能にす
るものである。
作用
本発明によれば、プレーナ型のヘテロ接合化合物半導体
装置が形成され、歩留りの向上、集積度の向上等に有効
である。特に従来ブレーナ化の難しかったＨＢＴに適用
した場合、はぼ完全なプレーナ化が達成され、ＨＢＴを
用いたＩＣ，ＬＳＩの実現に大変有効である。
装置が形成され、歩留りの向上、集積度の向上等に有効
である。特に従来ブレーナ化の難しかったＨＢＴに適用
した場合、はぼ完全なプレーナ化が達成され、ＨＢＴを
用いたＩＣ，ＬＳＩの実現に大変有効である。
実施例
第１図は本発明による一実施例を示す。本装置はＨＢＴ
であシ、ｎ型１ｎＰコレクタ層３上に、ｐ型ＩｎＧａＡ
ｓＰ ベース層６．ｎ型工ｎＰエミッタ層を配置した
縦型トランジスタ構造である。大きな特徴はｎ型１ｎＰ
コレクタ層３がウニ八表面まで存在していることであり
、容易な電極とのコンタクト形成とプレーナ化を実現し
ている。このＨＢＴセルはｐ型ＩｎＰ分離層１とｐ型Ｉ
ｎＰ亜鉛拡散層４とによりミ気的に他の素子と分離され
ている。またｐ型１ｎＧａＡｓＰ ベース層６は厚さが
約０．２ μｍであシウエハ表面に露出する幅も同様の
寸法であるので、そのままだと電極とのコンタクトの形
成が大変困難である。そこで、この層６の周囲にはあら
かじめ亜鉛を拡散してｐ型ＩｎＰグラフトベース層５を
形成しておき、電極形成を容易にしている。
であシ、ｎ型１ｎＰコレクタ層３上に、ｐ型ＩｎＧａＡ
ｓＰ ベース層６．ｎ型工ｎＰエミッタ層を配置した
縦型トランジスタ構造である。大きな特徴はｎ型１ｎＰ
コレクタ層３がウニ八表面まで存在していることであり
、容易な電極とのコンタクト形成とプレーナ化を実現し
ている。このＨＢＴセルはｐ型ＩｎＰ分離層１とｐ型Ｉ
ｎＰ亜鉛拡散層４とによりミ気的に他の素子と分離され
ている。またｐ型１ｎＧａＡｓＰ ベース層６は厚さが
約０．２ μｍであシウエハ表面に露出する幅も同様の
寸法であるので、そのままだと電極とのコンタクトの形
成が大変困難である。そこで、この層６の周囲にはあら
かじめ亜鉛を拡散してｐ型ＩｎＰグラフトベース層５を
形成しておき、電極形成を容易にしている。
なお、このグラフトベース層６は、層６，７．８形成後
に亜鉛拡散をして、層６の内側に形成してもさしつかえ
ない。また、本実施例では、ｐ型分離層を用いて素子分
離をしているが、Ｓ工基板上に直接素子を設け、横方向
の分離を陽子照射等による半絶縁層で行うと、素子の持
つ容量が下がシ特性は改善される。またこの構成では、
エミッタとコレクタを逆に用いても同様にワイドエミッ
タ構造となりＨＢＴとして十分機能するので例えばＩＩ
Ｌ等を構成することも容易にできる。第１図において、
１は半絶縁性ＩｎＰ基板、２はｐ型ＩｎＰ分離層、３は
ｎ型ＸｒｈＰコレクタ層、４はｐ型Ｚｎ拡散層、５はｐ
ＩｎＰグラフトベース層、６はｐＩｎＧａＡＳＰベー
ス層、７はｎ工ｎＰエミッタ層、８はｎ ＩｎＧａＡｇ
Ｐ コンタクト層、 ９，１０は電極、１１は配線であ
る。さらに、この構成はＩｎＰとＩ ｎＧａムｓＰのみ
に限らず、ＧａＡ！ｉとムＪＧａＡｇ等を用いても同様
の効果が得られることは言うまでもない。また、ワイド
コレクタにせず、コレクタとベースのバンドギャップを
同じとしても所期の性能は保たれる。また、ｎｐｎ型に
限らず、ｐｎｐ型ＨＢＴも本発明により容易に作成でき
る。
に亜鉛拡散をして、層６の内側に形成してもさしつかえ
ない。また、本実施例では、ｐ型分離層を用いて素子分
離をしているが、Ｓ工基板上に直接素子を設け、横方向
の分離を陽子照射等による半絶縁層で行うと、素子の持
つ容量が下がシ特性は改善される。またこの構成では、
エミッタとコレクタを逆に用いても同様にワイドエミッ
タ構造となりＨＢＴとして十分機能するので例えばＩＩ
Ｌ等を構成することも容易にできる。第１図において、
１は半絶縁性ＩｎＰ基板、２はｐ型ＩｎＰ分離層、３は
ｎ型ＸｒｈＰコレクタ層、４はｐ型Ｚｎ拡散層、５はｐ
ＩｎＰグラフトベース層、６はｐＩｎＧａＡＳＰベー
ス層、７はｎ工ｎＰエミッタ層、８はｎ ＩｎＧａＡｇ
Ｐ コンタクト層、 ９，１０は電極、１１は配線であ
る。さらに、この構成はＩｎＰとＩ ｎＧａムｓＰのみ
に限らず、ＧａＡ！ｉとムＪＧａＡｇ等を用いても同様
の効果が得られることは言うまでもない。また、ワイド
コレクタにせず、コレクタとベースのバンドギャップを
同じとしても所期の性能は保たれる。また、ｎｐｎ型に
限らず、ｐｎｐ型ＨＢＴも本発明により容易に作成でき
る。
第２図は第１図に示す実施例の製作プロセスを示す。図
中の番号は第１図の同じ番号と同様の筒所を示す。第２
図人のようにあらかじめｐ型１ｎＰ分離層２とｎ型Ｉｎ
Ｐコレクタ層３を順次成長した半絶縁性ＩｎＰ基板１に
、亜鉛の選択拡散を２回行ない、ｐ型ＩｎＰ亜鉛拡散Ｍ
４、ｐ型ＩｎＰグラフトベース層６（深さ約０．６μｍ
）を形成する（第２図Ｂ）。
中の番号は第１図の同じ番号と同様の筒所を示す。第２
図人のようにあらかじめｐ型１ｎＰ分離層２とｎ型Ｉｎ
Ｐコレクタ層３を順次成長した半絶縁性ＩｎＰ基板１に
、亜鉛の選択拡散を２回行ない、ｐ型ＩｎＰ亜鉛拡散Ｍ
４、ｐ型ＩｎＰグラフトベース層６（深さ約０．６μｍ
）を形成する（第２図Ｂ）。
次に厚さ約ＳＯＯ人の５ｉ−Ｎ膜を全表面に堆積し、部
分的に除去した後、塩酸系エツチング液によりｐ型１ｎ
Ｐグラフトベース層５を通り抜けるまで選択的エツチン
グをする（第２図Ｃ）（深さ約０・８μｍ）。
分的に除去した後、塩酸系エツチング液によりｐ型１ｎ
Ｐグラフトベース層５を通り抜けるまで選択的エツチン
グをする（第２図Ｃ）（深さ約０・８μｍ）。
次に有機金属気相成長法により、ｐ型ＩｎＧａＡｓＰベ
ース層６とｎ型ｒｎＰエミッタ層７、ｎ型ＩｎＧａＡｓ
Ｐコンタクト層８を順次成長する。このとき、ｎ型Ｉｎ
ＧａＡｓＰコンタクト層８の表面はｎ型ＩｎＰコレクタ
層３の表面と同じ位置になるように制御する（第２図Ｄ
）。一方、５ｉ−Ｎ膜１３の上に堆積した層は、多結晶
あるいは非晶質となり、エツチングにより容易に除去さ
れる（第２図Ｅ）。
ース層６とｎ型ｒｎＰエミッタ層７、ｎ型ＩｎＧａＡｓ
Ｐコンタクト層８を順次成長する。このとき、ｎ型Ｉｎ
ＧａＡｓＰコンタクト層８の表面はｎ型ＩｎＰコレクタ
層３の表面と同じ位置になるように制御する（第２図Ｄ
）。一方、５ｉ−Ｎ膜１３の上に堆積した層は、多結晶
あるいは非晶質となり、エツチングにより容易に除去さ
れる（第２図Ｅ）。
これでプレーナ型のＨ８７０層構造が出来上ったので、
このあと、５ｉ−Ｎ膜１３を除去した後、新たに絶縁膜
を形成し、コンタクト用開口部の形成、電極用金属の堆
積と選択的除去、最後に配線を形成してプロセスを終了
する（第２図Ｆ）。
このあと、５ｉ−Ｎ膜１３を除去した後、新たに絶縁膜
を形成し、コンタクト用開口部の形成、電極用金属の堆
積と選択的除去、最後に配線を形成してプロセスを終了
する（第２図Ｆ）。
発明の効果
本発明によれば、ヘテロ接合化合物半導体装置の歩留シ
の向上、集積化に有効である。また化合物半導体の結晶
成長の弱点である角部での膜厚の不均一性の素子性能へ
の影響を、亜鉛拡散によるグラフトベース層で遮断して
いるので、さらに歩留りの高い素子作製が期待できる。
の向上、集積化に有効である。また化合物半導体の結晶
成長の弱点である角部での膜厚の不均一性の素子性能へ
の影響を、亜鉛拡散によるグラフトベース層で遮断して
いるので、さらに歩留りの高い素子作製が期待できる。
第１図は本発明の一実施例におけるヘテロ接合バイポー
ラトランジスタの断面図、第２図は同トランジスタの製
造プロセスを示す工程図、第３図は従来のヘテロ接合バ
イポーラトランジスタの断面図である。 ３・・・・・・ｎ型ＩｎＰコレクタ層、５・・・・・・
ｐ型ＩｎＰグラフトベース層、６・・・・・・ｐ 型Ｉ
ｎＧａＡｓＰベース層、７・・・・・・ｎ型１ｎＰ工ミ
ツタ層、９，１０・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ず−
−−卒！！１糾’ＸＩｎＰ蟇ｐ（ ２−、−ｒｒｖｔ−ｘｎＰｌｂ撃ｉ ７−−−ｎ’！ＩｎＰエミプヅ１ｔ ８−−−ｎ ％ＩＩＩ（ｙａルＰコシタｎ４９−金６を
罹 ＩＱ−−−Ａ九）１シ鉛４ｇと １１−一一ナタン １ｉ５区線 第２図 ｆクー−−δピーＮ１！％′ ｑ 第２図 Ｌ０２−・−Ｆ’１ＩｎＰ分馳１ ＋Ｄ５−−−ｆ’ｌｒＪり゛ラフＬ１−＝１，９（ｏｇ
−−−Ｐ覧エバ＝ＡｙＰ ＊−７層ＩＯグー−−ハ”１
ｒｎＰエミ７グ警 ｔＤｑ、Ｎ１−Ａｕ５ｎ ｆ、Ｊｊ Ｈａ−−Ａｕ・ｉｎ ・
ラトランジスタの断面図、第２図は同トランジスタの製
造プロセスを示す工程図、第３図は従来のヘテロ接合バ
イポーラトランジスタの断面図である。 ３・・・・・・ｎ型ＩｎＰコレクタ層、５・・・・・・
ｐ型ＩｎＰグラフトベース層、６・・・・・・ｐ 型Ｉ
ｎＧａＡｓＰベース層、７・・・・・・ｎ型１ｎＰ工ミ
ツタ層、９，１０・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ず−
−−卒！！１糾’ＸＩｎＰ蟇ｐ（ ２−、−ｒｒｖｔ−ｘｎＰｌｂ撃ｉ ７−−−ｎ’！ＩｎＰエミプヅ１ｔ ８−−−ｎ ％ＩＩＩ（ｙａルＰコシタｎ４９−金６を
罹 ＩＱ−−−Ａ九）１シ鉛４ｇと １１−一一ナタン １ｉ５区線 第２図 ｆクー−−δピーＮ１！％′ ｑ 第２図 Ｌ０２−・−Ｆ’１ＩｎＰ分馳１ ＋Ｄ５−−−ｆ’ｌｒＪり゛ラフＬ１−＝１，９（ｏｇ
−−−Ｐ覧エバ＝ＡｙＰ ＊−７層ＩＯグー−−ハ”１
ｒｎＰエミ７グ警 ｔＤｑ、Ｎ１−Ａｕ５ｎ ｆ、Ｊｊ Ｈａ−−Ａｕ・ｉｎ ・
Claims (12)
- （１）第１導電形の第１の化合物半導体層を含む化合物
半導体基体表面に形成した第２導電形の第２の化合物半
導体層と、前記第２の化合物半導体層を選択的に除去し
て形成した凹部に結晶成長により形成した厚みが少数キ
ャリアの拡散長より十分に薄い第２導電形の第３の化合
物半導体層と、前記第３の化合物半導体層に接し前記凹
部を充填するに十分な体積を持つ第１導電形の第４の化
合物半導体層と、前記第１、第２、第４の化合物半導体
表面に形成した電極を有してなるヘテロ接合化合物半導
体装置。 - （２）第４の化合物半導体層と電極の接する部分には、
第１導電形で第４の半導体層より電極との接触抵抗が低
い第５の化合物半導体層が設けられている特許請求の範
囲第１項記載のヘテロ接合化合物半導体装置。 - （３）第４の化合物半導体層表面の位置が、化合物半導
体基体表面と±０．５μｍ以内の範囲にある特許請求の
範囲第１項記載のヘテロ接合化合物半導体装置。 - （４）第４と第５の化合物半導体層表面の位置が、前記
化合物半導体表面と±０．５μｍ以内の範囲にある特許
請求の範囲第２項記載のヘテロ接合化合物半導体装置。 - （５）第３の化合物半導体層の結晶成長を有機金属気相
成長法で行う特許請求の範囲第１項記載のヘテロ接合化
合物半導体装置。 - （６）第３の化合物半導体層の結晶成長をハイドライド
気相成長法あるいはハライド気相成長法で行う特許請求
の範囲第１項記載のヘテロ接合化合物半導体装置。 - （７）第３の化合物半導体層の結晶成長を分子線エピタ
キシー法で行う特許請求の範囲第１項記載のヘテロ接合
化合物半導体装置。 - （８）第４の化合物半導体層を結晶成長で形成する特許
請求の範囲第１項記載のヘテロ接合化合物半導体装置。 - （９）第１の化合物半導体層の下には第２導電形の第６
の化合物半導体層が形成され、第１、第２、第３及び第
４の化合物半導体層を囲み不純物拡散あるいはイオン打
込みにより化合物半導体基体表面より前記第６の化合物
半導体層に至る深さまで第２導電形の第７の化合物半導
体層が形成され、前記第７の化合物半導体層上には電極
が形成され、前記電極に前記第６及び第７の化合物半導
体層が第１の化合物半導体層に対し逆バイアスされるよ
うな電圧が印加される特許請求の範囲第１項記載のヘテ
ロ接合化合物半導体装置。 - （１０）第４の化合物半導体層が第３の化合物半導体層
より大きなバンドギャップエネルギーを持ち、前記第４
の化合物半導体層がエミッタ、前記第３の化合物半導体
層がベース、第２の化合物半導体層がグラフトベース、
第１の半導体層がコレクタである特許請求の範囲第８項 又は第９項記載のヘテロ接合化合物半導体装置。 - （１１）第１の化合物半導体層が第３の化合物半導体層
より大きなバンドギャップエネルギーを持ち、前記第１
の化合物半導体層がエミッタ、前記第３の化合物半導体
層がベース、第２の化合物半導体層がグラフトベース、
第４の化合物半導体層がコレクタである特許請求の範囲
第１項記載のヘテロ接合化合物半導体装置。 - （１２）化合物半導体がＩｎＰ、ＩｎＧａＡｓＰあるい
はＩｎＧａＡｓである特許請求の範囲第１項記載のヘテ
ロ接合化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17151485A JPS6231165A (ja) | 1985-08-02 | 1985-08-02 | ヘテロ接合化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17151485A JPS6231165A (ja) | 1985-08-02 | 1985-08-02 | ヘテロ接合化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231165A true JPS6231165A (ja) | 1987-02-10 |
Family
ID=15924531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17151485A Pending JPS6231165A (ja) | 1985-08-02 | 1985-08-02 | ヘテロ接合化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231165A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110774A (ja) * | 1986-10-29 | 1988-05-16 | Sony Corp | ヘテロ接合型バイポ−ラトランジスタ |
| JPH02280338A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
| JPH0487319U (ja) * | 1990-11-30 | 1992-07-29 |
-
1985
- 1985-08-02 JP JP17151485A patent/JPS6231165A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110774A (ja) * | 1986-10-29 | 1988-05-16 | Sony Corp | ヘテロ接合型バイポ−ラトランジスタ |
| JPH02280338A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
| JPH0487319U (ja) * | 1990-11-30 | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4679305A (en) | Method of manufacturing a heterojunction bipolar transistor having self-aligned emitter and base and selective isolation regions | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| US4545113A (en) | Process for fabricating a lateral transistor having self-aligned base and base contact | |
| JPH08139101A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| EP0052038A2 (en) | Method of fabricating integrated circuit structure | |
| US4872040A (en) | Self-aligned heterojunction transistor | |
| US4631568A (en) | Bipolar transistor construction | |
| JP3078420B2 (ja) | 半導体デバイス | |
| US4713355A (en) | Bipolar transistor construction | |
| JPS6231165A (ja) | ヘテロ接合化合物半導体装置 | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| US3986904A (en) | Process for fabricating planar scr structure | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| KR920005128B1 (ko) | 접합형 전계효과 트랜지스터 제조방법 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0577173B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPS5891631A (ja) | 半導体装置 | |
| JPS6085563A (ja) | ゲ−ト・タ−ンオフサイリスタの製造方法 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS594073A (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH02192731A (ja) | バイポーラトランジスタ及びその製造方法 |