JP3078420B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JP3078420B2 JP3078420B2 JP05062494A JP6249493A JP3078420B2 JP 3078420 B2 JP3078420 B2 JP 3078420B2 JP 05062494 A JP05062494 A JP 05062494A JP 6249493 A JP6249493 A JP 6249493A JP 3078420 B2 JP3078420 B2 JP 3078420B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- contact
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 162
- 239000000463 material Substances 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 2
- -1 InAlAs Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 99
- 239000000758 substrate Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Description
【０００１】
【産業上の利用分野】本発明は、電子デバイス及び光・
電子デバイスを含む半導体デバイスを有する半導体デバ
イス、及びそのような半導体デバイスの製造方法に関す
る。
電子デバイスを含む半導体デバイスを有する半導体デバ
イス、及びそのような半導体デバイスの製造方法に関す
る。
【０００２】
【従来の技術】周知な実空間転送（Real Space Transfe
r;ＲＳＴ）半導体デバイスには、トランジスタ、種々の
いわゆる電荷注入型トランジスタ（ＣＨＩＮＴ）、また
は負性抵抗電界効果トランジスタ（ＮＥＲＦＥＴ）と、
ホット電子消去可能プログラマブルＲＡＭ（ＨＥ2ＰＲ
ＡＭ）とが包含される。
r;ＲＳＴ）半導体デバイスには、トランジスタ、種々の
いわゆる電荷注入型トランジスタ（ＣＨＩＮＴ）、また
は負性抵抗電界効果トランジスタ（ＮＥＲＦＥＴ）と、
ホット電子消去可能プログラマブルＲＡＭ（ＨＥ2ＰＲ
ＡＭ）とが包含される。
【０００３】概略的には、ＲＳＴ半導体デバイスは、一
般的に、第一導電領域から第二導電領域へのホット電子
の実空間転送に基づく三端子またはそれ以上の端子を持
つ半導体デバイスである。これら二つの導電領域は障壁
層によって分離され、且つ、別々に、上記第一導電領域
のしばしば「ソース」及び「ドレイン」と呼ばれる二個
（またはそれ以上）の面接触に接合されている。ソース
・ドレイン間バイアスＶsdを印加することによって、第
一導電領域中の電荷キャリヤが励起され、且つ上記第二
導電領域中への連続的な電荷注入が為される。従って第
一導電領域はホット・キャリヤ・エミッタとして作用
し、第二導電領域がホット・キャリヤ・コレクタとして
作用する。
般的に、第一導電領域から第二導電領域へのホット電子
の実空間転送に基づく三端子またはそれ以上の端子を持
つ半導体デバイスである。これら二つの導電領域は障壁
層によって分離され、且つ、別々に、上記第一導電領域
のしばしば「ソース」及び「ドレイン」と呼ばれる二個
（またはそれ以上）の面接触に接合されている。ソース
・ドレイン間バイアスＶsdを印加することによって、第
一導電領域中の電荷キャリヤが励起され、且つ上記第二
導電領域中への連続的な電荷注入が為される。従って第
一導電領域はホット・キャリヤ・エミッタとして作用
し、第二導電領域がホット・キャリヤ・コレクタとして
作用する。
【０００４】ＲＳＴ半導体デバイスを満足する重要な要
件に、エミッタ層とコレクタ層との間の電気的絶縁が有
る。従来技術におけるＲＳＴ半導体デバイスでは、ＦＥ
Ｔ技術で周知の合金化ソース接触及び合金化ドレイン接
触を使用していた。しかし、合金化ソース接触及び合金
化ドレイン接触は、ＲＳＴ半導体デバイスで使用される
とき、それら自体が不時に障壁層を横断する短絡回路を
生じる傾向がある。従って、合金化ソース接触及び合金
化ドレイン接触を持つＲＳＴ半導体デバイスは、いくら
良くても製造が困難であると思われる。
件に、エミッタ層とコレクタ層との間の電気的絶縁が有
る。従来技術におけるＲＳＴ半導体デバイスでは、ＦＥ
Ｔ技術で周知の合金化ソース接触及び合金化ドレイン接
触を使用していた。しかし、合金化ソース接触及び合金
化ドレイン接触は、ＲＳＴ半導体デバイスで使用される
とき、それら自体が不時に障壁層を横断する短絡回路を
生じる傾向がある。従って、合金化ソース接触及び合金
化ドレイン接触を持つＲＳＴ半導体デバイスは、いくら
良くても製造が困難であると思われる。
【０００５】上記短絡回路の問題は、「応用物理学レタ
ーズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ
ｓ）」誌、巻第５６（２５）の２５６３頁にＰ．Ｍ．メ
ンツ（Ｍｅｎｚ）によって紹介されているエピタキシャ
ル接触によって解決されている。この技術では、それら
エピタキシャル接触が、エミッタ層の上にエピタキシャ
ル成長され、極めて多量のドーピングが為された層（上
記エミッタ接触層）に作成されている。それらエピタキ
シャル接触は、上記エミッタ接触層上にパターン形成さ
れた接触金属を比較的に大きな接触金属パッドが形成さ
れるように適切に堆積することによって作成される。合
金が生じさせないことが必要であり、且つ、そのチャネ
ル長が、別のステップでエミッタ接触層を貫通して幅Ｌ
chの「トレンチ」をエッチングすることによって定めら
れる。
ーズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ
ｓ）」誌、巻第５６（２５）の２５６３頁にＰ．Ｍ．メ
ンツ（Ｍｅｎｚ）によって紹介されているエピタキシャ
ル接触によって解決されている。この技術では、それら
エピタキシャル接触が、エミッタ層の上にエピタキシャ
ル成長され、極めて多量のドーピングが為された層（上
記エミッタ接触層）に作成されている。それらエピタキ
シャル接触は、上記エミッタ接触層上にパターン形成さ
れた接触金属を比較的に大きな接触金属パッドが形成さ
れるように適切に堆積することによって作成される。合
金が生じさせないことが必要であり、且つ、そのチャネ
ル長が、別のステップでエミッタ接触層を貫通して幅Ｌ
chの「トレンチ」をエッチングすることによって定めら
れる。
【０００６】ＲＳＴ半導体デバイスは潜在的に高速であ
り、それらの本源的な特性は障壁層を横断するホット・
キャリヤの飛翔時間によってのみ実質的に制限されると
信じられていた。しかし、実際のＲＳＴ半導体デバイス
は、上記潜在的な特性からは遥かに遠い低落した特性を
持っている。この特性の低落の主な理由は、従来のＲＳ
Ｔ半導体デバイス中に比較的に大きな寄生容量が存在す
ることに関連する。
り、それらの本源的な特性は障壁層を横断するホット・
キャリヤの飛翔時間によってのみ実質的に制限されると
信じられていた。しかし、実際のＲＳＴ半導体デバイス
は、上記潜在的な特性からは遥かに遠い低落した特性を
持っている。この特性の低落の主な理由は、従来のＲＳ
Ｔ半導体デバイス中に比較的に大きな寄生容量が存在す
ることに関連する。
【０００７】
【発明が解決しようとする課題】従って、潜在的に高速
であることを含むＲＳＴ半導体デバイスの多くの有益な
特徴に鑑みて、従来技術のデバイス形状寸法と関連する
欠点のうちの幾つかから免れているか或いは少なくとも
それらへの依存度が少ないＲＳＴ半導体デバイスが得ら
れる有効なデバイス形状寸法を有することが極めて望ま
れる。本願はそのようなＲＳＴ半導体デバイス、及びそ
のようなＲＳＴ半導体デバイスの製造方法を開示する。
であることを含むＲＳＴ半導体デバイスの多くの有益な
特徴に鑑みて、従来技術のデバイス形状寸法と関連する
欠点のうちの幾つかから免れているか或いは少なくとも
それらへの依存度が少ないＲＳＴ半導体デバイスが得ら
れる有効なデバイス形状寸法を有することが極めて望ま
れる。本願はそのようなＲＳＴ半導体デバイス、及びそ
のようなＲＳＴ半導体デバイスの製造方法を開示する。
【０００８】用語とその定義
【０００９】本明細書において「バルク状半導体材料」
なる用語は、半導体デバイス製造中に実質的に変化しな
い無垢の半導体ウェーハの材料を意味する。
なる用語は、半導体デバイス製造中に実質的に変化しな
い無垢の半導体ウェーハの材料を意味する。
【００１０】本明細書において、「エピタキシャル半導
体材料」なる用語は、ＣＶＤ、ＭＢＥ、ＶＰＥ、ＬＰＥ
及びそれらの組み合わせになるエピタキシャル成長技術
によって、バルク状半導体材料上に堆積された半導体材
料を意味する。
体材料」なる用語は、ＣＶＤ、ＭＢＥ、ＶＰＥ、ＬＰＥ
及びそれらの組み合わせになるエピタキシャル成長技術
によって、バルク状半導体材料上に堆積された半導体材
料を意味する。
【００１１】本発明によるＲＳＴ半導体デバイスの「活
性領域」は、少なくとも一つのエミッタ接触から他のエ
ミッタ接触へ（即ち、少なくとも距離Ｌc）横方向へ伸
展し、且つ、実質的にコレクタ層の長さだけ縦方向に伸
展する領域である。
性領域」は、少なくとも一つのエミッタ接触から他のエ
ミッタ接触へ（即ち、少なくとも距離Ｌc）横方向へ伸
展し、且つ、実質的にコレクタ層の長さだけ縦方向に伸
展する領域である。
【００１２】
【課題を解決するための手段】本発明は各請求項によっ
て定義される。本発明の重要な態様は、ＲＳＴ半導体デ
バイス中での極めて高い速度を達成するのに必要な条件
を、有効横方向チャネル幅が小さな値（５μｍ以下）で
あると同時にコレクタが小さな横幅Ｗ（５０μｍ以下）
を持ちこのコレクタが本ＲＳＴ半導体デバイスの前記障
壁層を有するエピタキシャル半導体領域の対向する両側
で前記チャネルと直接的に対向することによって実現さ
れる。上記有効横方向チャネル幅は、高い導電度を持つ
エピタキシャル半導体層、即ち、上記エミッタ接触層を
貫通する「トレンチ」の幅（Ｌch）によって定まる。
て定義される。本発明の重要な態様は、ＲＳＴ半導体デ
バイス中での極めて高い速度を達成するのに必要な条件
を、有効横方向チャネル幅が小さな値（５μｍ以下）で
あると同時にコレクタが小さな横幅Ｗ（５０μｍ以下）
を持ちこのコレクタが本ＲＳＴ半導体デバイスの前記障
壁層を有するエピタキシャル半導体領域の対向する両側
で前記チャネルと直接的に対向することによって実現さ
れる。上記有効横方向チャネル幅は、高い導電度を持つ
エピタキシャル半導体層、即ち、上記エミッタ接触層を
貫通する「トレンチ」の幅（Ｌch）によって定まる。
【００１３】実際において、必要とされる小さな横方向
の陥没形状は単にリソグラフィ及びエッチングによって
達成されるだけであるので、本発明によるＲＳＴ半導体
デバイスの特徴はこの半導体デバイスの上部側と底部側
との双方に小さな陥没形状をリソグラフィ処理で形成す
る点にある。さらに、本発明によるＲＳＴ半導体デバイ
スの特徴はこの半導体デバイスの活性領域中に実質的に
「バルク状半導体材料」が存在しない点にある。即ち、
このＲＳＴ半導体デバイスの活性領域中の半導体材料の
実質的に全部がエピタキシャル半導体材料である。発明
者等が知るところでは、従来技術による半導体デバイス
にはこれらの特徴を示すものは無い。
の陥没形状は単にリソグラフィ及びエッチングによって
達成されるだけであるので、本発明によるＲＳＴ半導体
デバイスの特徴はこの半導体デバイスの上部側と底部側
との双方に小さな陥没形状をリソグラフィ処理で形成す
る点にある。さらに、本発明によるＲＳＴ半導体デバイ
スの特徴はこの半導体デバイスの活性領域中に実質的に
「バルク状半導体材料」が存在しない点にある。即ち、
このＲＳＴ半導体デバイスの活性領域中の半導体材料の
実質的に全部がエピタキシャル半導体材料である。発明
者等が知るところでは、従来技術による半導体デバイス
にはこれらの特徴を示すものは無い。
【００１４】より具体的には、本発明の一つの態様は、
順に、第一エピタキシャル半導体領域、１０μｍ以下の
厚み（往々、５μｍ以下かさらには１μｍ以下の厚み）
を持ち上記第一エピタキシャル半導体領域と接する本質
的にドーピングされていない第二のエピタキシャル半導
体領域と、この第二のエピタキシャル半導体領域と接す
る第三のエピタキシャル半導体領域とを有するＲＳＴ半
導体デバイスを有する半導体デバイスである。第一エピ
タキシャル半導体領域と第三エピタキシャル半導体領域
とは共にドーピングされた半導体材料を有していて、第
一エピタキシャル半導体領域は前記第二エピタキシャル
半導体領域と接する比較的に低いシートキャリヤ濃度
（代表的には、１０13／ｃｍ2以下）を持つ「エミッタ
層」と呼ばれる層を有する。このＲＳＴ半導体デバイス
は、さらに前記第三エピタキシャル半導体領域と電気接
触を作成する手段及び少なくとも二個の互いに離間し第
一エピタキシャル半導体領域と電気接触を作成する手段
を有する。上記第二エピタキシャル半導体領域中の半導
体層はしばしば「障壁」層と呼ばれる。種々のエピタキ
シャル半導体領域の組織は、中でも、ＲＳＴ半導体デバ
イスの公知なバンドギャップ要件を満足するように選ば
れる。
順に、第一エピタキシャル半導体領域、１０μｍ以下の
厚み（往々、５μｍ以下かさらには１μｍ以下の厚み）
を持ち上記第一エピタキシャル半導体領域と接する本質
的にドーピングされていない第二のエピタキシャル半導
体領域と、この第二のエピタキシャル半導体領域と接す
る第三のエピタキシャル半導体領域とを有するＲＳＴ半
導体デバイスを有する半導体デバイスである。第一エピ
タキシャル半導体領域と第三エピタキシャル半導体領域
とは共にドーピングされた半導体材料を有していて、第
一エピタキシャル半導体領域は前記第二エピタキシャル
半導体領域と接する比較的に低いシートキャリヤ濃度
（代表的には、１０13／ｃｍ2以下）を持つ「エミッタ
層」と呼ばれる層を有する。このＲＳＴ半導体デバイス
は、さらに前記第三エピタキシャル半導体領域と電気接
触を作成する手段及び少なくとも二個の互いに離間し第
一エピタキシャル半導体領域と電気接触を作成する手段
を有する。上記第二エピタキシャル半導体領域中の半導
体層はしばしば「障壁」層と呼ばれる。種々のエピタキ
シャル半導体領域の組織は、中でも、ＲＳＴ半導体デバ
イスの公知なバンドギャップ要件を満足するように選ば
れる。
【００１５】第一エピタキシャル半導体領域には、さら
に、比較的に高い（代表的には、１０13／ｃｍ2を超え
る）シートキャリヤ濃度を有し上記エミッタ層と接する
エピタキシャル半導体材料のパターン形成されたドーピ
ング層が包含される。この「エミッタ接触層」は縦方向
に伸展し横方向に幅Ｌch（Ｌch ≦ ５μｍ、 ＜ １μ
ｍ）を持つ陥没形状が電気的に上記エミッタ接触層の二
部分を実質的に互いに分離するようにパターン形成され
る。このことは、如何なる外部接続も無いとき、上記二
部分が上記（低導電度の）エミッタ層のみを貫通して電
気的に接続されることを意味する。上記エミッタ層の二
部分は各々は、上記第一エピタキシャル半導体領域と電
気接触を作成するための前記二つの互いに離間した手段
のうちの一つと関連している。上記縦方向に伸展してい
る陥没形状は、「トレンチ」と呼ばれる。
に、比較的に高い（代表的には、１０13／ｃｍ2を超え
る）シートキャリヤ濃度を有し上記エミッタ層と接する
エピタキシャル半導体材料のパターン形成されたドーピ
ング層が包含される。この「エミッタ接触層」は縦方向
に伸展し横方向に幅Ｌch（Ｌch ≦ ５μｍ、 ＜ １μ
ｍ）を持つ陥没形状が電気的に上記エミッタ接触層の二
部分を実質的に互いに分離するようにパターン形成され
る。このことは、如何なる外部接続も無いとき、上記二
部分が上記（低導電度の）エミッタ層のみを貫通して電
気的に接続されることを意味する。上記エミッタ層の二
部分は各々は、上記第一エピタキシャル半導体領域と電
気接触を作成するための前記二つの互いに離間した手段
のうちの一つと関連している。上記縦方向に伸展してい
る陥没形状は、「トレンチ」と呼ばれる。
【００１６】さらにまた、上記第三エピタキシャル半導
体領域には、コレクタ層と呼ばれる一層のドーピングさ
れたエピタキシャル半導体材料が包含される。本発明に
よるＲＳＴ半導体デバイス中のこのコレクタ層の横幅
は、代表的には最大５０μｍで、時には１０μｍ以下で
あり、さらには３μｍ以下の場合さえ有り、上記トレン
チが上記コレクタ層と直接的に対向するように位置して
いる。上記エミッタ接触層と電気接触を作成する上記に
つの離間した手段間の横方向距離Ｌcは一般的にはＷよ
り大きい値である。
体領域には、コレクタ層と呼ばれる一層のドーピングさ
れたエピタキシャル半導体材料が包含される。本発明に
よるＲＳＴ半導体デバイス中のこのコレクタ層の横幅
は、代表的には最大５０μｍで、時には１０μｍ以下で
あり、さらには３μｍ以下の場合さえ有り、上記トレン
チが上記コレクタ層と直接的に対向するように位置して
いる。上記エミッタ接触層と電気接触を作成する上記に
つの離間した手段間の横方向距離Ｌcは一般的にはＷよ
り大きい値である。
【００１７】本発明の別の態様は、ＲＳＴ半導体デバイ
スを有する半導体デバイスの製造方法にである。この製
造方法は、バルク状半導体基盤とこのバルク状半導体基
盤上における複数のエピタキシャル半導体層とを有する
半導体本体を供するステップを有する。上記複数のエピ
タキシャル半導体層には、順に、第一エピタキシャル半
導体領域、上記障壁層を有し本質的にドーピングされて
いない第二のエピタキシャル半導体領域、及びその障壁
層と接する第三のエピタキシャル半導体領域が包含され
る。上記第一エピタキシャル半導体領域には、比較的に
高い（１０13／ｃｍ2を以上）シートキャリヤ濃度を持
つ層と比較的に低い（１０13／ｃｍ2以下）シートキャ
リヤ濃度を持つ層とが包含される。前者は上記エミッタ
接触層であり、後者は上記エミッタ層である。このエミ
ッタ層は上記エミッタ接触層と障壁層とに接している。
スを有する半導体デバイスの製造方法にである。この製
造方法は、バルク状半導体基盤とこのバルク状半導体基
盤上における複数のエピタキシャル半導体層とを有する
半導体本体を供するステップを有する。上記複数のエピ
タキシャル半導体層には、順に、第一エピタキシャル半
導体領域、上記障壁層を有し本質的にドーピングされて
いない第二のエピタキシャル半導体領域、及びその障壁
層と接する第三のエピタキシャル半導体領域が包含され
る。上記第一エピタキシャル半導体領域には、比較的に
高い（１０13／ｃｍ2を以上）シートキャリヤ濃度を持
つ層と比較的に低い（１０13／ｃｍ2以下）シートキャ
リヤ濃度を持つ層とが包含される。前者は上記エミッタ
接触層であり、後者は上記エミッタ層である。このエミ
ッタ層は上記エミッタ接触層と障壁層とに接している。
【００１８】この製造方法には、さらに、上記第三エピ
タキシャル半導体領域に電気接触を作成するための接触
金属パッドを有する手段を供するステップ、及び上記エ
ミッタ接触層に電気接触を作成するための接触金属パッ
ドを有する少なくとも二つの離間した手段を供するステ
ップとが包含される。
タキシャル半導体領域に電気接触を作成するための接触
金属パッドを有する手段を供するステップ、及び上記エ
ミッタ接触層に電気接触を作成するための接触金属パッ
ドを有する少なくとも二つの離間した手段を供するステ
ップとが包含される。
【００１９】特に、この製造方法には、さらに代表的に
は横幅Ｗが５０μｍ以下（Ｗ ≦ ５０μｍ）の細長いメ
サ型構造が形成され、このメサ型構造が上記第三のエピ
タキシャル半導体領域を有するように、半導体本体をパ
ターン形成するステップが包含される。この製造方法に
は、さらに、この半導体デバイスの少なくとも活性領域
から実質的に全てのバルク状半導体材料を除去するステ
ップ、及び、この半導体デバイスの活性領域中にトレン
チと呼ばれる代表的には幅Ｌchが５μｍ以下（Ｌch ≦
５μｍ）の細長い陥没形状を形成するステップが包含さ
れる。このトレンチは、上記エミッタ接触層を貫通して
上記エミッタ層へ伸展し、その結果上記エミッタ接触層
の二部分が実質的に低導電度の上記エミッタ層のみを貫
通して電気的に接続され、且つ、このトレンチが上記メ
サ型構造と直接的に対向するように為される。
は横幅Ｗが５０μｍ以下（Ｗ ≦ ５０μｍ）の細長いメ
サ型構造が形成され、このメサ型構造が上記第三のエピ
タキシャル半導体領域を有するように、半導体本体をパ
ターン形成するステップが包含される。この製造方法に
は、さらに、この半導体デバイスの少なくとも活性領域
から実質的に全てのバルク状半導体材料を除去するステ
ップ、及び、この半導体デバイスの活性領域中にトレン
チと呼ばれる代表的には幅Ｌchが５μｍ以下（Ｌch ≦
５μｍ）の細長い陥没形状を形成するステップが包含さ
れる。このトレンチは、上記エミッタ接触層を貫通して
上記エミッタ層へ伸展し、その結果上記エミッタ接触層
の二部分が実質的に低導電度の上記エミッタ層のみを貫
通して電気的に接続され、且つ、このトレンチが上記メ
サ型構造と直接的に対向するように為される。
【００２０】現在好適な実施例では、この製造方法に
は、さらに、第一の主面を持ちこの第一主面上にパター
ン形成された導電性材料を有するデバイス担持手段を供
するステップ、及び、部分的に処理されたＲＳＴ半導体
デバイスを三個の接触金属パッドのうちの少なくとも一
個が上記パターン形成された導電性材料と電気接触を作
成するように上記デバイス担持手段に貼り付けるステッ
プが包含される。この部分的に処理されたＲＳＴ半導体
デバイスを上記デバイス担持手段へ貼り付けるための最
も好適な手段には、一方向導電性相互接続媒体例えば金
属分子含有エポキシ樹脂が包含される。代表的には、こ
の部分的に処理されたＲＳＴ半導体デバイスが上記バル
ク状半導体材料を除去する前に上記デバイス担持手段に
貼り付けられて、上記デバイス担持手段によって上記バ
ルク状半導体材料が除去された後で残っている上記エピ
タキシャル半導体材料に機械的支持が与えられる。
は、さらに、第一の主面を持ちこの第一主面上にパター
ン形成された導電性材料を有するデバイス担持手段を供
するステップ、及び、部分的に処理されたＲＳＴ半導体
デバイスを三個の接触金属パッドのうちの少なくとも一
個が上記パターン形成された導電性材料と電気接触を作
成するように上記デバイス担持手段に貼り付けるステッ
プが包含される。この部分的に処理されたＲＳＴ半導体
デバイスを上記デバイス担持手段へ貼り付けるための最
も好適な手段には、一方向導電性相互接続媒体例えば金
属分子含有エポキシ樹脂が包含される。代表的には、こ
の部分的に処理されたＲＳＴ半導体デバイスが上記バル
ク状半導体材料を除去する前に上記デバイス担持手段に
貼り付けられて、上記デバイス担持手段によって上記バ
ルク状半導体材料が除去された後で残っている上記エピ
タキシャル半導体材料に機械的支持が与えられる。
【００２１】
【実施例】図８は本発明によるＲＳＴ半導体デバイスの
一例の形状寸法を図式的に示す図である。図中、数字１
３はエミッタ接触層の二部分を指し、数字２０は代表的
にはエミッタ層、障壁層及びコレクタ層（なお、これら
は非分離状態で図示されている）を有するメサ型構造を
指し、数字６１は二部分のエピタキシャル・エミッタ接
触層１３をそれらが実質的にメサ型構造２０のみを貫通
して電気的に接続されるように分離するトレンチを指し
ている。数字８１、８２及び８３は、それぞれ、コレク
タ接続及び二つのエミッタ接続を指している。
一例の形状寸法を図式的に示す図である。図中、数字１
３はエミッタ接触層の二部分を指し、数字２０は代表的
にはエミッタ層、障壁層及びコレクタ層（なお、これら
は非分離状態で図示されている）を有するメサ型構造を
指し、数字６１は二部分のエピタキシャル・エミッタ接
触層１３をそれらが実質的にメサ型構造２０のみを貫通
して電気的に接続されるように分離するトレンチを指し
ている。数字８１、８２及び８３は、それぞれ、コレク
タ接続及び二つのエミッタ接続を指している。
【００２２】図８に示すＲＳＴ半導体デバイスの各半導
体部分は、実質的にエピタキシャル半導体材料のみを有
する。図示のようなＲＳＴ半導体デバイスは、非常に壊
れ易く且ついくら良くても従来の技術で製造するのに困
難であることが、当業者に認識されている。従って、新
規なデバイス形状寸法としてそこから抽出することがで
きる利益を得るためには、ＲＳＴ半導体デバイスを作成
する新規な方法が必要である。
体部分は、実質的にエピタキシャル半導体材料のみを有
する。図示のようなＲＳＴ半導体デバイスは、非常に壊
れ易く且ついくら良くても従来の技術で製造するのに困
難であることが、当業者に認識されている。従って、新
規なデバイス形状寸法としてそこから抽出することがで
きる利益を得るためには、ＲＳＴ半導体デバイスを作成
する新規な方法が必要である。
【００２３】従来と同様、ＩｎＧａＡｓやＩｎＡｌＡｓ
のような化学式は所定の物質の正確な化学量式を明示す
るようには意図されていない。例えば、ＩｎＰに格子整
合されたＩｎＧａＡｓは、ｘ ＝ ０．５３として、Ｉｎ
xＧａ1-xＡｓなる化学量式を持っている。これらの化学
量式は引張層ヘテロ構造で得られる化学量式と同様に種
々の実行可能な基盤に対する格子整合で得られる。
のような化学式は所定の物質の正確な化学量式を明示す
るようには意図されていない。例えば、ＩｎＰに格子整
合されたＩｎＧａＡｓは、ｘ ＝ ０．５３として、Ｉｎ
xＧａ1-xＡｓなる化学量式を持っている。これらの化学
量式は引張層ヘテロ構造で得られる化学量式と同様に種
々の実行可能な基盤に対する格子整合で得られる。
【００２４】本発明の重要な態様はＲＳＴ半導体デバイ
スの製造方法である。ここでは、この製造方法をＩｎＰ
基盤上に成長させたＩｎＧａＡｓ／ＩｎＰのヘテロ構造
に関して説明する。これは具体性を持たせるためのみを
意図するものであって、当業者にはＩｎＰに格子整合さ
れた他のヘテロ構造（引張層構造だけでなく、例えば、
ＧａＡｓに格子整合されたＧａＡｓ／ＡｌＧａＡｓ或い
はその他の格子整合構造）が同様に使用可能であること
が認識されるであろう。一般に、新規なＲＳＴ半導体デ
バイスを、何らかの半導体組立ての組織でその半導体組
立ての他の組織（代表的にはその基盤材料の組織）のエ
ッチング速度よりエッチング剤中で実質的に低い適当な
エッチング速度（最大１０％）を持つ組織が存在すると
いう条件で、公知なバンドギャップ関係を達成すること
を可能にする何らかの半導体組立て中で具現することが
可能である。もしこの条件が満足されると、以下でより
詳細に説明するように、代表的にはこのＲＳＴ半導体デ
バイスの少なくとも活性領域から上記基盤材料を除去す
ることが可能になる。
スの製造方法である。ここでは、この製造方法をＩｎＰ
基盤上に成長させたＩｎＧａＡｓ／ＩｎＰのヘテロ構造
に関して説明する。これは具体性を持たせるためのみを
意図するものであって、当業者にはＩｎＰに格子整合さ
れた他のヘテロ構造（引張層構造だけでなく、例えば、
ＧａＡｓに格子整合されたＧａＡｓ／ＡｌＧａＡｓ或い
はその他の格子整合構造）が同様に使用可能であること
が認識されるであろう。一般に、新規なＲＳＴ半導体デ
バイスを、何らかの半導体組立ての組織でその半導体組
立ての他の組織（代表的にはその基盤材料の組織）のエ
ッチング速度よりエッチング剤中で実質的に低い適当な
エッチング速度（最大１０％）を持つ組織が存在すると
いう条件で、公知なバンドギャップ関係を達成すること
を可能にする何らかの半導体組立て中で具現することが
可能である。もしこの条件が満足されると、以下でより
詳細に説明するように、代表的にはこのＲＳＴ半導体デ
バイスの少なくとも活性領域から上記基盤材料を除去す
ることが可能になる。
【００２５】図１は本発明を実行する際に使用すること
ができるヘテロ・エピタキシャル半導体層構造１０の一
例を図式的に示す図である。数字１１は通例の単結晶バ
ルク状半導体基盤、例えば半絶縁性ＩｎＰウェーハを指
している。バルク状半導体基盤本体１１の二つの主面の
うちの一方の面上に、通例の方法でエピタキシャル半導
体層１２乃至１６が成長される。一例として、１２はエ
ッチング阻止層を構成する１００ｎｍの厚みのｎ+型Ｉ
ｎＧａＡｓエピタキシャル・エミッタ接触層であり、１
３は２００ｎｍの厚みのｎ++型ＩｎＰエピタキシャル・
エミッタ接触層であり、１４は４０ｎｍの厚みのｎ型Ｉ
ｎＧａＡｓエミッタ（チャネル）層であり、１５は１０
０ｎｍの厚みのドーピングされていないＩｎＰエピタキ
シャル障壁層であり、１６は、例えば、１００ｎｍの厚
みのｎ+型ＩｎＧａＡｓ層と、それに続く２０ｎｍの厚
みのｎ++型ＩｎＧａＡｓ被覆層とから成る多層構造コレ
クタである。上記の例の構造は通例のものであり、この
ような構造は、幾つかの場合、さらに多くの層、例えば
二つのエッチング阻止層を包含することができる。さら
にそのうえ、上記エピタキシャル多層構造コレクタ１６
は化学的に同質的にすることができるが、そうでなくと
もよい。例えば、もし所望のＲＳＴ半導体デバイスが発
光デバイスであれば、そのときはエピタキシャル多層構
造コレクタ１６は代表的には化学的に同質的にせず、上
記ｎ型ＩｎＧａＡｓエピタキシャル・エミッタ（チャネ
ル）層１４中のドーパントとは逆極性のドーパントが包
含される。これについては、例えば「応用物理学レター
ズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ
ｓ）」誌、巻第５８（１６）の１７２７頁に掲載されて
いるＳ．ラリー（Ｌｕｒｙｉ）の論文を参照することが
できる。
ができるヘテロ・エピタキシャル半導体層構造１０の一
例を図式的に示す図である。数字１１は通例の単結晶バ
ルク状半導体基盤、例えば半絶縁性ＩｎＰウェーハを指
している。バルク状半導体基盤本体１１の二つの主面の
うちの一方の面上に、通例の方法でエピタキシャル半導
体層１２乃至１６が成長される。一例として、１２はエ
ッチング阻止層を構成する１００ｎｍの厚みのｎ+型Ｉ
ｎＧａＡｓエピタキシャル・エミッタ接触層であり、１
３は２００ｎｍの厚みのｎ++型ＩｎＰエピタキシャル・
エミッタ接触層であり、１４は４０ｎｍの厚みのｎ型Ｉ
ｎＧａＡｓエミッタ（チャネル）層であり、１５は１０
０ｎｍの厚みのドーピングされていないＩｎＰエピタキ
シャル障壁層であり、１６は、例えば、１００ｎｍの厚
みのｎ+型ＩｎＧａＡｓ層と、それに続く２０ｎｍの厚
みのｎ++型ＩｎＧａＡｓ被覆層とから成る多層構造コレ
クタである。上記の例の構造は通例のものであり、この
ような構造は、幾つかの場合、さらに多くの層、例えば
二つのエッチング阻止層を包含することができる。さら
にそのうえ、上記エピタキシャル多層構造コレクタ１６
は化学的に同質的にすることができるが、そうでなくと
もよい。例えば、もし所望のＲＳＴ半導体デバイスが発
光デバイスであれば、そのときはエピタキシャル多層構
造コレクタ１６は代表的には化学的に同質的にせず、上
記ｎ型ＩｎＧａＡｓエピタキシャル・エミッタ（チャネ
ル）層１４中のドーパントとは逆極性のドーパントが包
含される。これについては、例えば「応用物理学レター
ズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ
ｓ）」誌、巻第５８（１６）の１７２７頁に掲載されて
いるＳ．ラリー（Ｌｕｒｙｉ）の論文を参照することが
できる。
【００２６】さらに別の実施例では、１２はエッチング
阻止層を構成する１００ｎｍの厚みのｎ++型ＩｎＧａＡ
ｓエピタキシャル・エミッタ接触層であり、１３は第二
エッチング阻止層を構成する２．５ｎｍの厚みを持つｎ
+型ＩｎＰもしくはＩｎＡｌＡｓのエピタキシャル・エ
ミッタ接触層である。
阻止層を構成する１００ｎｍの厚みのｎ++型ＩｎＧａＡ
ｓエピタキシャル・エミッタ接触層であり、１３は第二
エッチング阻止層を構成する２．５ｎｍの厚みを持つｎ
+型ＩｎＰもしくはＩｎＡｌＡｓのエピタキシャル・エ
ミッタ接触層である。
【００２７】本実施例のヘテロ・エピタキシャル半導体
層構造１０は、図２に模式的に示されるように、幅Ｗの
メサ型構造２０を形成するために通例の方法によって処
理される。この図２に示されるように、その幅は横方向
に測定されている。当業者には、このメサ型構造２０の
縦方向（即ち、上記横方向と直角でその基盤の主面と平
行な方向）の長さは、往々その幅より大きいが、これは
必須ではない。これは通例のことである。図２にはま
た、そのデバイス形状寸法と関連する第三の方向、即ち
厚みが測定される方向が図示されている。三つ以上のエ
ミッタ接触（これらは必ずしも直線的に配列される必要
はない）を持つＲＳＴ半導体デバイスでは、トレンチが
必ずしも直線状の陥没形状である必要はない。
層構造１０は、図２に模式的に示されるように、幅Ｗの
メサ型構造２０を形成するために通例の方法によって処
理される。この図２に示されるように、その幅は横方向
に測定されている。当業者には、このメサ型構造２０の
縦方向（即ち、上記横方向と直角でその基盤の主面と平
行な方向）の長さは、往々その幅より大きいが、これは
必須ではない。これは通例のことである。図２にはま
た、そのデバイス形状寸法と関連する第三の方向、即ち
厚みが測定される方向が図示されている。三つ以上のエ
ミッタ接触（これらは必ずしも直線的に配列される必要
はない）を持つＲＳＴ半導体デバイスでは、トレンチが
必ずしも直線状の陥没形状である必要はない。
【００２８】本実施例では、エミッタ接触及びコレクタ
接触（代表的にはオーミック接触）がメサ型構造２０の
形成に続いて通例の方法で付加される。この結果得られ
た構造が図３に模式的に示されており、この図中、数字
３１及び３２が（距離Lch離れている）上記エミッタ接
触を指し、数字３３が上記コレクタ接触を指している。
接触（代表的にはオーミック接触）がメサ型構造２０の
形成に続いて通例の方法で付加される。この結果得られ
た構造が図３に模式的に示されており、この図中、数字
３１及び３２が（距離Lch離れている）上記エミッタ接
触を指し、数字３３が上記コレクタ接触を指している。
【００２９】続いて、適当な誘電体層（例えばＳｉ
3Ｎ4）がパターン形成された上記ヘテロ構造上に堆積さ
れ、バイアが形成され、最終金属パターン（例えば銅ま
たはアルミニューム）が堆積され、これら全てが通例の
方法で為される。この結果得られた構造が図４に模式的
に示されており、この図中、数字４１が上記誘電体層を
指し、数字４２及び４３がエミッタ接触パッドを指し、
数字４４がコレクタ接触パッドを指している。
3Ｎ4）がパターン形成された上記ヘテロ構造上に堆積さ
れ、バイアが形成され、最終金属パターン（例えば銅ま
たはアルミニューム）が堆積され、これら全てが通例の
方法で為される。この結果得られた構造が図４に模式的
に示されており、この図中、数字４１が上記誘電体層を
指し、数字４２及び４３がエミッタ接触パッドを指し、
数字４４がコレクタ接触パッドを指している。
【００３０】当業者には、図４の多層半導体構造は、高
い導電性を持つｎ++型ＩｎＰエピタキシャル・エミッタ
接触層１３がｎ型ＩｎＧａＡｓエピタキシャル・エミッ
タ（チャネル）層１４を短絡して顕著なキャリヤ励起を
防止しているために、未だＲＳＴ半導体デバイスとして
機能することができないことが認識されるであろう。下
方から（即ち基盤側から）エピタキシャル・エミッタ接
触層１３を貫通してトレンチを切り取り、それによって
その結果得られるＲＳＴ半導体デバイスの有効チャネル
長Ｌchを定めることが、上述した処理に続く処理工程の
目的である。
い導電性を持つｎ++型ＩｎＰエピタキシャル・エミッタ
接触層１３がｎ型ＩｎＧａＡｓエピタキシャル・エミッ
タ（チャネル）層１４を短絡して顕著なキャリヤ励起を
防止しているために、未だＲＳＴ半導体デバイスとして
機能することができないことが認識されるであろう。下
方から（即ち基盤側から）エピタキシャル・エミッタ接
触層１３を貫通してトレンチを切り取り、それによって
その結果得られるＲＳＴ半導体デバイスの有効チャネル
長Ｌchを定めることが、上述した処理に続く処理工程の
目的である。
【００３１】（ウェーハの一部か、或いは周知な方法で
ウェーハを適当に分割した後の個々のデバイス構造かの
何れかのような）上記多層半導体構造が適当なデバイス
支持体上にメサ側を下にして装着される。このデバイス
支持体は、多層セラミックス、Ｓｉ或いは重合体を含む
何らかの適切な材料を有することができるが、ヘテロ・
エピタキシャル構造の熱膨張係数に近い熱膨張係数を持
つ材料を有することが好ましい。このデバイス支持体は
代表的にはウェーハの形状であり、二つの平行な主面を
持つ。これらの主面のうちの一面には、上記多層半導体
構造の表面の各接触パッドに関して鏡面対称に配列され
た接触パッドが具備される。これらの接触パッドが、適
当な（好ましくは埋め込まれた）導通線によって、それ
ら接触パッドの電気的接続を容易にする適当に（代表的
には上記デバイス支持体の周囲に）配置された各接触へ
接続される。ここで意図されているデバイス支持体は公
知（例えば、米国特許第４，６７５，７１７号を参照）
であり、「同一ウェーハ上への多数のＬＳＩチップの集
積化」相互接続技術で使用されている。
ウェーハを適当に分割した後の個々のデバイス構造かの
何れかのような）上記多層半導体構造が適当なデバイス
支持体上にメサ側を下にして装着される。このデバイス
支持体は、多層セラミックス、Ｓｉ或いは重合体を含む
何らかの適切な材料を有することができるが、ヘテロ・
エピタキシャル構造の熱膨張係数に近い熱膨張係数を持
つ材料を有することが好ましい。このデバイス支持体は
代表的にはウェーハの形状であり、二つの平行な主面を
持つ。これらの主面のうちの一面には、上記多層半導体
構造の表面の各接触パッドに関して鏡面対称に配列され
た接触パッドが具備される。これらの接触パッドが、適
当な（好ましくは埋め込まれた）導通線によって、それ
ら接触パッドの電気的接続を容易にする適当に（代表的
には上記デバイス支持体の周囲に）配置された各接触へ
接続される。ここで意図されているデバイス支持体は公
知（例えば、米国特許第４，６７５，７１７号を参照）
であり、「同一ウェーハ上への多数のＬＳＩチップの集
積化」相互接続技術で使用されている。
【００３２】多層半導体構造は上記デバイス支持体へ、
デバイス支持体上の関連する各接触パッドが多層半導体
構造の表面上の対応する接触パッドへ電気的に接続さ
れ、対応していない接触パッド間は絶縁されるようにし
て、装着されなければならない。さらにまた、この装着
操作は、その結果得られるアセンブリがその後の処理を
許容できるように為されなければならない。任意選択
で、上記多層半導体構造のバルク状半導体基盤本体１１
が装着操作の前またはそれに続いて機械的にか化学的に
（例えば研磨によって）薄肉化することができる。この
薄肉化は公知な方法で為すことができる。
デバイス支持体上の関連する各接触パッドが多層半導体
構造の表面上の対応する接触パッドへ電気的に接続さ
れ、対応していない接触パッド間は絶縁されるようにし
て、装着されなければならない。さらにまた、この装着
操作は、その結果得られるアセンブリがその後の処理を
許容できるように為されなければならない。任意選択
で、上記多層半導体構造のバルク状半導体基盤本体１１
が装着操作の前またはそれに続いて機械的にか化学的に
（例えば研磨によって）薄肉化することができる。この
薄肉化は公知な方法で為すことができる。
【００３３】上記多層半導体構造は、何らかの適切な方
法、例えば公知なはんだバンプによってデバイス支持体
上に装着することができる。現在好適な装着方法では、
例えば、１９９１年９月６日にＤ．Ｗ．ダーリンガ（Ｄ
ａｈｒｉｎｇｅｒ）らによって出願された米国特許出願
０７／７５５，７０４号「ＡｄＣｏｎ相互接続を使用す
るデバイスの表面実装アセンブリ（Ｓｕｒｆａｃｅ Ｍ
ｏｕｎｔ Ａｓｓｅｍｂｌｙ ｏｆ Ｄｅｖｉｃｅｓ Ｕｓ
ｉｎｇ ＡｄＣｏｎ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏ
ｎ）」に記載されている種類の一方向導電性相互接続媒
体が使用される。デバイス支持体への多層半導体構造の
装着操作に続いて、残っているバルク状半導体基盤本体
１１が、代表的にはエッチングによって除去される。Ｉ
ｎＰ基盤材料の除去に適切なエッチング剤は３ＨＣｌ＋
１Ｈ2Ｏ2＋５Ｈ2Ｏである。周知の如く、このエッチン
グ剤はＩｎＰとＩｎＧａＡｓとの間に極めて高い選択性
を持っている。従って、エッチングは本質的にＩｎＧａ
Ａｓエピタキシャル・エミッタ接触層１２で構成される
エッチング阻止層で停止し、その結果、図５に模式的に
示されるようなアセンブリ５０が得られる。この図中、
数字５１はデバイス支持体を指し、数字５２は対応する
接触パッド５３とエミッタ接触パッド４２との間、同じ
く接触パッド５４とエミッタ接触パッド４３との間、同
じく接触パッド５５とコレクタ接触パッド４４との間に
電気的結合を供するが、対応していない接触パッド間
（例えば５４と４４との間）には開路を供する一方向導
電性相互接合媒体を指している。図５に模式的に示され
るように、埋め込み導通線によって各接触パッド５３乃
至５５がデバイス支持体の周縁に接続される。
法、例えば公知なはんだバンプによってデバイス支持体
上に装着することができる。現在好適な装着方法では、
例えば、１９９１年９月６日にＤ．Ｗ．ダーリンガ（Ｄ
ａｈｒｉｎｇｅｒ）らによって出願された米国特許出願
０７／７５５，７０４号「ＡｄＣｏｎ相互接続を使用す
るデバイスの表面実装アセンブリ（Ｓｕｒｆａｃｅ Ｍ
ｏｕｎｔ Ａｓｓｅｍｂｌｙ ｏｆ Ｄｅｖｉｃｅｓ Ｕｓ
ｉｎｇ ＡｄＣｏｎ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏ
ｎ）」に記載されている種類の一方向導電性相互接続媒
体が使用される。デバイス支持体への多層半導体構造の
装着操作に続いて、残っているバルク状半導体基盤本体
１１が、代表的にはエッチングによって除去される。Ｉ
ｎＰ基盤材料の除去に適切なエッチング剤は３ＨＣｌ＋
１Ｈ2Ｏ2＋５Ｈ2Ｏである。周知の如く、このエッチン
グ剤はＩｎＰとＩｎＧａＡｓとの間に極めて高い選択性
を持っている。従って、エッチングは本質的にＩｎＧａ
Ａｓエピタキシャル・エミッタ接触層１２で構成される
エッチング阻止層で停止し、その結果、図５に模式的に
示されるようなアセンブリ５０が得られる。この図中、
数字５１はデバイス支持体を指し、数字５２は対応する
接触パッド５３とエミッタ接触パッド４２との間、同じ
く接触パッド５４とエミッタ接触パッド４３との間、同
じく接触パッド５５とコレクタ接触パッド４４との間に
電気的結合を供するが、対応していない接触パッド間
（例えば５４と４４との間）には開路を供する一方向導
電性相互接合媒体を指している。図５に模式的に示され
るように、埋め込み導通線によって各接触パッド５３乃
至５５がデバイス支持体の周縁に接続される。
【００３４】基盤の除去に続いて、図６に模式的に示さ
れるように、トレンチ６１のリソグラフィ及びエッチン
グが、全て通例の方法で行なわれる。トレンチ６１は横
方向に幅Ｌchを持ち、エミッタ接触３１と３２との間に
適当な電圧を加えることによってキャリヤの励起を可能
にしている。当業者には、Ｌchが有効チャネル長に相当
することが認識できるであろう。それらエミッタ接触３
１と３２との間の間隔ＬcはＬchよりはるかに大きい。
典型例では、前者は５μｍより大きく、１０μｍより大
きい値さえ取ることができ、後者は１μｍ以下である。
さらにまた、上記メサ型構造２０の幅Ｗは、Ｌchより大
きく、且つ、一般的にはＬcより小さい。このデバイス
形状寸法により、従来技術でのデバイス形状寸法に比べ
て、望ましいデバイス特性、例えば低い寄生容量が得る
ことができる。
れるように、トレンチ６１のリソグラフィ及びエッチン
グが、全て通例の方法で行なわれる。トレンチ６１は横
方向に幅Ｌchを持ち、エミッタ接触３１と３２との間に
適当な電圧を加えることによってキャリヤの励起を可能
にしている。当業者には、Ｌchが有効チャネル長に相当
することが認識できるであろう。それらエミッタ接触３
１と３２との間の間隔ＬcはＬchよりはるかに大きい。
典型例では、前者は５μｍより大きく、１０μｍより大
きい値さえ取ることができ、後者は１μｍ以下である。
さらにまた、上記メサ型構造２０の幅Ｗは、Ｌchより大
きく、且つ、一般的にはＬcより小さい。このデバイス
形状寸法により、従来技術でのデバイス形状寸法に比べ
て、望ましいデバイス特性、例えば低い寄生容量が得る
ことができる。
【００３５】本発明の上記実施例は単なる例に過ぎず、
他のデバイス形状寸法も可能である。例えば、別の実行
可能な実施例には、一つまたは複数のコレクタ層が基盤
上に形成されエミッタ接触層が多層ヘテロ・エピタキシ
ャル構造上に形成されている多層半導体構造がある（典
型例ではコレクタ層にｐ型材料が包含され、その結果の
デバイスとして発光ＲＳＴ半導体デバイスが得られ
る）。
他のデバイス形状寸法も可能である。例えば、別の実行
可能な実施例には、一つまたは複数のコレクタ層が基盤
上に形成されエミッタ接触層が多層ヘテロ・エピタキシ
ャル構造上に形成されている多層半導体構造がある（典
型例ではコレクタ層にｐ型材料が包含され、その結果の
デバイスとして発光ＲＳＴ半導体デバイスが得られ
る）。
【００３６】上記に開示した方法に所用の変更を行なう
こと（例えば、上記多層半導体構造をデバイス支持体上
に装着する前にトレンチ６１を形成し、且つ、上記バル
ク状半導体材料を除去した後で上記メサ型構造２０を形
成すること）によって、図７に模式的に示されるような
ＲＳＴ半導体デバイスを作成することができる。この図
７中、数字５１はやはりデバイス支持体を指し、５３０
と５４０とは埋め込み導通線を持つ金属パッドを指し、
５２はやはり一方向導電性相互接合媒体を指し、４１は
適切な誘電体層（例えば、窒化シリコン層）を指し、４
２と４３とはエミッタ接触パッドを指し、３１と３２と
はエミッタ接触を指し、１３乃至１６は、それぞれ、エ
ミッタ接触層、エミッタ層、障壁層及びコレクタを指し
ている。数字１６１はｎ++型ＩｎＧａＡｓ被覆層を指
し、７０は金属接触パッドを指し、且つ、７１は上記エ
ピタキシャル多層構造コレクタ１６への電気接続を作成
するための手段を指している。
こと（例えば、上記多層半導体構造をデバイス支持体上
に装着する前にトレンチ６１を形成し、且つ、上記バル
ク状半導体材料を除去した後で上記メサ型構造２０を形
成すること）によって、図７に模式的に示されるような
ＲＳＴ半導体デバイスを作成することができる。この図
７中、数字５１はやはりデバイス支持体を指し、５３０
と５４０とは埋め込み導通線を持つ金属パッドを指し、
５２はやはり一方向導電性相互接合媒体を指し、４１は
適切な誘電体層（例えば、窒化シリコン層）を指し、４
２と４３とはエミッタ接触パッドを指し、３１と３２と
はエミッタ接触を指し、１３乃至１６は、それぞれ、エ
ミッタ接触層、エミッタ層、障壁層及びコレクタを指し
ている。数字１６１はｎ++型ＩｎＧａＡｓ被覆層を指
し、７０は金属接触パッドを指し、且つ、７１は上記エ
ピタキシャル多層構造コレクタ１６への電気接続を作成
するための手段を指している。
【００３７】
【発明の効果】以上説明したように、本発明による半導
体デバイスは比較的に小さな寄生容量を持つことがで
き、従って潜在的に高速である効果が有る。尚、特許請
求の範囲に記載した参照番号は、発明の容易なる理解の
為のもので、その権利解釈に影響を与えるものではない
と理解されたい。
体デバイスは比較的に小さな寄生容量を持つことがで
き、従って潜在的に高速である効果が有る。尚、特許請
求の範囲に記載した参照番号は、発明の容易なる理解の
為のもので、その権利解釈に影響を与えるものではない
と理解されたい。
【図１】本発明によりＲＳＴ半導体デバイスを作成する
際に使用することができる多層半導体構造の一例を図式
的に示す図である。
際に使用することができる多層半導体構造の一例を図式
的に示す図である。
【図２】本発明によるＲＳＴ半導体デバイスの一例を作
成する中間段階の一つを図式的に示す斜視図である。
成する中間段階の一つを図式的に示す斜視図である。
【図３】本発明によるＲＳＴ半導体デバイスの一例を作
成する中間段階の一つを図式的に示す斜視図である。
成する中間段階の一つを図式的に示す斜視図である。
【図４】本発明によるＲＳＴ半導体デバイスの一例を作
成する中間段階の一つを図式的に示す断面図である。
成する中間段階の一つを図式的に示す断面図である。
【図５】本発明によるＲＳＴ半導体デバイスの一例を作
成する中間段階の一つを図式的に示す断面図である。
成する中間段階の一つを図式的に示す断面図である。
【図６】基盤材料(= バルク状半導体材料)が除去され、
且つ、エミッタ接触層を貫通してトレンチがエッチング
された状態でデバイス担持手段に貼り付けられているＲ
ＳＴ半導体デバイスの一例を図式的に示す断面図であ
る。
且つ、エミッタ接触層を貫通してトレンチがエッチング
された状態でデバイス担持手段に貼り付けられているＲ
ＳＴ半導体デバイスの一例を図式的に示す断面図であ
る。
【図７】同様にデバイス担持手段に貼り付けられている
本発明によるＲＳＴ半導体デバイスの別の例を図式的に
示す断面図である。
本発明によるＲＳＴ半導体デバイスの別の例を図式的に
示す断面図である。
【図８】本発明のＲＳＴ半導体デバイスの一例の形状寸
法を図式的に示す図である。
法を図式的に示す図である。
１０ ヘテロ・エピタキシャル半導体層構造 １１ 半導体基盤本体 １２ エミッタ接触層 １３ エミッタ接触層 １４ エミッタ（チャネル）層 １５ 障壁層 １６ 多層構造コレクタ １６１ 被覆層 ２０ メサ型構造 ３１ エミッタ接触 ３２ エミッタ接触 ３３ コレクタ接触 ４１ 誘電体層 ４２ エミッタ接触パッド ４３ エミッタ接触パッド ４４ コレクタ接触パッド ５０ アセンブリ ５１ デバイス支持体 ５２ 一方向導電性接合層 ５３ 接触パッド ５３０ 金属パッド ５４ 接触パッド ５４０ 金属パッド ５５ 接触パッド ６１ トレンチ ７０ 金属接触パッド ７１ コレクタ接続 ８１ コレクタ接続 ８２ エミッタ接続 ８３ エミッタ接続
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ ｅｔｔｅｒｓ，ｖｏｌ．57，ｎｏ．24, ｐ2558−2560（1990) Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ ｅｔｔｅｒｓ，ｖｏｌ．58，ｎｏ．16, ｐ1727−1729（1991) ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ ｅｓ，ｖｏｌ．40，ｎｏ．２，ｐ250− 258（1993) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/66 H01L 29/68 H01L 29/80 ＥＰＡＴ（ＱＵＥＳＴＥＬ) ＩＮＳＰＥＣ（ＤＩＡＬＯＧ)
Claims (10)
- 【請求項１】 縦方向と横方向の幅を有する活性領域を
有する実空間転送（ＲＳＴ）半導体デバイスにおいて、
このＲＳＴ半導体デバイスが順に、 （ａ） 第１のシートキャリヤ濃度を持つ層を有する第
一のエピタキシャル半導体領域（エミッタ接触層（１
３）と称する）と、前記エミッタ接触層（１３）に接
し、第１のシートキャリヤ濃度より高い第２のシートキ
ャリヤ濃度を有し、横方向幅がＷであるメサ型構造を形
成するパターン化された半導体層（エミッタ層（１４）
と称する）と、 （ｂ） 前記エミッタ層（１４）に接する半導体材料を
有する非ドープの第二のエピタキシャル半導体領域（以
下、障壁層（１５）と称する）と、 （ｃ） 前記障壁層（１５）に接するドーピングされた
半導体材料を有する第三のエピタキシャル半導体領域
（１６）と、 （ｄ） 前記第三のエピタキシャル半導体領域（１６）
に電気的接触を形成する第１の電気的接触手段（８１）
と、 （ｅ） 前記エミッタ接触層（１３）に電気的接触をす
る互いに離間した少なくとも２個の第２の電気的接触手
段（８２，８３）と、 を有し、 前記第１の電気的接触手段と第２の電気的接触手段の各
々が、接触金属領域を有し、 前記第２の電気的接触手段の接触金属領域の間の横方向
の距離はＬcであり、 （ｆ） 前記エミッタ接触層（１３）の２つの部分は、
５μｍ以下の有効チャネル長（トレンチと称する）であ
るＬchで分離され、前記エミッタ接触層の２つの部分の
各々は、前記第２の電気的接触手段の一方と関連して配
置され、 （ｇ） 前記第三のエピタキシャル半導体領域（１６）
は、ドーピングされたエピタキシャル半導体材料層（コ
レクタ層と称する）を有し、 前記トレンチは、前記コレクタ層と対向し、 前記Ｗは最大５０μｍであり （ｈ） Ｌch≦Ｗ≦Ｌｃの関係があることを特徴とする
半導体デバイス。 - 【請求項２】 前記障壁層の厚みが１０μｍ未満であ
り、 前記幅Ｗが、１０μｍ未満で、 前記Ｌchが、１μｍ未満であり、 前記ＲＳＴ半導体デバイスの活性領域中の半導体材料の
ほぼ全体が、エピタキシャル半導体材料であることを特
徴とする請求項１に記載の半導体デバイス。 - 【請求項３】 前記コレクタ層が、複数の半導体層を含
むことを特徴とする請求項１に記載の半導体デバイス。 - 【請求項４】 前記コレクタ層が、エミッタ層と同一の
導電性の材料を有することを特徴とする請求項１に記載
の半導体デバイス。 - 【請求項５】 前記コレクタ層が、エミッタ層と反対の
導電性の材料を有し、前記ＲＳＴ半導体デバイスは、光
放射デバイスであることを特徴とする請求項１に記載の
半導体デバイス。 - 【請求項６】 前記エミッタ層はＮ型導電性であること
を特徴とする請求項１に記載の半導体デバイス。 - 【請求項７】 前記ＲＳＴ半導体デバイスが、ＩｎＰ、
ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＧａＡｓ及びＡｌＧａＡ
ｓからなるグループから選択されたIII−V族半導体材料
を有することを特徴とする請求項１に記載の半導体デバ
イス。 - 【請求項８】 主表面を有するデバイス担持手段をさら
に有し、前記主表面上にパターン化された導電領域を有
し、 前記ＲＳＴデバイスは、前記デバイス担持手段に接続さ
れ、 前記接触金属領域の少なくとも一部が、前記パターン化
された導電領域と電気的接触を形成することを特徴とす
る請求項１に記載の半導体デバイス。 - 【請求項９】 ３個の接触金属領域が、前記パターン化
された導電領域と電気的接触を形成することを特徴とす
る請求項８に記載の半導体デバイス。 - 【請求項１０】 前記ＲＳＴデバイスは、一方向性導電
性相互接続媒体を含む手段により前記デバイス担持手段
に取り付けられることを特徴とする請求項８に記載の半
導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US843654 | 1992-02-28 | ||
| US07/843,654 US5309003A (en) | 1992-02-28 | 1992-02-28 | Article comprising a real space transfer semiconductor device, and method of making the article |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613603A JPH0613603A (ja) | 1994-01-21 |
| JP3078420B2 true JP3078420B2 (ja) | 2000-08-21 |
Family
ID=25290621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05062494A Expired - Lifetime JP3078420B2 (ja) | 1992-02-28 | 1993-03-01 | 半導体デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5309003A (ja) |
| EP (1) | EP0558229B1 (ja) |
| JP (1) | JP3078420B2 (ja) |
| DE (1) | DE69327012T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996001497A1 (de) * | 1994-07-05 | 1996-01-18 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung |
| WO1999050890A1 (en) * | 1998-03-27 | 1999-10-07 | Trustees Of Princeton University | Method for making multilayer thin-film electronics |
| US6893896B1 (en) * | 1998-03-27 | 2005-05-17 | The Trustees Of Princeton University | Method for making multilayer thin-film electronics |
| WO2001029881A2 (en) * | 1999-10-22 | 2001-04-26 | Teraconnect, Inc. | Method of making an optoelectronic device using multiple etch stop layers |
| US6743697B2 (en) * | 2000-06-30 | 2004-06-01 | Intel Corporation | Thin silicon circuits and method for making the same |
| JP3781178B2 (ja) * | 2001-03-30 | 2006-05-31 | ユーディナデバイス株式会社 | 高周波半導体装置の多層配線構造 |
| US6895134B2 (en) * | 2001-11-10 | 2005-05-17 | Triquint Technology Holding Co. | Integrated optoelectronics devices |
| US20040188712A1 (en) * | 2002-10-08 | 2004-09-30 | Eic Corporation | Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area |
| US9227839B2 (en) | 2014-05-06 | 2016-01-05 | Raytheon Company | Wafer level packaged infrared (IR) focal plane array (FPA) with evanescent wave coupling |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3067381D1 (en) * | 1979-11-15 | 1984-05-10 | Secr Defence Brit | Series-connected combination of two-terminal semiconductor devices and their fabrication |
| US4675717A (en) * | 1984-10-09 | 1987-06-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Water-scale-integrated assembly |
| US4686550A (en) * | 1984-12-04 | 1987-08-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction semiconductor devices having a doping interface dipole |
| JPH0712100B2 (ja) * | 1985-03-25 | 1995-02-08 | 株式会社日立製作所 | 半導体発光素子 |
| JPH088350B2 (ja) * | 1985-04-08 | 1996-01-29 | 日本電気株式会社 | 半導体装置 |
| JP2703885B2 (ja) * | 1986-02-14 | 1998-01-26 | 日本電気株式会社 | 半導体装置 |
| US4903092A (en) * | 1986-08-12 | 1990-02-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Real space electron transfer device using hot electron injection |
| EP0268386A2 (en) * | 1986-11-18 | 1988-05-25 | General Motors Corporation | Tunnelling transistor |
| JPS63260181A (ja) * | 1987-04-17 | 1988-10-27 | Toshiba Corp | 半導体装置 |
| US5021841A (en) * | 1988-10-14 | 1991-06-04 | University Of Illinois | Semiconductor device with controlled negative differential resistance characteristic |
| JPH02270387A (ja) * | 1989-04-11 | 1990-11-05 | Matsushita Electric Ind Co Ltd | 半導体発光素子 |
| US4999687A (en) * | 1990-04-25 | 1991-03-12 | At&T Bell Laboratories | Logic element and article comprising the element |
| US5055891A (en) * | 1990-05-31 | 1991-10-08 | Hewlett-Packard Company | Heterostructure transistor using real-space electron transfer |
| US5157467A (en) * | 1990-09-12 | 1992-10-20 | Canon Kabushiki Kaisha | Quantum interference device and method for processing electron waves utilizing real space transfer |
| US5223723A (en) * | 1990-10-19 | 1993-06-29 | At&T Bell Laboratories | Light emitting device |
| US5318916A (en) * | 1992-07-31 | 1994-06-07 | Research Triangle Institute | Symmetric self-aligned processing |
-
1992
- 1992-02-28 US US07/843,654 patent/US5309003A/en not_active Expired - Lifetime
-
1993
- 1993-02-17 EP EP93301122A patent/EP0558229B1/en not_active Expired - Lifetime
- 1993-02-17 DE DE69327012T patent/DE69327012T2/de not_active Expired - Fee Related
- 1993-03-01 JP JP05062494A patent/JP3078420B2/ja not_active Expired - Lifetime
- 1993-12-21 US US08/171,504 patent/US5496743A/en not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．５７，ｎｏ．２４，ｐ２５５８−２５６０（１９９０） |
| Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．５８，ｎｏ．１６，ｐ１７２７−１７２９（１９９１） |
| ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．４０，ｎｏ．２，ｐ２５０−２５８（１９９３） |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0558229A2 (en) | 1993-09-01 |
| EP0558229A3 (en) | 1994-08-24 |
| DE69327012T2 (de) | 2000-07-13 |
| EP0558229B1 (en) | 1999-11-17 |
| US5496743A (en) | 1996-03-05 |
| JPH0613603A (ja) | 1994-01-21 |
| US5309003A (en) | 1994-05-03 |
| DE69327012D1 (de) | 1999-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753593B1 (en) | Quantum wire field-effect transistor and method of making the same | |
| US20010023947A1 (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base | |
| JP3078420B2 (ja) | 半導体デバイス | |
| US5171697A (en) | Method of forming multiple layer collector structure for bipolar transistors | |
| JPH07176539A (ja) | バイポーラトランジスタにおける多層広バンドギャップコレクタ構造 | |
| US7923754B2 (en) | Bipolar transistor | |
| US8956960B2 (en) | Method for stress reduced manufacturing semiconductor devices | |
| KR950014277B1 (ko) | 헤테로 접합형 바이폴러트랜지스터 | |
| EP0180457A2 (en) | Semiconductor integrated circuit device and method for producing same | |
| US4644381A (en) | I2 L heterostructure bipolar transistors and method of making the same | |
| JP2001308108A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5814548A (en) | Process for making n-channel or p-channel permeable base transistor with a plurality layers | |
| JP2016171172A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPS60110175A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0294663A (ja) | 半導体装置およびその製造方法 | |
| JP2001156301A (ja) | 共鳴トンネル装置 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US4745085A (en) | Method of making I2 L heterostructure bipolar transistors | |
| JP2583793B2 (ja) | 半導体基板 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63157467A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| JPS6231165A (ja) | ヘテロ接合化合物半導体装置 | |
| JPS62185370A (ja) | ヘテロ接合バイポ−ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |