JPS62185370A

JPS62185370A - ヘテロ接合バイポ−ラトランジスタ

Info

Publication number: JPS62185370A
Application number: JP2620886A
Authority: JP
Inventors: Junko Akagi; 赤木　順子
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-02-08
Filing date: 1986-02-08
Publication date: 1987-08-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢ　
Ｔ）に係り、特に、その構造に関する。

〔発明の技術的背景とその問題点〕

バイポーラトランジスタにおいて、エミッタ領域とベー
ス６．１域との接合をヘテロ接合とするヘテロ接合バイ
ポーラトランジスタは、ホモ接合バイポーラトランジス
タに比べ、高周波特性、スイッチング特性が優れており
、マイクロ波用トランジスタ、高速論理回路用トランジ
スタとして極めて有望であることが知られている。

しかしながら、良好な界面特性を持つヘテロ接合の形成
が困難であること。

（２）各層へのドーピング二が綿密に制御された多層薄
膜の形成が困難であること。等の製造技術上の理由によ
り、開発の進展はみられないままになっていた。

近年、分子線エピタキシー（ＭＢＥ）法、有機金属気相
成長（ＭＯＣＶＤ）法等、優れたエピタキシー技術の発
展に伴い、超高速素子としてのヘテロ接合バイポーラト
ランジスタが再び、注目されている。

すなわち、バイポーラトランジスタのエミッタ領域をベ
ース領域よりバンドギャップの広い物質で形成するヘテ
ロ接合バイポーラトランジスタは、エミッタ領域とベー
ス領域をホモ接合としたホモ接合バイポーラトランジス
タに比べ、以下の様な利点を有している。

（１）エミッタ領域の不純物ｌａ度対ベース領域の不純
物濃度の比が小さくてもバンドギャップの違いを利用す
ることによりエミッタ注入効率を高くすることができる
。

（２）（１）の結果、ベース不純物濃度を高く設定でき
るためベース抵抗を低減できる。（従ってホモ接合バイ
ポーラトランジスタに比べ薄いベース層で低いベース抵
抗値を実現でき、高速化が可能である。）（３）エミッタ領域の不純物濃度を低くできるためにエ
ミッタ接合容量を低減できる。

従来のヘテロ接合バイポーラトランジスタは、第５図（
ａ）にその断面構造を示す如く、コレクタ領域１００上
に形成されたベース領域１０１内にエミッタ領域１０２
が形成されており、各領域の表面に夫々、コレクタ電極
１０３、ベース電極１０４、エミッタ電極１０５が形成
されている。

この構造では、ベース電極とり出し部分に領域すに示す
ような寄生のダイオードができる。この寄生ダイオード
部分は、主に寄生容量として働くため、ヘテロ接合バイ
ポーラトランジスタが本来持ち得る高速性を十分に引き
出すことができないだけではなく、ファンアウトにも弱
いものとなっていた。

また、第５図（ｂ）に示す如く、コレクタ領域１００′
を最上部に形成し、外部ベース領域１０１′をエミッタ
領域１０２′側に形成した構造のコレクタトップ型のヘ
テロ接合バイポーラトランジスタも提案されている。こ
の構造では、コレクタ容量が低減され、スイッチング特
性を更に高速化することが可能となるとされているが、
この構造においても、第５図（ａ）に示した通常のヘテ
ロ接合バイポーラトランジスタと同様に、ベース電極１
０４′とり出し部分に、領域ｂ′に示すような寄生のダ
イオードができる。従って、かかる構造においても、十
分な高速性を引き出すことができず、又、ファンアウト
にも弱いという不都合を依然として有していた。

この問題を解決するには、外部ベース領域の寄生容量を
小さくする、つまり寄生外部ベース領域を小さくするこ
とが必要と考えられる。

しかし、外部ベース領域を小さくすると、コンタクトの
形成が難しく、歩留が著しく低下する等、種々の悪影響
が生じる。

〔発明の目的〕

本発明は、前記実情に鑑みてなされたもので、ファンア
ウトに強いヘテロ接合バイポーラトランジスタを提供す
ることを目的とする。

〔発明の概要〕

そこで、本発明では、第１ｔＴｆ半導体で構成されたエ
ミッタ領域と、このエミッタ領域とｐｎ接合を形成する
ように該第１種半導体よりもバンドギャップの狭い第２
ＦＩｉ半導体で構成されたベース領域と、このベース領
域とｐｎ接合を形成するように前記第１種または第２種
半導体で構成されたコレクタ領域とを有してなるヘテロ
接合バイポーラトランジスタにおいて、ベース領域をコ
レクタ領域又はエミッタ領域のいずれか一方の１側面に
のみ接するようにし、他の側面はすべて絶縁されるよう
にしている。

すなわち、コレクタ領域を底部に形成したヘテロ接合バ
イポーラトランジスタでは、外部ベース領域をエミッタ
領域の片側だけに形成し、エミッタ領域の他の側面はす
べて絶縁する。

また、コレクタ領域を最上部に形成したコレクタトップ
型のヘテロ接合バイポーラトランジスタでは、外部ベー
ス領域をコレクタ領域の片側だけに形成し、コレクタ領
域の他の側面はすべて絶縁する。

上記の構造をとることにより、ベース電極のコンタクト
形成の歩留をおとすことなく外部ベースの寄生容量を１
／２にすることができる。この構造の場合、ベースとり
たしが従来の半分になるのでベース抵抗は増すがファン
アウトに着目した場合、ベース抵抗の影響は外部ベース
領域の寄生容量の影響により著しく小さい。

上記のことは以下に示すことにより明らかである。

（１）従来構造のもの（２）寄生外部ベース領域のベース抵抗が１／２になっ
た場合（３）寄生容量が１／２になった場合の３つの場合についてファンアウト依存性を計算機を用
いたスイッチングシミュレーションにより評価した。（
１）〜（３）それぞれの場合についてＥＣＬゲート７段
のリング発振シミュレーションによりファンアウトに対
する伝播遅延時間ｔ１．をみつもった結果を第３図（ａ
）および第３図（ｂ’）に示す。（ここで第３図（ａ）
はエミッタを最上部にもってきたもの、第３図（ｂ）は
コレクタを最上部にもってきたものについてのデータを
示す。

）いずれも（１）と（２）のベース抵抗が１／２になっ
た場合を比較すると（２）の方が若干ｔｐｄが小さいも
ののファンアウト数に対するｔ、ｄの増加率はほぼ同程
度でありベース抵抗を変えたことによる改善はほとんど
認められない。それに比べて（３）の容量が小さくなっ
たものの場合（１）（２）に比較し明らかにｔｐｄのフ
ァンアウト依存性が小さくなっている。

従って本発明の外部ベース領域を片側だけにし寄生容量
を１／２にした構造ではベース抵抗は大きくなるがファ
ンアウト数が多くなればなる程従来構造のものよりスイ
ッチング特性の良好なヘテロ接合バイポーラトランジス
タを提供することができる。

〔発明の効果〕

以上の如く本発明のヘテロ接合バイポーラトランジスタ
によればベース電極コンタクトの分留りをおとすことな
くファンアウトに強く、集積回路に適した特性を得るこ
とができる。

〔発明の実施例〕

以下、本発明の実施例を、図面を参照しつつ詳細に説明
する。

（実施例１）本発明の第１の実施例のヘテロ接合バイポーラトランジ
スタは、第１図に示す如く、半絶縁性のガリウムヒ素（
ＧａＡｓ）基板１」−に順次積層された膜厚５０００人
、不純物シリコン（Ｓｔ）濃度２　Ｘ　１０１８ｃｍ−
３のｎ＋型ＧａＡｓ層２および膜厚５０００　Ａ、不純
物シリコン（Ｓｉ）ａ度５Ｘ１０１６ｃｍ＋−３のｎ型
ＧａＡｓ層３とからなるｎ型コレクタ領域２０と、この
上層の所定の領域に形成された膜厚１０００人、不純物
ベリリウム（Ｂｅ）濃度３　Ｘ　１０１８ｃｍ−３のｐ
＋型ＧａＡｓ層とこの側方に延設された外部ベース領域
３０ａとしてのｐ　型ＧａＡｓ層とからなるｐ型ベース
領域３０と、該ベース領域３０に対し、底面と１側面の
みで接合を形成し他の側面は絶縁層（分離領域１０）と
接するように配設されたｎ型エミッタ領域４０とから構
成されている。

また該ｎ型エミッタ領域４０は不純物５１１ｆ：に度５
×１０１７ｃｍ−３テアルミニウム（Ａｇ）ノ組成比Ｘ
が成長方向に対してＯから０．３迄連続又は段階的に変
化するＡｌ７　　Ｇａ　　　Ａｓ層３００人４Ｘ　　　
１−ｘと、不純物（Ｓ　ｉ）濃度５Ｘ１０ｃｍ、厚さ１９００
Ａｎ型ＡＮ　　　Ｇａ　　　Ａｓ５と、　Ａｌｌ０．３
　　０．７組成Ｘが成長方向に対して０．３からＯ迄連続又は段階
的に変化する不純物（Ｓ　ｉ　）　／ａ度５×１０ｃｍ
、厚さ３００人のｎ”Ａｇ　ｃａｌつＡｓ電層と、不純
物（Ｓｉ）／ａ度５　Ｘ　１０　”’ｃｍ−３゜厚さ１
０００人のｎ＋型ＧａＡｓ層７とから構成されている。

次に、本発明実施例のヘテロ接合バイポーラトランジス
タの製造方法について説明する。

このヘテロ接合バイポーラトランジスタを用いた論理回
路を形成するには、半絶縁性基板上に順次導電層をＭＢ
Ｅ法又はＭＯＣＶＤ法によってエピタキシャル成長させ
た後、コンタクトあるいは領域間あるいは素子間の分離
を行なうようにする。

まず、半絶縁性のＧａＡｓ基板１上に膜厚５０００Ａ、
不純物（Ｓｉ）濃度２×１０１８ｃｍ−３のｎ＋型Ｇａ
Ａｓ層２、膜厚５０００Ａ、不純物（Ｓｉ）濃度５　Ｘ
　１０１Ｇａｍ−３のｎ型ＧａＡｓ層３を順次成長せし
める。

次いで、膜厚１０００Ａ、不純物（Ｂ　ｅ）濃度３　Ｘ
　１０１８ｃｍ−”のｐ＋型ＧａＡｓ層３０を成長せし
める。

更に、不純物Ｓｔ濃度５　Ｘ　１０　”ｃｍ−３でアル
ミニウム（ＡΩ）の組成比Ｘが成長方向に対して０から
０．３迄連続又は段階的に変化する八Ω８Ｇａ　　　Ａ
ｓ電層００Ａ４と、不純物（Ｓｔ）濃−ｘ度５Ｘ１０ｃｍ、厚さ１９００Ａｎ型”０．３Ｇａ　　
　Ａｓ　５と、ＡΩ組成Ｘか成長方向に対し０．７て０．３からＯ迄連続又は段階的に変化する不純物（Ｓ
Ｌ）／ａ度５Ｘ１０ｃｍ、厚さ３ｏｏ人のｎ　　Ａｊ７
　　Ｇａ　　　Ａｓ電層と、不純物（Ｓｉ）Ｘ　　　１
−ｘ濃度５Ｘ１０ｃｍ、厚さ１０００人のＧａＡｓ層７を順
次成長せしめる。

このようにして、半絶縁性のＧ　ａ　Ａ　ｓ　）Ｊ：、
Ｉｉ上に各層を成長せしめた後、まず、イオン注入によ
り前記ｎ型ＧａＡｓ層３まで到達するようにドーズ１Ｑ
２Ｘ１０　　ｃｍ　　、加速電圧２００ｋｅＶでＭ　ｇ
イオンを選択的に注入し外部ベース領域３０ａを形成す
る。

次いで、ベース領域・エミッタ領域間及び素子間の分離
を行なう。これは、外部ベース領域の外側およびエミッ
タ領域の外側に、水素イオン（Ｈ”　）、ボロンイオン
（Ｂ＋）等を選択的にイオン注入し、第１および第２の
分離領域９，１゜を形成することにより実現できる。

こ、の後、外部ベース領域３０ａの表面をエツチングし
、外部ベース領域３０ａとエミッタ領域のｎ＋型ＡΩ　
Ｇａ　　　Ａｓ電層およびＧａＡｓ層Ｘ電層　１−ｘ７とが接触しないようにする。

次いで、イオン注入によって形成した前記第１の分離領
域９上に真空蒸着法によりニクロム（Ｎ　ｉ　Ｃｒ）層
を形成し、パターニングし、負荷抵抗１１を形成する。

更に、コレクタ領域のコンタクトを形成すべく、基板表
面かりｎ　型ＧａＡｓ層２に達するようにコレクトホー
ルＣ，Ｈを穿孔する。

この後、薄い金ゲルマニウム（ＡｕＧｅ）層を形成し、
更に金（Ａｕ）層を形成し、パターニングし、前記コン
タクトホール内およびエミッタ領域のｎ＋型ＧａＡｓ層
７上に夫々コレクタ電極１２およびエミッタ電極１４を
形成する。

続いて、表面をエツチングした前期外部ベース領域３０
ａ上に真空蒸着法により金亜鉛（ＡｕＺｎ）層を蒸着し
た後、パターニングし、ベース電極１３を形成する。

この後、基板表面を酸化シリコン膜からなる絶縁層１６
ａで被覆し、この絶縁層１６ａ内にコンタクトホールＣ
，Ｈを穿孔する。そして、エミッタ電極、ベース電極、
コレクタ電極上にチタン（Ｔｉ）−白金（Ｐｔ）−金（
Ａｕ）層か−らなる第１の配線層１７を形成する。

更に、この上層に層間絶縁膜１６ｂとしての酸化シリコ
ン膜を形成し、これにコンタクトホールを穿孔し、更に
、Ｔｉ−Ｐｔ−Ａｕ層からなるパターンを形成し、前記
、エミッタ電極、コレクタ電極、ソース電極を夫々、他
の回路構成素子に接続する第２の配線層１８を形成し、
ヘテロ接続バイポーラトランジスタが完成する。

このようにして形成されたベテロ接合バイポーラトラン
ジスタは、ファンアウトに強く、良好なスイッチング特
性を呈するものとなっている。

第４図（ａ）は、本発明の実施例のベース領域がコレク
タ領域の片側だけに形成されている構造のヘテロ接合バ
イポーラトランジスタ（曲線ａ）と従来例のトランジス
タ（曲線ｂ）のファンアウト数に対する伝播遅延時間ｔ
２．をそれぞれＣＭＬゲート７段リンす発振ンミュレー
ションにより評価した結果を示す図である。この図から
も明らかなように本発明の構造の方が良好なスイッチン
グ特性を得ることができる。さらに本発明実施例の構造
によれば副次効果として面積効率をあげることができる
。

なおシリコン（Ｓ　ｉ）バイポーラトランジスタで本発
明と同様な１Ｍ１２ｉのものがあるが、Ｓｉの場合エミ
ッタベースはホモ接合でありエミッタ浸度を高くせざる
を得ない。従ってＳｉではヘテロ接合バイポーラトラン
ジスタのエミッタ容量より１桁程度大きく、このエミッ
タ容量がベース抵抗とカップルしてスイッチング速度を
遅らせるように働く。従って本発明のような構造とする
だけでは本発明かヘテロ接合バイポーラトランジスタに
及ぼすような効果は成し得ない。

（実施例２）次に、本発明の第２の実施例として、最上層がコレクタ
領域で構成されるコレクタトップ型のヘテロ接合バイポ
ーラトランジスタについて説明する。

このコレクタトップ型のヘテロ接合バイポーラトランジ
スタは、第２図（ａ）に示す如く、半絶縁性のＧａＡｓ
基板５１上に、順次積層された厚さ５０００人不純物（
Ｓｉ）濃度２　Ｘ　１０１８ｃｍ”のｎ＋型ＧａＡｓ層
５２．厚さ３３００人、不純物５ｉＩａ度３　Ｘ　１０
１７ｃｍ−３のｎ型ＡΩＱ、ａＧａ　　　Ａｓ１ｓ３．
厚さ２００人不純物（Ｓ　ｉ）０．７濃度３　Ｘ　１０１７ｃｍ−３で成長方向に対してＡｇ
の組成比Ｘが０から０．３まで連続的又は段階的に変化
するｎ型Ａｇ　Ｇａ　　　Ａｓ層（グレーディンｘ　　
　　　　ｌ−ｘグ領域）５４とからなるｎ型エミッタ領域−Ｌ」−と、
この上層の所定の領域に積層せしめられ前記ｎ型エミッ
タ領域７０とヘテロ接合を形成する膜厚１０００人、不
純物（Ｂｅ）濃度３　Ｘ　１０１８ａｍ−３のｐ＋型Ｇ
ａＡｓ層とこの側方に延設された（外部ベース領域８０
ａとしての）ｐ＋型ＧａＡｓ１笛とからなるベース領域
８０と、該ベース領域に対し、底面と１側面のみでｐｎ
接合を形成し、他の側面は絶縁層（分Ｍ領域６０）と接
するように配設されたコレクタ領域９０とから構成され
ており、前記ベース領域と前記エミッタ領域との間のｐ
ｎ接合面積は、前記ベース領域と前記コレクタ領域との
間のｐｎ接合面積より広くなるように形成されている。

また該コレクタ領域９０は、厚さ３５００人不純物濃度
１　ｘ　１０１７ｃｍ−”のｎ型ＧａＡｓ層５６と、厚
さ１０００人、不純物濃度２　Ｘ　１０１８伽−３のｎ
　型ＧａＡｓ層５７とから構成されている。

ここで分離領域および各電極および配線層は、実施例１
と同様に構成されているものとする。

５９および６０は、夫々ベース領域８０およびコレクタ
領域の３側面を分離すべくＨのイオン注入によって形成
された分離領域である。６２゜６３．６４は夫々、ベー
ス電極、コレクタ電極、エミッタ電極であり、平面的模
式図で示すと第２図（ｂ）に示す如く、これらが順次配
列されている。

製造工程については、（実施例１）に章じて行なうもの
とする。

なお、この（実施例２）においては、ＡｇＧａＡｓは不
純物濃度を高くすることができないという理由により、
エミッタ領域７０は、ベース領域８０とｐｎ接合を構成
する付近のみをベース領域よりもバンドギャップの広い
第１種半導体であるＡｇＧａＡｓ層で構成され、それ以
外は、第２種半導体すなわちＧａＡｓ層で構成されてい
るが、エミッタ領域全体を第１種半導体すなわち１Ｇａ
Ａｓ層で構成しても良いことはいうまでもない。

すなわち、本発明において第１種半導体で構成したエミ
ッタ領域とは、少なくともベース領域とｐｎ接合を構成
する付近の構成材料のことであって、エミッタ領域全体
を第１種半導体で構成することを意味するものではない
。

第４図（ｂ）は、本発明の実施例のベース領域がコレク
タ領域の片側だけに形成されている構造のヘテロ接合バ
イポーラトランジスタ（曲線ａ’）と従来例のトランジ
スタ（曲線ｂ’）のファンアウド数に対する伝播遅延時
間ｔｐｄをそれぞれＣＭＬゲート７段リシリング発振シ
ミュレーションり評価した結果を示す図である。この図
からも明らかなようにファンアウト２以上では明らかに
本発明の構造の方が良好なスイッチング特性を得ること
ができる。

このようにコレクタトップ型のヘテロ接合バイポーラト
ランジスタでは、（実施例１）と同様に、ファンアウト
数の高い回路構成で使用する場合にも極めて良好なスイ
ッチング特性を得ることができる。

ここでもさらに副次効果として面積効率をあげることが
できる。

なお前記実施例ではベース領域をＧａＡｓ、エミッタ領
域をＡＮ　　　Ｇａ　　　Ａｓで形成したが、０．３　
　０．７必ずしもこの構造に限定されるものではなくエミッタ領
域のＡ、１７のモル比が０．３以外の場合はもちろんベ
ース領域・エミッタ領域を他の半導体の組合わせ、例え
ば、ＩｎＧａＡｓとＩｎＰ、ＩｎＧａＡｓとＩｎＡ、Ｑ
　Ａｓ、ＧｅとＧａＡｓ、ＳｉとＧａＰ等で形成する場
合にも本発明は同様に適用されるものである事は言うま
でもない。

また、前記実施例はエミッタ拳ベース間にヘテロ接合が
形成された場合であるが、ベースコレクタ間にヘテロ接
合がある場合にも本発明は同様に適用されるものである
事は言うまでもない。

【図面の簡単な説明】

第１図は、本発明の第１の実施例のヘテロ接合バイポー
ラトランジスタを示す図、第２図（ａ）および（ｂ）は
、本発明の第２の実施例のコレクタトップ型のヘテロ接
合バイポーラトランジスタを示す図、第３図（ａ）およ
び（ｂ）は外部寄生ダイオードの容量が１／２になった
ときと外部ベースが１／２になったときのｔ、ｄのファ
ンアウト依存性を夫々エミッタトップ型およびコレクタ
トップ型のヘテロ接合バイポーラトランジスタについて
示す図、第４図（ａ）および（ｂ）は、夫々、本発明の
第１および第２の実施例のヘテロ接合バイポーラトラン
ジスタのｔｐｄのファンアウト依存性の従来例との比較
図、第５（ａ）および（ｂ）は夫々、従来例のエミッタ
トップ型、コレクタトップ型のヘテロ接合バイポーラト
ランジスタを示す図である。１．５１・・・半絶縁性のＧａＡｓ基板、２・・・ｎ＋
型ＧａＡｓ層、３−ｎ型ＡＪ７ＧａＡｓ層、２０゜６０
・・・コレクタ領域、４・・・ｎ型Ａ　ＩＩＧ　ａ　ｔ
っ□　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　ＸＡｓ層（遷移領域
）、５・ｎ型Ａｌｌ　　　Ｇａ０．３　　０．７Ａｓ層、６　・ｎ　　型Ａ、Ｉｌ　　Ｇａ　　　Ａｓ層
、７・・・ｘ　　　１−ｘｎ”　Ｇ　ａ　Ａ　ｓ層、３０．８０−・・ベース領域
、３０ａ・・・外部ベース領域、９・・・素子間分離領
域、１０・・・ベース領域とコレクタ領域間の分離領域
、４０．７０・・・エミッタ領域、１１・・・負荷抵抗
、１２．６３・・・コレクタ電極、１３．６２・・・ベ
ース電極、１４．６４・・・エミッタ電極、１６ａ、１
６ｂ・・・絶縁層、１７・・・第１の配線層、１８・・
・第２の配線層。第１図第２図（α）第２図（ｂ）第５図（０）第５図（ｂ）（つａｓｄ　）　　ｐｄ’４（＝＋ａｓｄ　）ｐｄｌ　　　１ＦｉＪ＆旧Ｒｊｉｆ）
４ゴ≦Ｐ（）ａ’Ｅｄ）　ｐ（１

Claims

【特許請求の範囲】

（１）第１種半導体からなるエミッタ領域と、前記第１
種半導体よりもバンドギャップの狭い第２種半導体から
なり前記エミッタ領域とｐｎ接合を形成するベース領域
と、前記第１種半導体又は第２種半導体からなり前記ベ
ース領域とｐｎ接合を形成するコレクタ領域とを有して
なるヘテロ接合バイポーラトランジスタにおいて、前記コレクタ領域又は前記エミッタ領域のいずれか１方
の１側面のみで前記ベース領域に接し、他の側面はすべ
て絶縁されていることを特徴とするヘテロ接合バイポー
ラトランジスタ。
（２）前記エミッタ領域が、最上部に形成されたエミッ
タトップ型のヘテロ接合バイポーラトランジスタであっ
て、前記エミッタ領域の側面のうちの一面だけが前記ベース
領域に対し接するように構成されていることを特徴とす
る特許請求の範囲第（１）項記載のヘテロ接合バイポー
ラトランジスタ。
（３）前記コレクタ領域が最上部に形成されたコレクタ
トップ型のヘテロ接合バイポーラトランジスタであって
、前記コレクタ領域の側面のうちの一面だけが前記ベース
領域に接するように構成されていることを特徴とする特
許請求の範囲第（１）項記載のヘテロ接合バイポーラト
ランジスタ。