JPS62206880A - ヘテロバイポ−ラトランジスタの製造方法 - Google Patents
ヘテロバイポ−ラトランジスタの製造方法Info
- Publication number
- JPS62206880A JPS62206880A JP4963786A JP4963786A JPS62206880A JP S62206880 A JPS62206880 A JP S62206880A JP 4963786 A JP4963786 A JP 4963786A JP 4963786 A JP4963786 A JP 4963786A JP S62206880 A JPS62206880 A JP S62206880A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- electrode
- resistance
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 6
- 229910001297 Zn alloy Inorganic materials 0.000 abstract description 2
- SAOPTAQUONRHEV-UHFFFAOYSA-N gold zinc Chemical compound [Zn].[Au] SAOPTAQUONRHEV-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000927 Ge alloy Inorganic materials 0.000 abstract 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 65
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- -1 aluminum-potassium-arsenic Chemical compound 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910000413 arsenic oxide Inorganic materials 0.000 description 1
- 229960002594 arsenic trioxide Drugs 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- KTTMEOWBIWLMSE-UHFFFAOYSA-N diarsenic trioxide Chemical compound O1[As](O2)O[As]3O[As]1O[As]2O3 KTTMEOWBIWLMSE-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヘテロ接合を利用したヘテロバイポーラトラ
ンジスタの製造方法に関する。
ンジスタの製造方法に関する。
ヘテロバイポーラトランジスタ（以下ＨＢＴと称する）
は、エミッタにペースよりも禁制帯幅の大きな半導体を
用いることにより、ペース電流を減らすことができ、し
たがって電流利得を大きくすることができるため、超高
速動作のトランジスタとして注目を集めている。
は、エミッタにペースよりも禁制帯幅の大きな半導体を
用いることにより、ペース電流を減らすことができ、し
たがって電流利得を大きくすることができるため、超高
速動作のトランジスタとして注目を集めている。
エミッタとしてｎ型アルミニウム・カリウム・砒素混晶
（以下ｎ型ＡｌＧａＡｓと称する）、ペースとしてｐ型
ガリウム砒素（以下ｐ型ＧａＡｓと称する）、コレクタ
としてｎ型ＧａＡｓ１用いたｎｐｎＨＢＴが試作されて
いる。
（以下ｎ型ＡｌＧａＡｓと称する）、ペースとしてｐ型
ガリウム砒素（以下ｐ型ＧａＡｓと称する）、コレクタ
としてｎ型ＧａＡｓ１用いたｎｐｎＨＢＴが試作されて
いる。
このようなＨＢＴはシリコンを用いた通常のバイホーラ
トランジスタより高速で動作すると考えられているが、
実際には、そのような超高速動作は実現していない。
トランジスタより高速で動作すると考えられているが、
実際には、そのような超高速動作は実現していない。
この原因の１つに、エミッタ・ペースおよびペース・コ
レクタの間の寄生容量カシリコンハイホーラトランジス
タに較べると大きいという問題点がある。
レクタの間の寄生容量カシリコンハイホーラトランジス
タに較べると大きいという問題点がある。
本発明の目的は、エミ、り・ペース間およびペース・コ
レクタ間の寄生容量の極めて小さいヘテロバイポーラト
ランジスタの製造方法を提供することにある。
レクタ間の寄生容量の極めて小さいヘテロバイポーラト
ランジスタの製造方法を提供することにある。
本発明のへテロバイポーラトランジスタの製造方法は、
−導電型の低抵抗層と高抵抗層が順次積層されてなる半
導体基板表面に縮少構造形成用の薄膜およびフォトレジ
スト族を順次形成する工程。
−導電型の低抵抗層と高抵抗層が順次積層されてなる半
導体基板表面に縮少構造形成用の薄膜およびフォトレジ
スト族を順次形成する工程。
フォトレジストｍｆ、バター二／グしてマスクを形成し
該マスクを用いて前記薄膜ヲエッチングしマスクの寸法
より小さな寸法をもつ薄膜を残す工程。
該マスクを用いて前記薄膜ヲエッチングしマスクの寸法
より小さな寸法をもつ薄膜を残す工程。
全面に第１の絶縁物を垂直方向より被着し第１の絶縁層
を形成したのちマスク上の第１の絶縁層をマスクととも
に除去する工程、全面に第２の絶縁物を垂直方向より被
潰し第２の絶縁膜音形成する工程、残された前記薄膜上
の第２の絶縁膜を薄膜とともに除去し前記半導体基板表
面に前記マスク寸法の凹みをもちマスク寸法より小さな
開口部をもつ第１および第２の絶縁層からなる絶ｌ１ｊ
ｋ膜を残す工程、垂直方向より一導電型の不純物を拡散
もしくはイオン注入し露出した開口部の前記半導体基板
の高抵抗層部分を低抵抗化する工程、開口部の前記半導
体基板表面と接して、−擲’Ｉｌｃ型の第１の半導体か
らなる層と反対導′ｖＬ型の第１の半導体からなる層と
前記半導体基板の禁制帯幅よりも大きな禁制帯幅をもつ
一導電型の第２の半導体からなる層を順次形成し、同時
に、第１および第２の絶縁層上に高抵抗多結晶の第１の
半導体からなる層および高抵抗多結晶の第２の半導体か
らなる層′１ｔＪｌｊ１次形成する工程、全面に金属薄
族を被着したのち表面全体が平坦になるように凹部にの
みフォトレジスト膜を形成する工程、前記フォトレジス
ト族をマスクに露出した前記金１１ｔ＆および該金属膜
に覆われた高抵抗多結晶の第２．第１の半導体からなる
層會除去する工程、残された高抵抗多結晶の第１の半導
体からなる層のみを選択的に除去する工程、少なくとも
前記反対導電型の第１の半導体からなるｊ−の側面と接
して反対導電型の第１の半導体からなる層を選択的に成
長させる工程とを含んで構成される。
を形成したのちマスク上の第１の絶縁層をマスクととも
に除去する工程、全面に第２の絶縁物を垂直方向より被
潰し第２の絶縁膜音形成する工程、残された前記薄膜上
の第２の絶縁膜を薄膜とともに除去し前記半導体基板表
面に前記マスク寸法の凹みをもちマスク寸法より小さな
開口部をもつ第１および第２の絶縁層からなる絶ｌ１ｊ
ｋ膜を残す工程、垂直方向より一導電型の不純物を拡散
もしくはイオン注入し露出した開口部の前記半導体基板
の高抵抗層部分を低抵抗化する工程、開口部の前記半導
体基板表面と接して、−擲’Ｉｌｃ型の第１の半導体か
らなる層と反対導′ｖＬ型の第１の半導体からなる層と
前記半導体基板の禁制帯幅よりも大きな禁制帯幅をもつ
一導電型の第２の半導体からなる層を順次形成し、同時
に、第１および第２の絶縁層上に高抵抗多結晶の第１の
半導体からなる層および高抵抗多結晶の第２の半導体か
らなる層′１ｔＪｌｊ１次形成する工程、全面に金属薄
族を被着したのち表面全体が平坦になるように凹部にの
みフォトレジスト膜を形成する工程、前記フォトレジス
ト族をマスクに露出した前記金１１ｔ＆および該金属膜
に覆われた高抵抗多結晶の第２．第１の半導体からなる
層會除去する工程、残された高抵抗多結晶の第１の半導
体からなる層のみを選択的に除去する工程、少なくとも
前記反対導電型の第１の半導体からなるｊ−の側面と接
して反対導電型の第１の半導体からなる層を選択的に成
長させる工程とを含んで構成される。
本発明により製造さｒＬ＆）ｉＢＴは、ベース電極とり
だし用の反対導電型で低抵抗の第１の半導体からなる層
とエミ、り電極およびコレクタ電極の間にそれぞれ高抵
抗で多結晶の第２の半導体からなる層および絶縁層が介
在しているため、エミッタ・ベース間およびペース・コ
レクタ間の寄生容量はほとんど無視できる程度に低減さ
れる。
だし用の反対導電型で低抵抗の第１の半導体からなる層
とエミ、り電極およびコレクタ電極の間にそれぞれ高抵
抗で多結晶の第２の半導体からなる層および絶縁層が介
在しているため、エミッタ・ベース間およびペース・コ
レクタ間の寄生容量はほとんど無視できる程度に低減さ
れる。
このため寄生容量による特性劣化がなく、従って８ｉバ
イポーラトランジスタよりはるかに優れた超高速動作特
性が得られる。
イポーラトランジスタよりはるかに優れた超高速動作特
性が得られる。
本発明は特に上述の構造のＨＢＴを製造するにあたって
、マスク寸法より小さなエミツタ幅を実現し、かつ自己
整合的にエミッタおよびベースを形成するものである。
、マスク寸法より小さなエミツタ幅を実現し、かつ自己
整合的にエミッタおよびベースを形成するものである。
以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図（ａ）〜（ｊ）は本発明の一実施例を説明する為
の工程順に示した半導体チップの断面図である。
の工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、ｎ型砒化ガリウム（Ｇ
ａＡｓ）層１１と０．３μｍの厚さの高抵抗ｎ型（）
ａ Ａ ｓ層１２からなるＧ ａ Ａ ｓ基板上に縮少
構造形成用薄膜として０．５μｍの厚さのアルミニウム
膜１５會板着しその上に幅１μｍのフォトレジスト族か
らなるマスク１４を写真蝕刻法で形成する。
ａＡｓ）層１１と０．３μｍの厚さの高抵抗ｎ型（）
ａ Ａ ｓ層１２からなるＧ ａ Ａ ｓ基板上に縮少
構造形成用薄膜として０．５μｍの厚さのアルミニウム
膜１５會板着しその上に幅１μｍのフォトレジスト族か
らなるマスク１４を写真蝕刻法で形成する。
次に第１図（ｂ）に示すように、マスク１４を用いて６
０℃のリン＆溶液でアルミニウム膜１５をエツチングし
て、マスク１４下に＠０．４μｍのアルミニウム膜１５
Ａを残す。続いて全面に蒸着法もしくはスパッタ法で垂
直方向から第１の絶縁膜として酸化硅素會扱着し厚さ０
．２μｍの酸化砒素膜１７を形成する。
０℃のリン＆溶液でアルミニウム膜１５をエツチングし
て、マスク１４下に＠０．４μｍのアルミニウム膜１５
Ａを残す。続いて全面に蒸着法もしくはスパッタ法で垂
直方向から第１の絶縁膜として酸化硅素會扱着し厚さ０
．２μｍの酸化砒素膜１７を形成する。
次に第１図（Ｃ）に示すようにマスク１４上の酸化硅素
膜１７Ａ’ｉマスク１４と共に除去する。この結果、高
抵抗ＧａＡｓ層１２表面には幅０．４μｍのアルミニウ
ム膜１５Ａ’ｉはさんで０．３μｍの間隔盆もって厚さ
０２μｍの酸化硅素ＰＩＡ１７が配置される。
膜１７Ａ’ｉマスク１４と共に除去する。この結果、高
抵抗ＧａＡｓ層１２表面には幅０．４μｍのアルミニウ
ム膜１５Ａ’ｉはさんで０．３μｍの間隔盆もって厚さ
０２μｍの酸化硅素ＰＩＡ１７が配置される。
次に第１図（ｄ）に示すように、垂直方向から第２の絶
縁膜として酸化硅素を被着し、厚さ０．２μｍの酸化硅
素膜１８を形成する。第２の絶縁膜材料としては酸化硅
素の外窓化硅素、酸化アルミニウムが適当である。
縁膜として酸化硅素を被着し、厚さ０．２μｍの酸化硅
素膜１８を形成する。第２の絶縁膜材料としては酸化硅
素の外窓化硅素、酸化アルミニウムが適当である。
次に第１図（ｅ）に示すように、アルミニウム膜１５Ａ
上の酸化硅素膜１８Ａを、６０℃のリン酸溶液でアルミ
ニウム膜１５Ａｌ除去するとともに除去する。このよう
にしてアルミニウム膜１５Ａが形成されていた高抵抗の
ｎｆｉＧａＡｓ層１２の表面層外２２は露出さｎる。続
いてシリコンをイオン注入し、露出した高抵抗Ｇ ａ
Ａ ｓ層１２をｎ型の低抵抗層に変換させる。
上の酸化硅素膜１８Ａを、６０℃のリン酸溶液でアルミ
ニウム膜１５Ａｌ除去するとともに除去する。このよう
にしてアルミニウム膜１５Ａが形成されていた高抵抗の
ｎｆｉＧａＡｓ層１２の表面層外２２は露出さｎる。続
いてシリコンをイオン注入し、露出した高抵抗Ｇ ａ
Ａ ｓ層１２をｎ型の低抵抗層に変換させる。
次に第２図（ｆ）に示すように１分子線エピタキ７ヤル
法を用いて、露出されたｎ型Ｇ ａ Ａ ｓ層の表面２
２上にｎ型ＧａＡｓ層２３會厚さＱ、２μｍ、さらにそ
の上にｐ型ＧａＡｓ層２４を厚さ０．１μｍ、さらにそ
の上にｎ型ＡｌＧａＡｓ層を厚さ０．５μｍ。
法を用いて、露出されたｎ型Ｇ ａ Ａ ｓ層の表面２
２上にｎ型ＧａＡｓ層２３會厚さＱ、２μｍ、さらにそ
の上にｐ型ＧａＡｓ層２４を厚さ０．１μｍ、さらにそ
の上にｎ型ＡｌＧａＡｓ層を厚さ０．５μｍ。
順次被着する。この時同時に、酸化硅素膜１７゜１８上
には高抵抗の多結晶ＧａＡｓ層２６およびＡＪ（ｊａＡ
ｓ層２７層上７ぞれ０．３ ｔｔｍ ＊ ０．５μｍの
厚さで形成される。
には高抵抗の多結晶ＧａＡｓ層２６およびＡＪ（ｊａＡ
ｓ層２７層上７ぞれ０．３ ｔｔｍ ＊ ０．５μｍの
厚さで形成される。
次に第１１伝）に示すように、多結晶ＡｌＧａＡｓ層２
７上に金、ケルマニウム合金を含む金属層２８を被着し
、さらにフォトレジスト膜２９ ’ｉ表面全体が平坦に
なるように凹部にのみ形成する。このようなフォトレジ
スト膜２９の形成はフォトレジスト族の軟化を利用した
塗布方法とドライエツチング法とを組みあわせた通常の
平坦化技術によって容易に行うことができる。
７上に金、ケルマニウム合金を含む金属層２８を被着し
、さらにフォトレジスト膜２９ ’ｉ表面全体が平坦に
なるように凹部にのみ形成する。このようなフォトレジ
スト膜２９の形成はフォトレジスト族の軟化を利用した
塗布方法とドライエツチング法とを組みあわせた通常の
平坦化技術によって容易に行うことができる。
次に第１図（ｈ）に示すように、フォトレジスト膜２９
ｔ−マスクとして島田した金属層２８とその下方に位置
する高抵抗の多結晶ＡｌＧａＡｓ層２７およびＧａＡｓ
層２６をそれぞれ除去する。この除去工程には通常の化
学エツチング法もしくはドライエツチング法を用いるこ
とができる。
ｔ−マスクとして島田した金属層２８とその下方に位置
する高抵抗の多結晶ＡｌＧａＡｓ層２７およびＧａＡｓ
層２６をそれぞれ除去する。この除去工程には通常の化
学エツチング法もしくはドライエツチング法を用いるこ
とができる。
次に第１図（ｉ）に示すように、フォトレジスト膜２９
下に残された高抵抗多結晶ＧａＡｓ層２６のみを硫酸・
過酸化水素・水の混合液を用いて選択的に除去し、少な
くともｐ型Ｇ ａ Ａ ｓ層２４の側面を露出させる。
下に残された高抵抗多結晶ＧａＡｓ層２６のみを硫酸・
過酸化水素・水の混合液を用いて選択的に除去し、少な
くともｐ型Ｇ ａ Ａ ｓ層２４の側面を露出させる。
次に第１図（ｊ）に示すように、フォトレジスト膜２９
を除いたのち、三塩化砒素を用いた気相成長法でｐ型Ｇ
ａＡｓの成長を行うと、ｐ型Ｇａ Ａ ｓは露出された
単結晶のｐｆｆｉＧａＡｓ層２４の側面か層成４が進向
し、いわゆる横方向成長が行われ、少なくともｐ型Ｇ
ａ Ａ ｓ層２４に接してｐ ｆｊｌ Ｇ ａＡ ｓ
層３０が形成される。続いてこのｐ型Ｑ ａ Ａ ｓ餉
域３０表面上に金・亜鉛合金を含む電極３１および基板
であるｎ型（Ｊ ａ Ａ ｓ層１７の表面に金・ケルマ
ニウム合金を含む電極３２を形成することによりＨＢＴ
が完成する。
を除いたのち、三塩化砒素を用いた気相成長法でｐ型Ｇ
ａＡｓの成長を行うと、ｐ型Ｇａ Ａ ｓは露出された
単結晶のｐｆｆｉＧａＡｓ層２４の側面か層成４が進向
し、いわゆる横方向成長が行われ、少なくともｐ型Ｇ
ａ Ａ ｓ層２４に接してｐ ｆｊｌ Ｇ ａＡ ｓ
層３０が形成される。続いてこのｐ型Ｑ ａ Ａ ｓ餉
域３０表面上に金・亜鉛合金を含む電極３１および基板
であるｎ型（Ｊ ａ Ａ ｓ層１７の表面に金・ケルマ
ニウム合金を含む電極３２を形成することによりＨＢＴ
が完成する。
第１図（ｆ）において金属層２８および電極３１゜３２
はそれぞれエミッタ、ベース、コレクタの各電極として
機能する。
はそれぞれエミッタ、ベース、コレクタの各電極として
機能する。
このようにして製造された）ＩＢＴにおいては。
ベース電極とりたし用のｐｆｉＧａＡｓ層３０の下部層
液０る層が酸化硅素層１７．１８であるため、ベース・
コレクタ間の寄生容量がきわめて小さくまた上部に接す
る層が高抵抗多結晶ＡｌＧａＡｓ層２７であるためベー
ス・エミッタ間の寄生容量もきわめて小さくなる。
液０る層が酸化硅素層１７．１８であるため、ベース・
コレクタ間の寄生容量がきわめて小さくまた上部に接す
る層が高抵抗多結晶ＡｌＧａＡｓ層２７であるためベー
ス・エミッタ間の寄生容量もきわめて小さくなる。
更に本実施例によ妙製造されたＨＢＴはマスク寸法より
小さな幅を持つエミッタが自己整合的に形成できるため
、製造されたｎｐｎ ＨＢＴは著しい超高速特性を示す
。従来のｎｐｎＨＢＴの遮断周波数が２０ギガヘルツ程
度でめったのに対し。
小さな幅を持つエミッタが自己整合的に形成できるため
、製造されたｎｐｎ ＨＢＴは著しい超高速特性を示す
。従来のｎｐｎＨＢＴの遮断周波数が２０ギガヘルツ程
度でめったのに対し。
本発明の実施例によってつくられｆｃｎｐｎＨＢＴのそ
れは１５０ギガヘルツに向上した。
れは１５０ギガヘルツに向上した。
上記実施例では、ｎｐｎ型のＨＢＴについて説明したが
、ｐｎｐ型の）ＩＢＴも同様な製造方法を用いて形成可
能である。また用いた半導体材料の組みあわせとしても
（ｊａＡｓ−ＡＩＧａＡｓの他、５ｉＧｅ−８ｉ、１ｎ
ＧａＡｓ−ＡＪｌｎＡｓ、ＩｎＡｓ−ＡＪｌｎＡｓ、Ｉ
ｎＡｓ−ＩｎＧａＡｓ、ＧａＡｓ−（ｊａｌｎＰ、Ｉｎ
ＧａＡｓ−Ｉ ｎＰ 、 Ｇａｒｂ −ｋｌＯａ８ｂ
、 ８ ｉ −ＧａＰ 。
、ｐｎｐ型の）ＩＢＴも同様な製造方法を用いて形成可
能である。また用いた半導体材料の組みあわせとしても
（ｊａＡｓ−ＡＩＧａＡｓの他、５ｉＧｅ−８ｉ、１ｎ
ＧａＡｓ−ＡＪｌｎＡｓ、ＩｎＡｓ−ＡＪｌｎＡｓ、Ｉ
ｎＡｓ−ＩｎＧａＡｓ、ＧａＡｓ−（ｊａｌｎＰ、Ｉｎ
ＧａＡｓ−Ｉ ｎＰ 、 Ｇａｒｂ −ｋｌＯａ８ｂ
、 ８ ｉ −ＧａＰ 。
Ｇ ｅ −（ｊ ａ Ａ ｓ等種々の組みあわせに対し
ても有効であることは云うまでもない。
ても有効であることは云うまでもない。
以上説明したように本発明は、ベース電極とり出し用の
反対導′ｉｌｔ型で低抵抗の第１の半導体からなる層と
エミッタ電極およびコレクタ電極の間に。
反対導′ｉｌｔ型で低抵抗の第１の半導体からなる層と
エミッタ電極およびコレクタ電極の間に。
それぞれ高抵抗で多結晶の第２の半導体からなる層およ
び絶縁層を介在させている為、エミッタ・ベース間およ
びベース・コレクタ間の寄生容量が極めて小さくなり、
超高速動作特性を有するヘテロバイポーラトランジスタ
が得られる。
び絶縁層を介在させている為、エミッタ・ベース間およ
びベース・コレクタ間の寄生容量が極めて小さくなり、
超高速動作特性を有するヘテロバイポーラトランジスタ
が得られる。
第１図（ａ）〜（ｊ）は本発明の一実施例ケ説明つる為
の工程順に示した半導体チップの断面図である。 １１・・・・・・ｎ型ＧａＡｓ層、１２・・・・・・高
抵抗ｎ型ＧａＡｓ層、１４°°゛°°°マスク、１５，
１５Ａ・・・・・・アルミニウム族、１７．１７Ａ、１
８．１８Ａ・・・・・・酸化硅素層、２２・・・・・・
表面、２３・・・・・・ｎ型（ｊ ａ Ａ ｓ層、２４
−・−・・ｐ型（ｊａＡｓ層、２５−・・・ｎ型ＡｌＧ
ａＡｓ層、２６・・・・・・多結晶ＧａＡｓ層、２７・
・・・−・多結晶ＡＩＧ ａ Ａ ｓ ＠ ｓ ２８・
°°・・・金属層、２９・・・・・・フォトレジスト膜
、３０・・・・・・ｐｆｉＵａＡｓ層、３１．３２・・
・・・・電極。 代理人 弁理士 内 原 １ｇ −一へ ｒ 第 ／ｒｆ！Ｊ
の工程順に示した半導体チップの断面図である。 １１・・・・・・ｎ型ＧａＡｓ層、１２・・・・・・高
抵抗ｎ型ＧａＡｓ層、１４°°゛°°°マスク、１５，
１５Ａ・・・・・・アルミニウム族、１７．１７Ａ、１
８．１８Ａ・・・・・・酸化硅素層、２２・・・・・・
表面、２３・・・・・・ｎ型（ｊ ａ Ａ ｓ層、２４
−・−・・ｐ型（ｊａＡｓ層、２５−・・・ｎ型ＡｌＧ
ａＡｓ層、２６・・・・・・多結晶ＧａＡｓ層、２７・
・・・−・多結晶ＡＩＧ ａ Ａ ｓ ＠ ｓ ２８・
°°・・・金属層、２９・・・・・・フォトレジスト膜
、３０・・・・・・ｐｆｉＵａＡｓ層、３１．３２・・
・・・・電極。 代理人 弁理士 内 原 １ｇ −一へ ｒ 第 ／ｒｆ！Ｊ
Claims (1)
- 一導電型の低抵抗層と高抵抗層が順次積層されてなる半
導体基板表面に縮少構造形成用の薄膜およびフォトレジ
スト膜を順次形成する工程、フォトレジスト膜をパター
ニングしマスクを形成し該マスクを用いて前記薄膜をエ
ッチングしマスクの寸法より小さな寸法をもつ薄膜を残
す工程、全面に第１の絶縁膜を垂直方向より被着し第１
の絶縁膜を形成したのちマスク上の該第１の絶縁膜をマ
スクとともに除去する工程、全面に第２の絶縁物を垂直
方向より被着し第２の絶縁膜を形成する工程、残された
前記薄膜上の第２の絶縁膜を薄膜とともに除去し前記半
導体基板表面に前記マスク寸法の凹みをもちマスク寸法
より小さな開口部をもつ第１および第２の絶縁膜からな
る絶縁膜を残す工程、垂直方向より一導電型の不純物を
拡散もしくはイオン注入し露出した開口部の前記半導体
基板の高抵抗層部分を低抵抗化する工程、開口部の前記
半導体基板表面と接して一導電型の第１の半導体からな
る層と反対導電型の第１の半導体からなる層と前記半導
体基板の禁制帯幅よりも大きな禁制帯幅をもつ一導電型
の第２の半導体からなる層を順次形成し、同時に第１お
よび第２の絶縁膜上に高抵抗多結晶の第１の半導体から
なる層および高抵抗多結晶の第２の半導体からなる層を
順次形成する工程、全面に金属薄膜を被着したのち表面
全体が平坦になるように凹部にのみフォトレジスト膜を
形成する工程、前記フォトレジスト膜をマスクに露出し
た前記金属膜および該金属膜に覆われた高抵抗多結晶の
第２、第１の半導体からなる層を除去する工程、残され
た高抵抗多結晶の第１の半導体からなる層のみを選択的
に除去する工程、少なくとも前記反対導電型の第１の半
導体からなる層の側面と接して反対導電型の第１の半導
体からなる層を選択的に成長させる工程とを含むことを
特徴とするヘテロバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4963786A JPS62206880A (ja) | 1986-03-07 | 1986-03-07 | ヘテロバイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4963786A JPS62206880A (ja) | 1986-03-07 | 1986-03-07 | ヘテロバイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62206880A true JPS62206880A (ja) | 1987-09-11 |
| JPH0563012B2 JPH0563012B2 (ja) | 1993-09-09 |
Family
ID=12836727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4963786A Granted JPS62206880A (ja) | 1986-03-07 | 1986-03-07 | ヘテロバイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62206880A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817276A1 (en) * | 1995-03-17 | 1998-01-07 | Hitachi, Ltd. | Semiconductor device and production method therefor |
| US6657281B1 (en) * | 2000-08-03 | 2003-12-02 | Agere Systems Inc. | Bipolar transistor with a low K material in emitter base spacer regions |
-
1986
- 1986-03-07 JP JP4963786A patent/JPS62206880A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817276A1 (en) * | 1995-03-17 | 1998-01-07 | Hitachi, Ltd. | Semiconductor device and production method therefor |
| EP0817276A4 (en) * | 1995-03-17 | 1998-08-19 | Hitachi Ltd | SEMICONDUCTOR DEVICE AND PRODUCTION METHOD |
| US6657281B1 (en) * | 2000-08-03 | 2003-12-02 | Agere Systems Inc. | Bipolar transistor with a low K material in emitter base spacer regions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563012B2 (ja) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2002198514A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS59181060A (ja) | 半導体装置 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP2000058557A (ja) | ヘテロバイポ―ラトランジスタの作製方法及び該作製方法により作製されたヘテロバイポ―ラトランジスタ | |
| JPH0571171B2 (ja) | ||
| JPH01233767A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPH0577173B2 (ja) | ||
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JPH01296667A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH02116133A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 |